混合集成放大电路及包括其的加速度计的制作方法

1.本技术涉及混合集成电路技术领域，具体涉及一种混合集成放大电路及包括其的加速度计。


背景技术：

2.加速度计是测量运动物体加速度的装置，在加速度计中，一般需要设置放大电路，以对该加速度计中敏感元件部分产生的微弱电信号进行精密放大，同时放大电路作为加速度计中信号输出器的一部分，向同为信号输出器组成部分的显示组件提供其可直接使用的电信号。虽然应用在加速度计中的放大电路主要作用在于对微弱信号进行放大，但因为应用领域或场景的不同，其种类也很多，且外型、以及尺寸也各不相同。
3.随着加速度计的应用范围越来越广，信号放大电路正在向着体积小、可靠性高、适应环境温度变化的能力愈来愈强等方向发展。因此，如何开发一款满足上述应用需求的放大电路产品，是目前有待解决的问题。


技术实现要素：

4.为了解决以上问题至少其一，本实用新型提供一种混合集成放大电路及包括其的加速度计。
5.本技术第一方面提供的混合集成放大电路，包括外壳、功率输出模块和至少一个放大模块，其中，
6.所述外壳具有容纳腔；所述外壳包括多个引脚，且引脚的一端位于所述容纳腔内，另一端延伸至所述外壳的外部；所述容纳腔内设有基板；
7.所述功率输出模块和所述至少一个放大模块设置在所述容纳腔内；所述功率输出模块和至少一个放大模块包括：
8.设置于所述基板上的薄膜网络层、以及设置于所述薄膜网络层的裸芯片，且所述裸芯片与薄膜网络层电连接，以实现相应的模块功能；所述至少一个放大模块与所述功率输出模块电连接；所述至少一个放大模块和所述功率输出模块分别与对应的引脚电连接。
9.可选的，所述功率输出模块中的裸芯片包括二极管和三极管，所述功率输出模块还包括表贴电容和表贴电阻；
10.所述至少一个放大模块中的裸芯片包括运算放大器，所述至少一个放大模块还包括表贴电容和表贴电阻；
11.所述表贴电容和表贴电阻与所述薄膜网络层电连接。
12.可选的，所述运算放大器的背面通过绝缘胶粘贴于所述薄膜网络层，正面的电极通过键合丝与所述薄膜网络层电连接；
13.所述表贴电容通过导电胶与所述薄膜网络层电连接；
14.所述表贴电阻通过导电胶与所述薄膜网络层电连接；
15.所述二极管背面的电极通过导电胶与所述薄膜网络层电连接，正面的电极通过键
合丝与所述薄膜网络层电连接；
16.所述三极管背面的电极通过导电胶与所述薄膜网络层电连接，正面的电极通过键合丝与所述薄膜网络层电连接。
17.可选的，所述外壳包括导电的壳体和壳盖；
18.所述壳体包括矩形底板和环绕所述矩形底板并突出矩形底板的侧壁，所述壳盖与所述侧壁密封配合而形成所述容纳腔；
19.所述多个引脚从所述矩形底板短边侧的侧壁穿出，且所述引脚与所述侧壁之间设有玻璃绝缘子。
20.可选的，所述壳盖的边缘部分朝向周边延伸形成突出部，此突出部与上述侧壁密封配合。
21.可选的，所述至少一个放大模块包括一级放大模块和二级放大模块；
22.其中，所述一级放大模块和所述功率输出模块均与所述多个引脚邻接设置，所述二级放大模块分别与所述一级放大模块和所述功率输出模块邻接设置。
23.可选的，所述二级放大模块包括第一部分和第二部分；
24.其中，所述第一部分与所述一级放大模块邻接设置；所述第二部分延伸至所述功率输出模块远离所述多个引脚的一侧，并与所述功率输出模块邻接设置。
25.可选的，所述基板上还包括预留区，所述预留区分别与所述放大模块及所述多个引脚邻接，所述预留区用于设置如下至少一种：滤波模块、电源模块、电阻、电容或电感元件。
26.可选的，所述预留区包括第一预留区和第二预留区，其中：
27.所述第一预留区设置于远离所述多个引脚的一侧；所述第二预留区延伸至靠近所述多个引脚的一侧并与所述多个引脚邻接。
28.本技术第二方面提供的加速度计，包括：
29.参考质量、敏感元件和信号输出器，以及
30.如前述第一方面技术方案及其任一项可选方案中所述的混合集成放大电路，用于对所述敏感元件和参考质量共同产生的微弱电信号进行放大并将该放大的信号输入给信号输出器。
31.在本技术的技术方案中，有如下优点和效果：
32.采用薄膜混合集成电路的方式提供放大电路，特别是采用裸芯片实现电路功能，因此使得电子元器件集成时所占用的面积更小；进一步地，由于采用表贴电阻电容，能够进一步缩小混合集成放大电路的尺寸。
33.采用适应较宽温度范围的陶瓷基板承载薄膜网络层、裸芯片、电子元件等，使电路整体能够在较宽的温度范围工作并保证可靠性；通过设置导体外壳以实现较好的噪声信号屏蔽效果，并且外壳的结构特征及玻璃绝缘子的设置，能够实现较好的气密性，进一步提高混合集成电路的可靠性。
34.通过设置预留区域，使混合集成放大电路具备较好的可扩展性，尤其是可以设置滤波器件，提高信号质量。
附图说明
35.图1是本技术一实施例提供的混合集成放大电路的布局示意图；
36.图2是本技术另一实施例提供的混合集成放大电路的布局示意图；
37.图3是本技术一实施例提供的混合集成放大电路的外壳结构示意图；
38.图4是本技术一实施例提供的混合集成放大电路中外壳的半剖视图；
39.图5是本技术一实施例提供的混合集成放大电路中壳盖的局部视图；
40.图6是本技术一实施例提供的混合集成放大电路的功能电路框图；
41.图7是本技术一实施例提供的混合集成放大电路的电路原理图。
42.图中标注：
43.11：一级放大模块；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
12：二级放大模块；
44.121：第一部分；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
122：第二部分；
45.2：功率输出模块；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
3：预留区；
46.31：第一预留区；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
32：第二预留区；
47.4：外壳；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
41：壳体；
48.411：底板；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
412：侧壁；
49.42：壳盖；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
421：突出部；
50.5：引脚；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
6：玻璃绝缘子。
具体实施方式
51.以下结合附图对本实用新型的实施例进行详细地说明。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下实施例为示例性的，其中所描述的实施方式并不代表与本技术相一致的所有实施方式。
52.应当理解，尽管本技术采用了“第一”、“第二”等序数词，但这些序数词仅用来将同一类型的事物彼此区分开，并不代表其先后顺序或重要性。在不冲突的情况下，下述的实施例及实施方式中的特征可以相互组合。
53.本技术实施例提供了一种混合集成电路(hybrid integrated circuit，hic)形式的放大电路，确切而言，提供了一种薄膜混合集成电路形式的放大电路。通过发挥薄膜混合集成电路的优势，使混合集成放大电路具有体积小、可靠性高、适应环境温度变化能力强等特点。以下结合附图对本实施例的技术方案做详细说明。
54.如图1和图2所示，本实施例提供的混合集成放大电路，包括外壳4以及被封装在外壳4的容纳腔内的基板(图1和图2中未示出)、功率输出模块2和至少一个放大模块，其中功率输出模块2和至少一个放大模块电连接形成放大电路。
55.具体地，基板上设有薄膜网络层；薄膜网络层上固定有裸芯片以及构成放大电路所需的电阻、电容等电子元件。裸芯片之间、裸芯片与电子元件之间可通过薄膜网络层、金属键合丝实现电连接，以相应实现功率输出模块2以及放大模块的功能。功率输出模块2以及放大模块之间可以通过薄膜网络层电连接，也可以通过金属键合丝电连接。
56.在混合集成电路中，基板主要对薄膜网络层以及电子元器件起机械支撑、绝缘和散热作用。一般可通过绝缘胶将基板粘贴在外壳4的容纳腔底部。在具体实施过程中，可以根据实际产品应用需求选择适宜的基板材料，比如氧化铝、氧化铍、氧化硅、玻璃、石英晶
体、蓝宝石等，在本实施例中，所选用的基板为陶瓷基板，具体是由高纯度陶瓷板切割制成。采用陶瓷基板，可以保证放大电路能够在非常宽的温度范围内、例如在-60℃～130℃范围内稳定工作。基板的尺寸和形状可根据具体应用需求确定。在一具体实施方式中，基板为长、宽接近15mm，厚度不超过1mm的矩形板状结构。
57.外壳4用于封装上述基板、功率输出模块2和放大模块，使上述基板和电路模块免受外部环境伤害。此外，外壳4还包括多个引脚5，以实现上述功率输出模块2以及放大模块与外部电路之间的电连接。
58.本实施例中，所采用的外壳4为金属外壳，即混合集成放大电路的封装形式为金属密封型封装，以在满足气密性需求的同时，还可以对外来噪声信号进行屏蔽，确保放大电路的正常、稳定工作。本实施例对于金属密封型外壳的材质不做特别限定，可以选用混合集成电路金属封装外壳常用的材料，比如可伐(kovar)合金材料。示例性地，金属外壳由53％的铁、29％的镍、17％的钴及允许的少量其它元素组成。根据实际应用需求，混合集成放大电路也可以采用陶瓷密封型封装。
59.如图3和图4所示，本实施例中，外壳4包括壳体41和壳盖42，其中壳体41包括底板411和侧壁412，沿垂直于底板411的方向，壳体41的截面呈u型。壳盖42与侧壁412密封配合而形成容纳腔。本实施例中，外壳4的尺寸和形状可以根据实际用于需求确定，特别是根据加速度计的设计需求确定。优选地，底板411大体呈矩形，即底板411包括两个相对的短边和两个相对的长边，底板411的四个角为倒角；相应的，侧壁412也围合呈矩形环状，四个角为倒角。
60.本实施例对于如何实现壳体41与壳盖42的密封配合不做特别限定，可以采用混合集成电路领域常用的密封形式。在具体实施方式中，如图5所示，壳盖42的边缘部分朝向周边延伸形成突出部421，突出部421呈环状，并且其厚度小于壳盖42主体厚度，该突出部421与壳体41的侧壁412密封配合，实现密封；具体的，如图4所示，侧壁412具有因其厚度形成的顶部端面，该顶部端面与突出部421朝向壳体41的表面通过平行缝焊接，从而使侧壁412内侧面、底板411内侧面以及壳盖42朝向壳体41的表面共同形成密封的容纳腔。
61.引脚5用于实现混合集成放大电路与外部电路之间的电连接。本实施例对于引脚5的数量不做特别限定，可以根据实际电路结构合理设置。在优选实施例中，如图3所示，引脚5的端部设置有半径增大的帽状结构，且帽状结构位于外壳4的容纳腔内，上述帽状结构有助于引脚5与放大模块、引脚5与功率输出模块2通过键合丝电连接，增加键合的可靠性。
62.本实施例中，如3和图4所示，多个引脚5均位于壳体41的同侧，比如均位于壳体41的短边侧或均位于壳体41的长边侧，以进一步实现混合集成放大电路的小型化。以多个引脚5均位于壳体41的短边侧为例，可以在底板411的其中一个短边所对应的侧壁412上开设多个通孔，引脚5穿设于通孔且引脚5的两端均穿出通孔；为确保引脚5与外壳4之间的绝缘并达到良好的气密性，引脚5的外周与通孔内壁之间设有玻璃绝缘子6。当然，在其它实施例中，也可以将部分引脚5设置在壳体41的长边侧，部分引脚5设置在壳体41的短边侧；或者，也可以将引脚5设置在壳体41相对的两侧，以满足不同的电路连接需求。
63.薄膜网络层设置在基板上，构成电路结构的一部分。具体地，薄膜网络层包括依次层叠设置在基板上的薄膜金属导带和薄膜电阻。薄膜金属导带和薄膜电阻的图形可根据放大电路的原理确定。
64.其中，薄膜金属导带包括若干带状的金属层，其可以采用真空蒸发工艺，在基板上形成相应的金属薄膜，然后再经图案化处理制成。在一具体实施方式中，薄膜金属导带是由铬-铜-铬-金四层金属层叠形成；在另一具体实施方式中，薄膜金属导带是由镍-金两层金属叠层形成。
65.与薄膜金属导带类似，薄膜电阻也可以是采用真空蒸发工艺，在基板以及薄膜金属导带上形成相应的金属薄膜，然后再经图案化处理制成。在一具体实施方式中，薄膜电阻是由镍-铬两层金属层叠形成，形成镍铬电阻。在几个典型实例中，薄膜电阻的方块电阻(方阻)可以是2千欧姆/
□
、200欧姆/
□
或10千欧姆/
□
。方阻是电阻膜层的参数，通过确定该参数来设计不同的图形，以形成合适的电阻。薄膜电阻与裸芯片之间一般可通过薄膜金属导带电连接。
66.如前述，混合集成放大电路包括位于基板上的薄膜网络层和设置于薄膜网络层上的裸芯片。此外，混合集成放大电路还包括电子元件，如电阻和电容。具体地，参考图7，构成功率输出模块的电子元器件包括二极管、三极管、电容和电阻，其中二极管和三极管为裸芯片。构成放大模块的电子元器件包括运算放大器以及电容和电阻，其中运算放大器为裸芯片。上述电子元器件通过薄膜金属导带以及键合丝实现电连接，从而实现相应模块的功能。
67.相较于现有用于加速度计的放大电路多采用以pcb板集成芯片的方式，由于芯片引脚(或称为管脚)多采用焊接的形式固定在pcb板上，因此相邻芯片之间应保持充足的距离，以预留出焊接的空间；加之芯片由于经过了封装，导致其尺寸较裸芯片更大，因此采用pcb板形式的放大电路，很难满足加速度计对于小型化的需求。而本实施例提供的混合集成放大电路，由于采用未封装的裸芯片，且不必考虑芯片引脚焊接的问题，因此能够显著降低混合集成放大电路的尺寸，利于实现小型化，满足加速度计的应用需求。此外由于采用裸芯片而非芯片，因此混合集成放大电路的工作温度可以不必囿于芯片封装材料(如塑料)的耐受温度，从而有利于进一步增大混合集成放大电路的温度范围。
68.具体地，对于本实施例中各裸芯片与薄膜网络层的连接方式，示例性地说明如下：
69.运算放大器的背面通过绝缘胶粘贴于薄膜网络层；运算放大器正面的电极通过键合丝与薄膜网络层电连接。二极管的背面通过导电胶粘贴于薄膜网络层，在固定二极管的同时，还使得二极管的背面电极与薄膜网络层电连接；二极管正面的电极通过金属键合丝与薄膜网络层电连接。三极管的背面通过导电胶粘贴于薄膜网络层，在固定三极管的同时，还使得三极管的背面电极与薄膜网络层电连接；三极管正面的电极可分别通过金属键合丝与薄膜网络层电连接。
70.本实施例中，上述功率输出模块以及放大模块中的电阻，除了可以采用薄膜电阻之外，部分电阻也可以选择表贴电阻；电容可以选择表贴电容。表贴电容和表贴电阻可分别通过导电胶粘贴于薄膜网络层上，使表贴电容和表贴电阻的端头电极通过导电胶与薄膜网络层电连接。
71.进一步参考图1和图2并结合图6，在优选实施例中，放大模块进一步包括一级放大模块11和二级放大模块12。两级放大模块均各自包括运算放大器、电阻和电容，其电路结构可参考图7所示。在具体实施过程中，两级放大模块的运算放大器为集成的运算放大器，即两级放大模块所用的运算放大器为多路运算放大器的裸芯片，可以在一定程度上进一步降低混合集成放大电路的尺寸。当然，图7仅示出了一种放大电路的电路结构，在具体实施过
程中，也可选择其它的放大电路，并根据其它放大电路的电路结构选择适宜的电子元器件，只要能够实现放大电路的功能即可。
72.通过对放大模块以及功率输出模块2进行合理布局，能够进一步实现混合集成电路的小型化。具体地，以所有引脚5均设置在外壳4的短边侧、且采用两级放大模块为例，如图1和图2所示，一级放大模块11与多个引脚5邻接设置，以方便通过引脚5与外部电路连接；二级放大模块12分别与一级放大模块11和功率输出模块2邻接，以方便接收来自于一级放大模块11的电信号，并将放大后的电信号输出至功率输出模块2；功率输出模块2与多个引脚5邻接设置，以方便通过引脚5与外部电路电连接。
73.在优选实施例中，如图2所示，二级放大模块12包括第一部分121和第二部分122，其中第一部分121与一级放大模块11邻接设置，包含运算放大器和薄膜电阻，是二级放大模块12中运算放大器的同向、反向输入电路和调节电路部分；第二部分122延伸至功率输出模块2远离多个引脚5的一侧，并与功率输出模块2邻接设置，是二级放大模块中运算放大器的反馈电路和滤波电路部分。
74.在上述优选的实施例中，二级放大模块12的区域延伸到功率输出模块2远离多个引脚5的一侧，即二级放大模块12的区域延伸到外壳4的另一个短边侧，从而保证功率输出模块与二级放大模块以最短的线路连接，减小引线电阻，缩短键合丝长度，提高可靠性。此外，该布局方式还能够使放大后的信号从功率输出模块2远离多个引脚5的一侧输入、并从邻接多个引脚5的一侧输出，并通过引脚5输出至外部电路，有助于进一步简化放大电路的布置，实现小型化。
75.进一步参考图1和图2，在优选的实施例中，在基板上还可以设置有预留区3。可以根据实际需求在预留区3设置相应的功能模块，预留区3的位置和数量可根据功能模块的实际情况合理确定，以方便与其它模块进行电气连接、实现小型化为准。
76.示例性地，上述预留区3内设有滤波模块，滤波模块的输入端与引脚5连接，滤波模块的输出端与放大模块连接，以对输入信号首先进行滤波处理，减少信号噪声，然后再进行放大处理。根据滤波模块的上述功能，可以将预留区3设置在邻近一级放大模块11的区域，并与引脚5邻接设置，如图1所示，部分预留区3被一级放大模块11环绕，且预留区3与引脚5邻接设置。
77.当然，预留区3的设置位置，以不影响放大模块和功率输出模块2的正常功能为准。特别是对于不需要与外部电路建立直接电连接的功能模块，也可以将预留区3设置在基板远离多个引脚5的一侧，以为一级放大模块11留出更为充裕的布置空间，避免构成一级放大模块11中的电子元器件之间发生干扰而影响电路性能。
78.对于电参数要求相对不高，且需与外部电路直接电连接的功能模块，在一具体实施方式中，如图2所示，预留区3包括第一预留区31和第二预留区32，第一预留区31设置于基板远离多个引脚5的一侧；第二预留区32一端与第一预留区31连接，另一端延伸至多个引脚5的一侧并与引脚5邻接。其中，第一预留区31作为功能模块的主体部分，可将构成功能模块的薄膜网络层、全部或绝大部分电子元器件布置在该区域；第二预留区32作为功能模块的连接部分，可以仅布设有薄膜金属导带，也可以布设有薄膜金属导带以及电阻(如薄膜电阻、表贴电阻)等少量小型电子元件，其中薄膜金属导带与邻近的引脚5通过键合丝电连接。
79.当然，上述预留区3内也可用于设置其它功能电路，即该功能电路“集成”在混合集
成放大电路的外壳4内，并通过部分引脚5与外部的电路实现电连接。比如图1中所示出的，位于预留区3的功能电路与最近的两个引脚5电连接(即右起第1个和第2个引脚5)，以满足实际应用需求。
80.本技术实施例还提供的一种加速度计，示例性地，包括参考质量、敏感元件和信号输出器。信号输出器包括显示组件，还包括有如前述实施例所述的混合集成放大电路。其中参考质量、敏感元件和显示组件均与现有技术中的类似结构相同，进而不再赘述。混合集成放大电路用于对敏感元件和参考质量共同产生的微弱电信号进行精密放大，并将放大后的电信号提供给显示组件。
81.以上实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的精神和范围。