逐次逼近寄存器模数转换器的制作方法

本发明涉及逐次逼近寄存器模数转换器(successive-approximation registeranalog-to-digital converter，sar adc)。

背景技术：

1、逐次逼近寄存器模数转换器(sar adc)广泛用于电子电路中。sar adc使用贯穿所有可能的量化电平的二进制或非二进制搜索，以用于模拟输入的数字表示的逐次逼近。

2、如何加快逐次逼近是sar adc领域的一个重要问题。

技术实现思路

1、示出了逐次逼近寄存器模数转换器(sar adc)。

2、根据本发明的示例性实施方式，sar dac包括数模转换器(例如，电容式数模转换器(capacitive digital-to-analog converter，cdac)或电阻式数模转换器(resistivedigital-to-analog converter，rdac))、比较器以及sar逻辑电路，该数模转换器、比较器以及sar逻辑电路被配置成形成用于对模拟输入的数字表示进行逐次逼近的环路。sar逻辑电路包括多个锁存器。各个锁存器使用单门延迟电路(one-gate-delay circuit)将比较器接线至dac的一个位控制端子(one bit-control terminal)。

3、在示例性实施方式中，该单门延迟电路包括复合门。

4、在示例性实施方式中，复合门是或与反相器(or-and-inverter，oai)门。oai门的第一输入端子和第二输入端子被提供用于或(or)逻辑，并且oai门的第三输入端子被提供用于与非(nand)逻辑。将oai门的第一输入端子接线至比较器的正输出端子。将oai门的第二输入端子接线至窗口控制信号。将锁存器的第一输出端子接线至oai门的第三输入端子以形成锁存器结构。在示例性实施方式中，各个锁存器还具有与非门，将锁存器的第一输出端子接线至与非门的第一输入端子，并且将与非门的输出端子接线至oai门的第三输入端子。在示例性实施方式中，各个锁存器还具有反相器，该反相器具有被接线至锁存器的复位控制信号的输入端子，以及被接线至与非门的第二输入端子的输出端子。

5、在示例性实施方式中，oai门具有被串联接线在电压源与该oai门的输出端子之间的第一pmos和第二pmos。电压源是通过第一pmos接线至第二pmos的。将窗口控制信号接线至第一pmos的栅极端子(gate terminal)。将比较器的正输出端子接线至第二pmos的栅极端子。

6、在另一示例性实施方式中，复合门是与或反相器(and-or-inverter，aoi)门。aoi门的第一输入端子和第二输入端子被提供用于与(and)逻辑，并且该与或反相器门的第三输入端子被提供用于或非(nor)逻辑。将aoi门的第一输入端子接线至比较器的正输出端子。将aoi门的第二输入端子接线至窗口控制信号。将锁存器的第一输出端子接线至aoi门的第三输入端子以形成锁存器结构。在示例性实施方式中，各个锁存器还具有或非门，将该锁存器的第一输出端子接线至或非门的第一输入端子，并且将该或非门的输出端子接线至aoi门的第三输入端子。在示例性实施方式中，将各个锁存器的复位控制信号接线至或非门的第二输入端子。

7、在示例性实施方式中，aoi门具有被串联接线在aoi门的输出端子与接地端子之间的第一nmos和第二nmos。aoi门的输出端子是通过第一nmos接线至第二nmos的。将比较器的正输出端子接线至第一nmos的栅极端子。将窗口控制信号接线至第二nmos的栅极端子。

8、参照附图，在以下实施方式中给出了详细描述。

技术特征：

1.一种逐次逼近寄存器模数转换器，其特征在于，包括：

2.根据权利要求1所述的逐次逼近寄存器模数转换器，其特征在于：

3.根据权利要求2所述的逐次逼近寄存器模数转换器，其特征在于：

4.根据权利要求3所述的逐次逼近寄存器模数转换器，其特征在于：

5.根据权利要求4所述的逐次逼近寄存器模数转换器，其特征在于：

6.根据权利要求5所述的逐次逼近寄存器模数转换器，其特征在于，所述数模转换器包括：

7.根据权利要求6所述的逐次逼近寄存器模数转换器，其特征在于：

8.根据权利要求6所述的逐次逼近寄存器模数转换器，其特征在于：

9.根据权利要求4所述的逐次逼近寄存器模数转换器，其特征在于：

10.根据权利要求9所述的逐次逼近寄存器模数转换器，其特征在于：

11.根据权利要求2所述的逐次逼近寄存器模数转换器，其特征在于：

12.根据权利要求11所述的逐次逼近寄存器模数转换器，其特征在于：

13.根据权利要求12所述的逐次逼近寄存器模数转换器，其特征在于：

14.根据权利要求13所述的逐次逼近寄存器模数转换器，其特征在于，所述数模转换器包括：

15.根据权利要求14所述的逐次逼近寄存器模数转换器，其特征在于：

16.根据权利要求14所述的逐次逼近寄存器模数转换器，其特征在于：

17.根据权利要求12所述的逐次逼近寄存器模数转换器，其特征在于：

18.根据权利要求17所述的逐次逼近寄存器模数转换器，其特征在于：

19.根据权利要求1所述的逐次逼近寄存器模数转换器，其特征在于：

20.根据权利要求1所述的逐次逼近寄存器模数转换器，其特征在于：

21.根据权利要求1所述的逐次逼近寄存器模数转换器，其特征在于：

22.根据权利要求1所述的逐次逼近寄存器模数转换器，其特征在于：

技术总结
本发明提供逐次逼近寄存器模数转换器，包括：数模转换器、比较器以及逐次逼近寄存器逻辑电路，所述数模转换器、所述比较器以及所述逐次逼近寄存器逻辑电路被配置成形成用于对模拟输入的数字表示进行逐次逼近的环路，其中：所述逐次逼近寄存器逻辑电路包括多个锁存器；并且每一个所述锁存器使用单门延迟电路将所述比较器接线至所述数模转换器的一个位控制端子。

技术研发人员：金邦谚,曾伟信,陈冠达
受保护的技术使用者：联发科技股份有限公司
技术研发日：
技术公布日：2024/1/16