闪存存储器版图、闪存存储器及其制作方法与流程

本发明属于集成电路制造，具体涉及一种闪存存储器版图、闪存存储器及其制作方法。

背景技术：

1、闪存(flash)由于其具有高密度、低价格、以及电可编程、擦除的优点，已被广泛作为非易失性记忆体应用的最优选择。一般而言，浮栅型闪存都有着类似的原始存储单元它们都有层叠的栅极结构，该栅极结构包括浮栅和至少覆盖浮栅的控制栅。其中，所述控制栅通过耦合以控制浮栅中电子的存储与释放。nord flash(或非闪存)的擦除是发生在浮栅与字线之间的隧穿，通过在字线与控制栅上施加高低电压，使得浮栅与字线之间形成较高的电势差与电场强度，浮栅中存储的电子隧穿通过隧穿氧化层，使浮栅上的电势由负变正，从而改变存储状态。

2、nord flash目前一种将控制栅引出的方法为：每隔256根有效有源区设置一个条状(strap)区域，对条状区域的控制栅层图形化处理，如图1所示，例如条状区域去除的控制栅部分01呈z字形，以将相邻两行的控制栅多晶硅隔断。在条状区域内的控制栅接触孔区域(该区域的控制栅保留)制作接触孔从而引出控制栅。然而这种控制栅引出结构比较占用面积，且工艺窗口较小。

技术实现思路

1、本发明的目的在于提供一种闪存存储器版图、闪存存储器及其制作方法。第一浮栅图形在连接区不断开，因此连接区内第二浮栅图形与第一浮栅图形曝光套刻精度要求降低，降低工艺难度，易于制作。连接区的面积减小，提高存储单元的有效面积利用率，增大工艺窗口。

2、本发明提供一种闪存存储器版图，包括多个组有源区及位于相邻所述组有源区之间的连接区，所述闪存存储器版图包括：

3、有源区版图层，所述有源区版图层包括位于每个所述组有源区内的多个沿第一方向平行排列且沿第二方向延伸的有效有源区；

4、第一浮栅版图层，所述第一浮栅版图层包括多个沿第二方向平行排列且沿第一方向延伸的第一浮栅图形；所述第一浮栅图形横跨所述组有源区和所述连接区；每个所述第一浮栅图形上对应一组相隔离的沿所述第一方向延伸的第一控制栅和第二控制栅；

5、第二浮栅版图层，所述第二浮栅版图层包括位于所述连接区内的多个第二浮栅图形；相邻两列所述连接区中，一列所述连接区中的所述第二浮栅图形覆盖部分宽度的所述第一控制栅，另一列所述连接区中的所述第二浮栅图形覆盖部分宽度的所述第二控制栅；

6、控制栅接触孔版图层，所述控制栅接触孔版图层包括位于每列所述连接区内且沿所述第二方向延伸的控制栅接触孔图形；所述控制栅接触孔图形区域包括第一连接块和第二连接块，所述第二控制栅在所述一列连接区中具有向下一行延伸的所述第二连接块；所述第一控制栅在所述另一列连接区中具有向上一行延伸的所述第一连接块。

7、进一步的，每个所述组有源区内包含的所述有效有源区的个数为128个～1024个。

8、进一步的，在所述连接区内，多个所述第二浮栅图形沿所述第二方向平行排列且沿所述第一方向延伸，所述第二浮栅图形呈直条形。

9、进一步的，所述有效有源区呈直条形，所述第一浮栅图形呈直条形。

10、进一步的，相邻两列所述连接区中，第n列所述连接区中每行的所述第一浮栅图形靠下区域都设置一个所述第二浮栅图形，第n+1列所述连接区中每行的所述第一浮栅图形靠上区域都设置一个所述第二浮栅图形；或者，第n列连接区中每行的所述第一浮栅图形靠上区域都设置一个所述第二浮栅图形，第n+1列连接区中每行的所述第一浮栅图形靠下区域都设置一个所述第二浮栅图形；所述第二浮栅图形区域的控制栅多晶硅层去除；通过所述第二浮栅图形将相邻的两个组有源区之间的所述第一控制栅或所述第二控制栅断开。

11、进一步的，所述第一方向与所述第二方向相互垂直。

12、进一步的，所述控制栅接触孔图形呈直条形，所述控制栅接触孔图形与所述第二浮栅图形均部分重叠，所述控制栅接触孔图形区域的控制栅多晶硅层保留。

13、本发明还提供一种闪存存储器的制作方法，包括：

14、提供衬底，所述衬底包括多个组有源区以及位于相邻所述组有源区之间的连接区；

15、在所述衬底上形成浮栅多晶硅层与控制栅多晶硅层；

16、利用具有第二浮栅版图层的掩膜版对所述控制栅多晶硅层进行图形化；所述第二浮栅图形区域的所述控制栅多晶硅层去除；

17、利用具有第一浮栅版图层的掩膜版对所述控制栅多晶硅层与所述浮栅多晶硅层进行图形化；所述第一浮栅图形区域的所述控制栅多晶硅层与所述浮栅多晶硅层保留；

18、利用具有控制栅接触孔版图层的掩膜版对所述控制栅多晶硅层与所述浮栅多晶硅层进行图形化，去除所述第一浮栅图形区域和所述控制栅接触孔图形区域之外的所述控制栅多晶硅层和所述浮栅多晶硅层；

19、刻蚀去除所述第一浮栅图形中间区域的所述控制栅多晶硅层与所述浮栅多晶硅层形成开口，在所述开口中形成字线；刻蚀剩余的所述控制栅多晶硅层形成位于所述字线两侧的所述第一控制栅和所述第二控制栅。

20、进一步的，形成所述开口具体包括：

21、在所述控制栅多晶硅层上方对应所述第一浮栅图形沿所述第二方向的两侧区域形成侧墙，以所述侧墙为硬掩膜，刻蚀去除所述第一浮栅图形中间区域的所述控制栅多晶硅层与所述所述浮栅多晶硅层形成所述开口。

22、进一步的，利用具有所述控制栅接触孔版图层的掩膜版对所述控制栅多晶硅层与所述浮栅多晶硅层进行图形化之后，形成了第一连接块和第二连接块，所述第二控制栅在所述一列连接区中具有向下一行延伸的所述第二连接块；所述第一控制栅在所述另一列连接区中具有向上一行延伸的所述第一连接块。

23、进一步的，所述制作方法还包括：

24、在每个所述第一连接块和每个所述第二连接块上均形成接触孔。

25、进一步的，所述制作方法还包括：

26、在每列所述有效有源区与每行位于所述第一控制栅和所述第二控制栅之间的所述第一浮栅图形的交界区域均形成接触孔。

27、本发明还提供一种闪存存储器，采用上述的闪存存储器的制作方法制作而成，包括呈阵列排布的存储单元，所述存储单元包括：

28、衬底，所述衬底上形成有字线，所述字线一侧形成有堆叠的第一浮栅和第一控制栅，所述字线另一侧形成有堆叠的第二浮栅和第二控制栅；

29、所述衬底包括多个组有源区以及位于相邻所述组有源区之间的连接区；

30、在奇数列的所述连接区中引出所述第一控制栅，在偶数列的所述连接区中引出第二控制栅；或者在所述奇数列的连接区中引出所述第二控制栅，在所述偶数列的连接区中引出所述第一控制栅；所述第一控制栅和所述第二控制栅在奇偶列的连所述连接区中错位引出。

31、与现有技术相比，本发明具有如下有益效果：

32、本发明提供一种闪存存储器版图、闪存存储器及其制作方法。第一浮栅图形横跨组有源区和连接区，第一浮栅图形在连接区不断开，因此连接区内第二浮栅图形与第一浮栅图形曝光套刻精度要求降低，降低工艺难度，易于制作。相邻两列连接区中，一列连接区中的第二浮栅图形覆盖部分宽度的第一控制栅，另一列连接区中的第二浮栅图形覆盖部分宽度的第二控制栅；通过第二浮栅图形将相邻的两个组有源区之间的第一控制栅或第二控制栅断开。控制栅接触孔图形区域包括第一连接块和第二连接块，第二控制栅在一列连接区中具有向下一行延伸的第二连接块；第一控制栅在另一列连接区中具有向上一行延伸的第一连接块；第一连接块和第二连接块用于形成接触孔以分别引出第一控制栅和第二控制栅。相邻两列连接区中，一列为奇数列，另一列为偶数列。亦即在奇数列的连接区中引出第一控制栅，在偶数列的连接区中引出第二控制栅；或者在奇数列的连接区中引出第二控制栅，在偶数列的连接区中引出第一控制栅；第一控制栅和第二控制栅在奇偶列的连接区中错位引出。连接区的面积减小，提高存储单元有效面积的利用率，并增大工艺窗口。

33、进一步的，本发明连接区内的第二浮栅图形呈直条形。本发明连接区内去除控制栅部分的第二浮栅图形不再为z字形，z字形占用连接区面积较大，且浮栅间隔较小易造成控制栅桥接。本发明第二浮栅图形呈直条形，无需考虑浮栅间隔较小造成的控制栅桥接，增大了工艺窗口。