专利名称:应用于时钟源同步机制中的利用相位域和时域混合控制时钟相位校准的装置及其校准方法
技术领域：
本发明涉及一种时钟相位校准装置及其校准方法，特别是有关于一种应用于时钟源同步机制中的利用相位域和时域混合控制时钟相位校准的装置及其校准方法。
背景技术：
图1为现有的在延迟锁相环(Delay-locked Loop，DLL)中控制时钟相位校准的电路方框图。该延迟锁相环(DLL)包括相位内插校正单元100、相位侦测器102以及控制器104。相位内插校正单元100用于接收输入信号(未图示)，并且在相位域中根据参考信号校正输入信号的相位。接着相位侦测器侦测来自相位内插校正单元100的反馈信号与参考信号之间的相位差。之后，控制器104接收相位侦测器102的侦测结果，并且在相位域中以角度大小来控制相位内插校正单元100。相位内插校正单元100必须重复地调整反馈信号的相位，使反馈信号的相位逐渐趋近于参考信号的相位，主要是根据来自控制器104的控制信号，对反馈信号的相位作内插运算，直至反馈信号的相位校准至参考信号的相位。
然而，由于反馈信号的相位与参考信号的相位之间的校准是利用相位域的内插计算来达成，所以相位内插校正单元100将会导致较大的功率消耗量。其原因在于内插计算是将信号进行复杂的电流信号的转换，才能使反馈信号逐次内插而趋近参考信号。特别是当转换形成的电流信号相当小时，必须另外设计电路来放大此一小电流信号。所以需要增加额外的电路面积，以致于电路的布局更加复杂，使得时钟源同步机制的成本大幅提高。
此外，现有的时钟源同步机制中使用锁相环(Phase-locked Loop，PLL)架构，但是该锁相环(PLL)占用较大的电路面积，容易产生噪声，而且当电路的制程改变时，锁相环(PLL)的电路布局也必须重新设计，这样会降低电路的稳定性。
据此，现有的延迟锁相环(DLL)在相位域作内插运算，无法满足不同的同步时钟源的需求，而且，同步时钟源中锁相环(PLL)的应用受限于噪声和电路面过大的问题，因此，需要一种新式的延迟锁相环(DLL)，以适用于各种同步时钟源的应用，使得在电子装置中，该时钟源同步机制的反馈信号的相位可以精确调至参考信号的相位，以降低生产成本以及提高执行效率。
发明内容
本发明的主要目的在于提供一种应用于时钟源同步机制中的利用相位域和时域混合控制时钟相位校准的装置及其校准方法，藉由粗略地调整参考信号与反馈信号之间的相位差，并通过覆盖一预先设定的相位角，如360度，在相位域中为参考信号快速地选取一相位间距。
本发明的另一目的在于提供一种应用于时钟源同步机制中的利用相位域和时域混合控制时钟相位校准的装置及其校准方法，藉由设置于时域的可编程延迟电路，以精确地将反馈信号的相位校准至参考信号的相位，从而有效节省电子装置的功率消耗量。
本发明的再一目的在于提供一种应用于时钟源同步机制中的利用相位域和时域混合控制时钟相位校准的装置及其校准方法，藉由数字延迟锁相环来实现校准装置的架构，以避免因为制程的改变而影响电子装置的电路架构，提高生产成本。
为实现上述目的，本发明采用如下技术方案本发明提出一种应用于时钟源同步机制中的利用相位域和时域混合控制时钟相位校准的装置及其校准方法。该校准装置主要包括初步校正单元、第一微调单元、相位侦测单元以及控制单元。初步校正单元用以产生若干个输出信号，这些输出信号之间设有若干个相位间距，其中每一相位间距等于一预定相位角度除以输出信号的总数之角度值。第一微调校正单元连接于初步校正单元，其利用耦接于该第一微调校正单元的可程序化延迟电路，以将其中一输出信号延迟一段时间，藉由调整与该输出信号相关联的反馈信号的相位，使该反馈信号的相位趋近于一参考信号的相位。相位侦测器连接于该第一微调校正单元，用以侦测该参考信号与该反馈信号之间的相位差值，并且输出一指示信号，以指示相对应于该参考信号与该反馈信号之间的相位差值。控制单元连接于该初步校正单元、第一微调校正单元以及相位侦测器，用以控制该初步校正单元以及该第一微调校正单元，藉由来自该相位侦测器的指示信号，使得该反馈信号的相位校准至该参考信号的相位。
本发明利用相位域和时域共同校准反馈信号与参考信号之间的时钟相位。在初步校正单元的相位域中，藉由初步地调整反馈信号距离参考信号的相位差值，以快速地在相位域中选取参考信号所在的相位间距，由于预定的相位角度涵盖整个相位域，所以必定可以选出参考信号所在的相位间距，亦即标定出参考信号在相位域中的位置，使反馈信号可趋近于该参考信号。在第一微调校正单元的时域中，利用时域中的可程序的延迟电路使反馈信号精确地趋近于参考信号，由于是以时域的时间延迟电路进行逼近，因此当电子装置使用本发明之时钟相位校准装置将可减少电子装置的功率消耗量。而且，本发明之时钟相位校准装置的组件系以数字化合成工具软件来设计，故可有效减少电路的面积。
执行本发明的步骤时，首先于一初步校正单元中形成若干个输出信号，且输出信号之间具有若干个相位间距，其中每一相位间距等于一预定相位角度除以输出信号的总数之角度值，且相位间距位于相位域中。接着利用位于时域的可程序延迟装置，将来自第一微调校正单元的输出信号进行时间延迟处理，以调整反馈信号的相位至一参考信号的相位。然后利用相位侦测器侦测该参考信号与该反馈信号之间的相位差值，用以输出对应于该相位差值的指示信号。最后以控制单元控制该初步校正单元和该第一微调校正单元，藉由来自该相位侦测器的指示信号，使得该反馈信号的相位校准至该参考信号的相位。
与现有技术相比，本发明的优点在于(a)调整参考信号与反馈信号之间的相位差，以快速地在相位域中选取参考信号所在的相位间距。(b)利用时域中的可编程延迟电路使反馈信号精确地趋近于参考信号，由于以时域的时间延迟电路进行逼近，因此当电子装置使用本发明时可减少电子装置的功率消耗量。(c)藉由数字化的延迟锁相环来实现校准装置，以避免因为制程的改变而影响电子装置的电路布局，提高生产成本。(d)在初步校正单元使用倍频架构，以减少电路占用的面积。
图1是现有的在延迟锁相环中以相位域进行时钟相位校准的方框图。
图2是本发明利用相位域和时域控制时钟相位校准的装置的详细方框图。
图3A及3B是图2中的初步校正单元产生的倍频信号的时序图。
图4A及4B是图2中的初步校正单元的若干个输出信号的时序图。
图5A是本发明一实施例中参考信号及反馈信号位于相位域的示意图，其中该参考信号和反馈信号位于由360度组成的相位域中，且该相位域设有若干个相位间距。
图5B是本发明一实施例中位于某一相位间距内的参考信号和反馈信号在时域内的示意图。
图6是本发明一实施例中利用相位域和时域混合控制时钟相位校准的方法的流程图。
具体实施方式
本发明提供一种应用于时钟源同步机制中的利用相位域和时域混合控制时钟相位校准的装置及其校准方法，藉由粗略地调整参考信号与反馈信号之间的相位差，并通过覆盖一预先设定的相位角，如360度，在相位域中为参考信号快速地选取一相位间距。本发明时钟相位校准装置及其校准方法还藉由设置于时域的可编程延迟电路，以精确地将反馈信号的相位校准至参考信号的相位，从而有效节省电子装置的功率消耗量。此外，本发明时钟相位校准装置及其校准方法还藉由数字延迟锁相环来实现校准装置的架构，以避免因为制程的改变而影响电子装置的电路架构，提高生产成本。应注意的是，本发明时钟相位校准装置适用于电子装置的时钟源同步机制，所述电子装置可以是南桥(South Bridge)、北桥(North Bridge)架构，或是中央处理单元(Central Processing Unit，CPU)；也适用于各种时钟同步机制。而且预定的相位角度可以是90度、180度、270度或是任意的相位角度。
首先参考图2，图2是本发明一实施例中利用相位域和时域混合控制时钟相位校准的装置的详细方框图。该校准装置主要包括初步校正单元(Coarse Calibration Unit)200、第一微调校正单元(First Fine CalibrationUnit)202、相位侦测器204和控制单元206。初步校正单元200用以产生若干个输出信号，这些输出信号之间具有若干个相位间距，其中每一相位间距等于一预定相位角度除以输出信号总数的角度值。
第一微调校正单元202连接于初步校正单元200，其利用耦接于该第一微调校正单元202的可编程延迟电路208，将所述的初步校正单元200的若干输出信号之一延迟一段时间，以调整根据该输出信号而形成的一反馈信号的相位，使该反馈信号的相位趋近于一参考信号的相位。上述相位间距的角度值可以是固定的，也可以是不固定的，而且位于所有输出信号之间的全部的相位间距的总角度和可以覆盖全部预定的相位角度或是只覆盖一部份预定的相位角度。
相位侦测器204连接于第一微调校正单元202，用以侦测参考信号与反馈信号之间的相位差，并输出一指示信号，以指示该参考信号与该反馈信号之间的相位差。控制单元206连接于初步校正单元200、第一微调校正单元202以及相位侦测器204，用以控制初步校正单元200和第一微调校正单元202，其根据来自该相位侦测器204的指示信号，调整该反馈信号的相位至参考信号的相位。
请继续参阅图2，初步校正单元200主要包括锁相环210、除频器212和多工器214。锁相环210产生若干个倍频信号，除频器212连接于锁相环210，以对倍频信号除频，形成所述若干个输出信号。在具体实施例中，锁相环210通常存在于电子装置中，所以本发明不再专门设计该锁相环210，直接选用其输出信号即可。多工器214连接于除频器212和控制单元206，用以从除频器产生的若干输出信号中选取一个输出信号，并与来自控制单元206的控制信号一起输出至第一微调单元202。
本发明的较佳实施例中，第一微调校正单元202和相位侦测器204之间还连接有一第二微调校正单元216，该第二微调校正单元216用以进一步内插来自第一微调校正单元202的信号，以改善第一微调校正单元202的输出信号的精确度。在第二微调校正单元216和相位侦测器之间还可进一步包括一时钟系列单元(Clock Tree Unit)218，用以放大来自第二微调校正单元216的反馈信号。在相位侦测器204与控制单元206之间还包括一积分单元(Integrator)220，用于对来自相位侦测器204的指示信号作积分，以改善信号的敏感性。
请参阅图3A和3B，图3A和3B是初步校正单元200的倍频信号的时序图。在上述较佳实施例中，可利用两倍频的锁相环210信号产生4个不同相位的信号，如图3A所示。接着如图3B所示，利用除频器212对此4个不同相位的信号在预定的相位角度中作除频处理，以产生8个不同的单倍频输出信号，且所述参考信号位于这8个不同的输出信号之间，而此不同的输出信号作为所述反馈信号。在一较佳实施例中，可利用延迟锁相回路产生器形成这些单倍频输出信号。延迟锁相回路产生器的详细内容可参考本发明的申请人于2004年2月26日申请的美国第10/708,373号专利申请。藉由初步调整参考信号与反馈信号之间的相位差，可以于相位域中选取一相位间距，其中该相位域涵盖一预定的相位角度。
请参见图4A和4B，图4A和4B是初步校正单元200的若干个输出信号的时序图。在涵盖预定相位角度的相位间距中初步地调整反馈信号，并且在初步校正单元200中根据这些相位间距选取调整过后的反馈信号，并将该反馈信号当作是第一微调校正单元202的输入信号。初步校正单元200在相位域的度量单位为角度。在图4A中，来自初步校正单元200的一个输出信号被选为反馈信号，然后利用控制单元206给该反馈信号增加一个相位间距，例如45度，再重复地比对新的反馈信号与参考信号之间的相位差，直至参考信号的相位由领先于反馈信号改变为滞后于参考信号。
在图4B中，来自初步校正单元200的其中一个输出信号被选为反馈信号，然后利用控制单元206给该反馈信号增加一个相位间距，例如45度，通过重复地比对该反馈信号与参考信号之间的相位差，使得参考信号的相位由领先状态改变成锁定(校准)状态。换言之，参考信号位于相位领先和滞后的状态，或是位于相位领先与锁定的状态之间。因此，本发明的控制单元206通过快速初步地调整不同的输出信号，以识别参考信号所在的相位间距，并且选取一个输出信号输出至第一微调校正单元200。在较佳实施例中，于初步校正单元200中，参考信号与反馈信号之间的相位比较结果可以利用正反器(flip-flop)以及延迟电路来实现。
参考图5A，图5是本发明一实施例中参考信号及反馈信号位于相位域的示意图，其中该参考信号及反馈信号的相位位于360度相位域中，且该相位域被划分为若干个相位间距。参考图5B，图5B是本发明一实施例中位于某一相位间距的参考信号和反馈信号在时域的示意图。
在图5A中，将设有参考信号的预定相位角划分成若干个相位间距，在此实施例中，参考信号位于其中一个相位间距之中，且此相位域中以角度作为度量参考信号的单位。由于预定相位角是连续的角度，所以控制器能够侦测出参考信号在相位域中的任何位置。
在图5B中，参考信号的相位间距以时域表示。此实施例中，位于相位间距中的参考信号以时间延迟长度表示，该时间延迟长度是由可编程电路产生的。参考信号在相位域中的位置对应于时域中的位置，以精确地将反馈信号调整至参考信号。
因此，本发明利用相位域和时域共同校准反馈信号与参考信号之间的时钟相位。在初步校正单元200的相位域中，藉由初步地调整反馈信号距离参考信号的相位差，可以快速地在相位域中选取参考信号所在的相位间距，由于预定的相位角涵盖整个相位域，所以必定可以选出参考信号所在的相位间距。在第一微调校正单元202的时域中，利用时域中的可编程延迟电路使反馈信号精确地趋近于参考信号，由于是以时域的时间延迟电路进行逼近，因此当电子装置使用本发明时钟相位校准装置时可以减少电子装置的功率消耗量。而且，本发明时钟相位校准装置的组件是用数字化合成工具软件来设计的，故可有效减少电路的面积。
在本发明的较佳实施例中，所述时间延迟长度至少为参考信号周期的1/N倍，N为输出信号的总数。在特定实施例中，该时间延迟长度至少为该参考信号周期的1.5/N倍或是2.0/N倍，或是任意的倍数除以N值。
图6是本发明一实施例中利用相位域和时域混合控制时钟相位校准的方法的流程图。在步骤S600中，于一初步校正单元200中形成若干个输出信号，该些输出信号之间具有若干个相位间距，其中每一相位间距等于一预定相位角度除以输出信号总数所得的角度值，且相位间距位于相位域中。在步骤S600之后，反馈信号的相位按照相位间距逐渐地由0度递增至360度或是由360度递减至0度。然后控制单元206重复地比较每个反馈信号与一参考信号之间的相位，在反馈信号的相位逐渐增加的过程中，由控制单元206记录来自相位侦测器204的参考信号与反馈信号之间的比较结果，当比较结果由领先状态改变成滞后状态或是由领先状态改变成锁定状态时，由相位间距中选取该反馈信号，并且将初步校正单元200的输出信号传送至第一微调校正单元202。在较佳实施例中，当获知参考信号与反馈信号之间的比较结果后，接着将反馈信号的相位减去一相位间距，以于相位间距中选取领先参考信号的输出信号作为反馈信号，如步骤S622所示。
在步骤S602中，利用一位于时域的可编程延迟装置，将来自第一微调校正单元202的输出信号进行时间延迟处理，以调整反馈信号的相位至一参考信号的相位。特定而言，在步骤S602中，当反馈信号的相位领先于参考信号的相位时，将一时间延迟长度加入至该反馈信号，使反馈信号趋近于参考信号，其中该时间延迟长度由可编程延迟电路208产生。本领域的普通技术人员应了解时间延迟长度可以在相位域中顺时针或逆时针方向加入至该反馈信号。当该反馈信号的相位滞后于参考信号的相位时，则将反馈信号减少一时间延迟长度，使该反馈信号趋近于该参考信号。当该反馈信号的相位与该参考信号的相位为锁定状态时，维持该反馈信号的相位不变。
在步骤S604中，利用一相位侦测器204侦测参考信号与反馈信号之间的相位差，用以输出对应于该相位差的指示信号。最后在步骤S606中，以一控制单元206控制该初步校正单元200以及第一微调校正单元202，藉由来自该相位侦测器204的指示信号，使得反馈信号的相位校准至参考信号的相位。
在步骤S606之后，持续追踪反馈信号与参考信号之间的校准状态，如步骤S620所示。在步骤S620的追踪过程中，当反馈信号的相位领先于参考信号的相位时，将一时间延迟长度加入至反馈信号，使反馈信号趋近于参考信号。当反馈信号的相位滞后于参考信号的相位时，将该反馈信号的相位减去时间延迟长度。当反馈信号的相位与参考信号的相位为锁定状态，则维持反馈信号的相位不变。
本发明的优点主要包括(a)调整参考信号与反馈信号之间的相位差，以快速地在相位域中选取参考信号所在的相位间距。(b)利用时域中的可编程延迟电路使反馈信号精确地趋近于参考信号，由于以时域的时间延迟电路进行逼近，因此当电子装置使用本发明时可减少电子装置的功率消耗量。(c)藉由数字化的延迟锁相环来实现校准装置，以避免因为制程的改变而影响电子装置的电路布局，提高生产成本。(d)在初步校正单元使用倍频架构，以减少电路占用的面积。
本领域的普通技术人员可以对本发明进行各种改动而不脱离本发明的精神和范围。倘若对本发明的修改属于本发明权利要求
及其等同技术的范围之内，则本发明也意图包含这些改动在内。
权利要求
1.一种时钟相位的校准装置，其特征在于该装置至少包含一初步校正单元，其可产生若干个具有相位间距的输出信号，每一相位间距等于一预定相位角度除以输出信号总数的角度值；一连接于初步校正单元的第一微调校正单元，其利用可编程延迟电路将所述若干输出信号之一延迟一段时间，以调整与该输出信号相关联的反馈信号的相位，使该反馈信号的相位趋近于一参考信号的相位；一连接于第一微调校正单元的相位侦测器，其侦测所述参考信号与所述反馈信号之间的相位差，并且输出一用以指示该参考信号与该反馈信号相位差的指示信号；以及一用以控制初步校正单元和第一微调校正单元的控制单元，其根据所述指示信号将反馈信号的相位校准至参考信号的相位。
2.如权利要求
1所述的时钟相位的校准装置，其特征在于所述初步校正单元至少包含一锁相装置，用以产生若干个倍频信号；一连接于该锁相装置的除频器，用以对所述被频信号作除频，以形成所述若干个输出信号；以及一多工器，其连接于除频器与控制单元，用以从除频器所产生的若干个输出信号中选择一输出信号并根据所述指示信号将该输出信号传送至第一微调校正单元。
3.如权利要求
1所述的时钟相位的校准装置，其特征在于所述初步校正单元对所述反馈信号作初步校正，该反馈信号的相位位于所述相位间距之中，且该经过初步校正的反馈信号作为第一微调校正单元的输入信号。
4.如权利要求
1所述的时钟相位的校准装置，其特征在于所述第一微调校正单元以时间延迟长度的大小作为度量单位，且该时间延迟长度由位于时域的可编程延迟电路产生。
5.如权利要求
4所述的时钟相位的校准装置，其特征在于所述时间延迟长度至少为所述参考信号周期的1/N倍，N为初步校正单元所产生的输出信号的总数。
6.如权利要求
5所述的时钟相位的校准装置，其特征在于所述时间延迟长度至少为所述参考信号周期的1.5/N倍，N为输出信号的总数。
7.如权利要求
5所述的时钟相位的校准装置，其特征在于所述时间延迟长度至少为所述参考信号周期的2.0/N倍，N为输出信号的总数。
8.如权利要求
1所述的时钟相位的校准装置，其特征在于该装置进一步包括连接于第一微调校正单元和相位侦测器的第二微调校正单元，以对来自第一微调校正单元的信号作内插。
9.如权利要求
1所述的时钟相位的校准装置，其特征在于所述若干输出信号之间等相位间距。
10.如权利要求
1所述的时钟相位的校准装置，其特征在于所述若干输出信号之间不等相位间距。
11.如权利要求
1所述的时钟相位的校准装置，其特征在于所述预定相位角度为360度。
12.如权利要求
11所述的时钟相位的校准装置，其特征在于所述若干个输出信号之间的相位间距的总和涵盖所述360度相位角。
13.如权利要求
11所述的时钟相位的校准装置，其特征在于所述若干个输出信号之间的相位间距的总和小于360度。
14.一种控制时钟相位校准的方法，其特征在于该方法至少包含下列步骤形成若干个输出信号，该些输出信号具有若干个相位间距，其中一相位间距等于一预定相位角度除以输出信号总数所得的角度值；延迟处理一输出信号，以调整与该输出信号相关联的一反馈信号的相位至一参考信号的相位；侦测该参考信号与该反馈信号间的相位差，以输出一对应于该相位差的指示信号；以及根据该指示信号将该反馈信号的相位校准至该参考信号的相位。
15.如权利要求
14所述的控制时钟相位校准的方法，其特征在于所述形成若干输出信号的步骤进一步包括逐步增加该反馈信号的相位，以比较该参考信号与该些反馈信号两者之间的相位。
16.如权利要求
15所述的控制时钟相位校准的方法，其特征在于所述利用若干个相位间距来逐步增加该反馈信号的相位的步骤，进一步包括记录该参考信号与该些反馈信号两者间相位的比较结果。
17.如权利要求
16所述的控制时钟相位校准的方法，其特征在于当该参考信号与该反馈信号两者间的相位比较结果由领先状态改变为滞后状态或是由领先状态改变为锁定状态时，选择这些变化状态下位于若干相位间距中的该反馈信号，以传送该反馈信号至该第一微调校正单元中。
18.如权利要求
17所述的控制时钟相位校准的方法，其特征在于该方法进一步包括以该相位间距减少该反馈信号的相位，以选择由滞后状态改变为领先状态或是由滞后状态改变为锁定状态的反馈信号，并且将该反馈信号传送至该第一微调校正单元中。
19.如权利要求
14所述的控制时钟相位校准的方法，其特征在于在延迟处理输出信号的步骤中，当该反馈信号的相位领先该参考信号的相位时，将一时间延迟长度加入至该反馈信号，使该反馈信号趋近于该参考信号。
20.如权利要求
14所述的控制时钟相位校准的方法，其特征在于在延迟处理输出信号的步骤中，当该反馈信号的相位滞后该参考信号的相位时，将该反馈信号减少一时间延迟长度，使该反馈信号趋近于该参考信号。
21.如权利要求
14所述的控制时钟相位校准的方法，其特征在于在延迟处理输出信号的步骤中，当该反馈信号的相位与该参考信号的相位为锁定状态时，使该反馈信号的相位维持不变。
22.如权利要求
19所述的控制时钟相位校准的方法，其特征在于当加入该反馈信号的时间延迟长度大于一设定值时，持续追踪该反馈信号与该参考信号之间的校准状态。
23.如权利要求
19所述的控制时钟相位校准的方法，其特征在于当加入该反馈信号的时间延迟长度小于一设定值时，将该反馈信号的相位减去该预定相位角度。
24.如权利要求
23所述的控制时钟相位校准的方法，其特征在于在减去将该反馈信号的相位该预定相位角度的步骤后，该反馈信号领先该参考信号。
25.如权利要求
14所述的控制时钟相位校准的方法，其特征在于在该反馈信号的相位校准至该参考信号的相位后，持续追踪该反馈信号与该参考信号间的校准状态。
26.如权利要求
25所述的控制时钟相位校准的方法，其特征在于当该反馈信号的相位领先该参考信号的相位，将一时间延迟长度加入至该反馈信号，使该反馈信号趋近于该参考信号。
27.如权利要求
25所述的控制时钟相位校准的方法，其特征在于在延迟处理该输出信号的步骤中，当该反馈信号的相位滞后该参考信号的相位时，将该反馈信号的相位减去时间延迟长度。
28.如权利要求
25所述的控制时钟相位校准的方法，其特征在于在延迟处理该输出信号的步骤中，当该反馈信号的相位与该参考信号的相位为锁定状态，维持该反馈信号的相位不变。
专利摘要
本发明提供一种应用于时钟源同步机制中的利用相位域和时域混合控制时钟相位校准的装置及其校准方法，该装置主要包括初步校正单元、第一微调校正单元、相位侦测器以及控制单元。初步校正单元在相位域形成若干个设有相位间距的输出信号。第一微调校正单元在时域中将一输出信号延迟一段时间，使第一微调校正单元根据其所接收的输出信号而产生的一反馈信号的相位趋近于一参考信号的相位。相位侦测器侦测该参考信号与该反馈信号之间的相位差，并输出一对应于该相位差的指示信号。控制单元控制初步校正单元与第一微调校正单元，通过该指示信号使得反馈信号的相位校准至参考信号的相位。
文档编号H03L7/06GK1996760SQ200610002551
公开日2007年7月11日 申请日期2006年1月6日
发明者赵梓翔, 刘佳荣 申请人:矽统科技股份有限公司导出引文BiBTeX, EndNote, RefMan