专利名称：数字频率自动调节电路的制作方法
技术领域：
本发明是关于能应用于数字视频信号处理装置的频率自动调节电路，特别是关于采用相位同步电路而在不需要产生另外的比较振荡频率的情况下亦能产生与水平同步信号相同步的频率信号的数字频率自动调节电路。
通常，磁带录象机是将载波彩色信号变换成低频段频率而记录在磁带上的。为将载波彩色信号变换成为低频段频率而要求有与水平同步信号同相位的低频段载波频率。大致上此低频段载波频率相对于水平同步信号频率fH在VHS方式的情况下为40fH(＝629KHz)，而在8mm方式情况下为47.25fH(＝743KHz)。因此，频率自动调节电路就必须使得产生每一行(扫描行)准确地具有47.25周期(8mm方式)或40周期(VHS方式)的低频段载波频率。
在模拟视频信号处理装置中产生与水平同步信号相同步的低频段载波频率的电路是利用相位同步电路组成，如
图1中所示那样。在图1中，水平同步分离单元10由输入的辉度信号中分离出水平同步信号HD，输出给相位比较器20。相位比较器20产生直流控制电压DC，输出至电压控制振荡器(后面称之为压控振荡器)30。
压控振荡器30产生信号F1并输出至第一分频电路40。第一分频电路40将信号F1进行1/4分频，产生低频段载波信号F2。第二分频电路50对信号F2作1/40分频以产生信号F3。相位比较器20根据信号F3与水平同步信号HD之间的相位比较来产生直流控制电压DC。
现根据由图1所组成的装置的操作作为VHS电路例子予以说明。
在当将彩色视频信号的辉度信号输入到水平同步分离单元10时，水平同步分离单元10即从该辉度信号分离出水平同步信号HD，将其输出至相位比较器20。
相位比较器20将对由水平同步分离单元10所提供的水平同步信号HD的相位与由第二分频电路50所提供的信号F3的相位进行比较，产生对应于其相位差的直流控制电压DC。直流控制电压DC被加到压控振荡器30以调节振荡频率。
操作开始时，压控振荡器30产生频率为160fH的信号F1，第一分频电路40产生频率为40fH的信号F2，以及第二分频电路50产生频率为fH的信号F3。但是，由于信号F3和水平同步信号HD的相位差对应于所产生的直流控制电压DC，由压控振荡器30所产生的信号F1的频率可以改变，因而相应地信号F2、F3的频率也能分别地改变。
在压控振荡器30随直流控制电压DC的大小产生频率可改变的信号F1时，第一分频电路40就因为加有信号F1而产生与水平同步信号HD相同步的信号F2。而第二分频电路50输入信号F2后产生与水平同步信号HD相同步的信号F3。第一分频电路40产生的信号F2被送往载波变换器(图中未示出)，被用作与水平同步信号HD同相位的低频段载波信号。
在这种模拟电路的情况下，利用压控振荡器30产生高频率振荡信号，再将此振荡信号变换成低频信号来获得所希望频率的信号。但是在数字电路中存在有难以适用上述方式的问题。换言之，在数字电路中难以利用压控振荡器30，而且产生高频率的信号也很困难。尤其是近年来磁带录象机的信号处理方式正在由模拟方式向数字方式转换。另外，如在记录彩色信号的数字电路中照样采用原有的模拟方式中所使用的低频段载波频率产生算法，则会出现电路规模过大的问题。
因此，本发明的目的就在于要解决上述所存在的问题，提供用数字方式进行频率自动控制信号处理的频率自动控制电路。
为实现上述目的所提供的数字频率自动控制电路包括有为产生与数字水平同步信号同步的载波，用来计算对应当前扫描行的数字水平同步信号误差值和先前扫描行的相位值的二相邻扫描行间的相位差值并加以输出的相位差运算单元；由相位差运算单元输入相位差值，对已存储的相位差累加值进行累加，并将由累加后新得到的相位差累加值输出的相位差累加单元；产生基本振荡步距数据，对所述基本振荡步距数据按相位累加单元所得相位累加值所产生的矫正步距数据加以矫正以产生经过矫正的振荡步距数据的振荡步距矫正单元；输入以该经过矫正的振荡步距数据，使已被存储的相位值增加所述经矫正的振荡步距数据值，以产生针对当前扫描行的载波相位值并提供给所述相位差运算单元的相位值产生单元；和产生具有与相位产生单元所产生的各相位值相对应频率的载波的载波产生单元。
对所列附图的简单说明图1为采用现有的相位同步电路的频率自动控制电路的结构方框图；图2为本发明数字频率自动控制电路的结构方框图；和图3为说明检测数字水平同步信号中误差的产生的信号波形图。
图中的标号分别表示10—水平同步信号分离单元；30—压控振荡器；40，50—分频电路；100—相位差运算单元；101，104—相位矫正器；200—相位差累加单元；102、103、107、402—相位存储器；105—移相器；106、201、303、401—运算器；300—振荡步距矫正单元；301—矫正步距发生器；302—基本步距发生器；400—相位值产生单元；和500—载波产生单元。
下面根据附图2和图3A-E对本发明的实施例予以详细说明。
为将彩色载波信号变换到低频段，必须使所需的低频段载波频率与水平同步信号在相位上同步。亦即，在采用47.25fH的低频段载波频率的8mm方式情况下，此低频载波频率的信号相对于每一行(频率)必须准确地产生47.25个，而在采用40fH低频段载波频率的VHS方式情况下，此低频段载波频率的信号则相对每行必须准确地产生40个。因此，只要能求出任一行及其后一行同一位置上检测到的低频段载波信号的相位值之差，就能检测出相位误差的大小，而利用此检测出的相位误差值来调整此后低频段载波信号的振荡产生过程，就能够产生接近于理想值频率的低频段载波信号。
另一方面，在将模拟信号变换为数字信号(离散信号)中需要进行采样，在按照规定频率的采样时钟进行采样的过程中，各采样值之间的值是被忽略掉的。这在一般的图象数据中不会产生什么问题，但是在作为图象数据处理的基准信号的同步信号的采样过程中，则具有至关重要的地位。尤其是，因为产生载波的频率自动控制电路对即使一个时钟水平同步信号的误差也会极敏感地动作，在产生实际模拟水平同步信号的时刻与对模拟水平同步信号进行采样以得到数字水平同步信号的时刻之间的误差就成为很重要的信息。
因此，如果频率自动控制电路忽略这样的误差值而仅以此数字水平同步信号作为数据处理时的基准信号，就会因无法避免由此而产生的误差而不能正确地实现电路操作，从而使其性能上遭受很坏的影响。考虑到这样的数字水平同步信号的误差值的装置如图2所示。
图2为说明按照本发明所希望的一实施例的数字频率自动控制电路的结构的方框图。
在图2中，相位差运算单元100产生数字水平同步信号误差值Herr与被加以相位值产生单元400所得的相位差的误差间的相位差值。相位差累加单元200将当前的相位差值加以直至前一行的相位差累加值，以产生新的相位差累加值。振荡步距矫正单元300产生对应于新的相位差累加值的矫正步距数据，以增加基本振荡步距数据来产生经矫正的振荡步距数据。相位产生单元400被加以经矫正的振荡步距数据，按每一所产生的系统时钟由所存储的相位值产生新的相位值。载波产生单元500设置有查找表，按照由相位值产生单元400所输入的相位值输出正弦(或余弦)波形函数值，以产生多种频率的载波。
在说明图2装置的操作之前，根据图3A至3E来说明被加给相位差运算单元100的数字水平同步信号误差值Herr。
图3A表示辉度信号Y，图3B示出了辉度信号Y中的水平同步信号H-sync的放大图形。
图3C中所示的采样时钟在与水平同步信号的分离基准值SL准确地相符时，如图3E中所示那样，能得到理想的模拟水平同步信号H sync1，但由于使采样时钟与分离基准值SL准确地相符合很困难，经采样实际上得到的图3D的数字水平同步信号H sync2如图2B中所示，相对模拟水平同步信号具有大约±0.5时钟左右的误差值Herr。若假定水平同步信号H-SYNC的倾斜部分是线性的，则该数字水平同步信号误差值Herr就可用其前后的两个采样数据S1、S2来求得水平同步信号分离基准值SL。由于采样之间的差值S1－S2相当于一个周期T，水平同步信号分离基准值SL和采样数据S2之差SL－S2与数字水平同步信号差值Herr成比例。因此，由TS1－S2＝HerrSL－S2，得到Herr＝[(SL—S2)/(S1－S2)]×T。
再对图2进行说明，在将当前扫描行的数字水平同步信号值Herr及相位值产生单元400所产生的相位值加到相位差运算单元100时，第一相位矫正器101将此二输入数据相加，产生对模拟水平同步信号进行采样得到数字水平同步信号时所产生的相位误差加以矫正的相位值，并予以输出。
第一相位矫正器101的输出被送到第一相位存储器102。第一相位存储器102和第二相位存储器103均为输入数据的锁存装置，将与对照图3D所说明的数字水平同步信号H sync2相对应的输入数加以锁存。因而，第一相位存储器102存放对应于当前所施加的数字水平同步信号H sync2的补偿相位值，而第二相位存贮器103则存放对应于由第一相位存储器102所施加的一行前的数字水平同步信号的补偿相位值。这样的相位存储器102、103可简单地采用锁存器的设计。
由第二相位存贮器103所输出的一行前的矫正相位值被输入到第二相位矫正器104。第二相位矫正器104为消除行间的相位延迟，将前行的相位值加以被延迟的相位值K后输出。
在8mm方式的情况下，理想的低频段载波具有每行(1H)1/4周期(＝90°)的相位差。因而，每隔4行就成为同相值。在VHS方式的情况下，低频段载波信号行间的相位差为0。在8mm方式情况下，因第二相位矫正器104消除了行间的相位延迟(90°)，在所输入的一行前的矫正相位值上加以所延迟的相位值K，亦即2n/4，再将此经过行间相位延迟矫正的一行前的相位值输出给相移器105。这里，n为后述的查找表的地址位数。
相移器105为便于计算由第二相位矫正器104输出的相位值与由第一相位存储器102加入的相位值之差使之进行位移。例如，在此二相位值存在于地址的两端时，此相移器105就使二相位值位移到容易进行比较的中央部分。第一运算器106对所送来的经过这样处理的二行相位值进行减法运算，产生作为此二相位之差的相位差值。此相位差值被存储进第三相位存储器107，再予输出。
相位差累加单元200设置有连接到第三相位存储器107的输出端的第二运算器201，和存放此第二运算器201的输出、并将所存储的数据提供给此第二运算器201的第四相位存储器202。第二运算器201将由第三相位存储器107所送来的相位差值加到由第四相位存储器202所输出的直至一行前的相位差累加值，以计算出新的相位差累加值。由此计算所得的新相位差累加值被存入第四相位存储器202。亦即，第四相位存储器202中存放有在被施加下一扫描行的新相位累加值之际所输入的相位差累加值。
振荡步距矫正单元300设置有被施加以由第四相位存储器202来的相位差累加值以产生矫正步距数据的矫正步距发生器301，产生基本振荡步距数据的基本步距发生器302和将此二个步距发生器301、302的输出相加的第三运算器303。在将第四相位存储器202输出的相位差累加值施加给矫正步距发生器301时，矫正步距发生器301按下式产生相当于所输入相位差累加值的步距数据。
矫正步距数据＝[2n/(fs/fH)]×相位误差值×跟踪速度式中，n为查找表的地址位数，fs为采样频率，fH为水平同步信号频率，而跟踪速度则表明使载波相位与水平同步信号一致的程度。此跟踪速度具有0至1间的值，当为0时表示频率自动控制电路为截止状态，当为1时表示频率自动控制电路的跟踪速度为最大。矫正步距发生器301所输出的矫正步距数据被施加给第三运算器303，此时基本步距发生器302所产生的基本振荡步距数据同样地被输入到第三运算器303。基本步距发生器302按下式产生基本振荡步距基本振荡步距＝(2n×foar/fs)其中，foar为低频段载波频率，在8mm方式的情况下为743KHz，而在VHS方式的情况下则为629MHz。第三运算器303将矫正步距数据加到基本振荡步距数据，以生成经过矫正的振荡步距数据输出给相位值产生单元400。
相位值产生单元400设置有根据此经过矫正的振荡步距数据对所施加的相位值进行累加的第四运算器401和存储第四运算器401的输出相位值并将所存储的相位值输出至第四运算器401的第五相位存储器402。在被加以系统时钟(图中未示出)时，第四运算器401使由第五相位存储器402所供给的相位值增加经矫正的振荡步距数据，输出至第五相位存储器402，第五相位存储器402将由第四运算器401所提供的相位值加以锁存。
在每次被施加以系统时钟时即继续这样的操作。第五相位存储器402所锁存的相位值被送至相位差运算单元100的第一相位矫正器101。相位值产生单元400在每一施加的系统时钟时产生的相位值，但第一相位存储器102仅在被施加以水平同步信号H sync2时将相位值产生单元400所提供的数据加以存储。因此，各相位存储器102、103针对各扫描行仅仅存储一个相位值。
另一方面，载波产生单元500将第五相位存储器402输出的相位值附加到内部查找表的地址数据上，产生具有对应于所输入相位值的频率的载波。查找表具有0至2n的地址，这样的地址作为正弦(余弦)波形一个周期的相位值(0-360°)。
如上所述，按本发明的数字频率自动控制电路，因为能够不采用成为系统数字化的制约因素的压控振荡器也能产生与水平同步信号相同步的载波，所以能使数字图象信号处理装置具有适当小规模的、简单且优良的性能。
权利要求
1.用于产生与数字水平同步信号同步的载波数字频率自动控制电路，其特征是其中包含有相位差运算单元，根据针对当前扫描行的数字水平同步信号误差值和前面扫描行的相位值计算相邻二扫描行间的相位差值，并予以输出；相位差累加单元，由所述相位差运算单元输入相位差值，累加到已存储的相位差累加值上，并将新得到的相位累加值输出；振荡步距矫正单元，产生基本振荡步距数据，对所述基本振荡步距数据按所述相位差累加单元所得的相位差累加值所产生的矫正步距数据加以矫正，以产生经过矫正的振荡步距数据；相位值产生单元，输入所述经过矫正的振荡步距数据，使已存储的相位值增加所述经过矫正的振荡步距数据值，以产生针对当前扫描行产生载波的多个相位值，提供给所述相位差运算单元；和载波产生单元，产生具有与所述相位值产生单元所产生的各相位值的频率的载波。
2.如权利要求1中所述的数字频率自动控制电路，其特征是所述相位差运算单元包含有第一相位矫正器，将数字水平同步信号误差值与所述相位值产生单元所供给的相位值相加，对由对模拟水平同步信号进行采样取得数字水平同步信号时所产生的相位误差加以矫正以产生经矫正的相位加以输出；第一相位存储器，按照数字水平同步信号对由第一相位矫正器输出的经矫正的相位值加以锁存；第二相位存储器，被供给以由第一相位存储器所输出的经矫正的相位值，按照数字水平同步信号将一扫描行以前的经矫正的相位值加以锁存；和第一运算器，将所述第二相位存储器所提供的经矫正的相位值与所述第一相位存储器所提供的经矫正的相位值相加，以产生所述相位差值。
3.如权利要求2所述的数字频率自动控制电路，其特征是所述相位差运算单元还包含有第二相位矫正器，将扫描行间的相位延迟值加到第二相位存储器所施加的一扫描行以前的相位值以产生进行了扫描行间相位差矫正的相位值，并将其输出给所述第一运算器。
4.如权利要求3所述的数字频率自动控制电路，其特征是所述第二相位矫正器，在8mm方式的情况下，将前一扫描行的相位值加以90°的相位延迟值，以产生经矫正的相位值。
5.如权利要求3所述的数字频率自动控制电路，其特征是所述第二相位矫正器，在VHS方式的情况下，将一扫描行前的相位值加以0°的相位延迟值，以产生经矫正的相位值。
6.如权利要求1所述的数字频率自动控制电路，其特征是所述相位差累加单元包含有第二运算单元，将相位差运算单元所输出的相位差值加到直至一行前的相位差累加值，以产生新的相位差累加值；和第四存储器，被连接来将所存储的直至一行前的相位累加值提供给所述第二运算器，存储并输出由所述第二运算器所产生的新的相位差累加值。
7.如权利要求1所述的数字频率自动控制电路，其特征是所述振荡步距矫正单元包含有矫正步距发生器，产生与所述相位差累加单元所输出的相位差累加值相应的矫正步距数据；基本步距发生器，产生具有基本振荡步距数据；和第三运算器，将所述基本步距发生器所产生的基本振荡步距数据加以矫正步距发生器所产生的矫正步距数据，以产生被加给所述相位值产生单元的经过矫正的振荡步距数据。
8.如权利要求7所述的数字频率自动控制电路，其特征是所述矫正步距数据按下式计算矫正步距数据＝[2n/(fs/fH)]×相位误差值×跟踪速度式中，n为被输入到所述载波发生单元的数据位数，fs为采样频率，fH为水平同步信号频率，而跟踪速度则为使得载波相位与水平同步信号相一致的程度，此跟踪速度具有0与1之间的值。
9.如权利要求7所述的数字频率自动控制电路，其特征是所述基本振荡步距数据按下式计算基本振荡步距数据＝(2n×foar/fs)式中，n为输入到所述载波发生单元的数据位数，foar为低频段载波频率，而fs为采样频率。
10.如权利要求1所述的数字频率自动控制电路，其特征是所述相位值产生单元包含有第四运算器，在加以系统时钟时将所反馈的相位值增加由所述振荡步距矫正单元所提供的经矫正的振荡步距数据并予以输出；和第五相位存储器，按照将所存储的相位值提供到所述第四运算器，将所述第四运算器所输出的相位值按系统时钟进行锁存。
11.如权利要求1所述的数字频率自动控制电路，其特征是所述载波产生电路设置有查找表，以所述相位值产生单元所加入的相位值作为地址数据，产生具有与其相应的频率的载波。
全文摘要
一种数字频率自动控制装置，其中相位差运算单元产生现扫描行的矫正相位值与对先前的扫描行矫正的相位值间的相位差值；相位差累加单元将相位差累加值输出；振荡步距矫正单元产生对应于新相位差累加值的矫正步距数据，将之加到基准振荡步距数据以产生经矫正的振荡步距数据；相位值产生单元使当前所存储的相位值在每次输入系统时钟时增加经矫正的振荡步距数据，并予以存储和输出；载波产生单元产生与相位值相对应的频率载波。
文档编号H03L7/091GK1117248SQ9510403
公开日1996年2月21日 申请日期1995年3月11日 优先权日1994年3月11日
发明者金民镐 申请人:三星电子株式会社