Adc的自适应滤波数字校准电路和方法
【技术领域】
[0001]本发明涉及一种半导体集成电路制造领域，特别是涉及一种ADC的自适应滤波数 字校准电路；本发明还涉及一种ADC的自适应滤波数字校准方法。
【背景技术】
[0002]ADC主要的误差来源包括比较器偏移（Offset)，电容失配（Mismatch)，增益误差(Gainerror)等，其中制造带来的DAC电容失配，是不可能避免的，由其引起的ADC输出特 性曲线非线性变化，对ADC的性能影响最大。传统的模拟改善方式有采用大电容单元，但带 来面积，功耗的开销。或是采用小电容阵列来代替大电容阵列，来改善ADC的线性特性，但 这种方式会增加控制难度，降低ADC速度。采用自适应滤波算法的数字校准方式，正在成为 校准电容失配的主流技术。现有自适应滤波算法中一般通过将ADC的输出信号和另一高精 度的ADC输出信号进行比较得到误差值，根据误差值对权重进行修正，重复运算最后使得 ADC的输出信号得到校准。
【发明内容】
[0003]本发明所要解决的技术问题是提供一种ADC的自适应滤波数字校准电路，能提高 自适应滤波运算速度以及精度，且具有友好的接口协议，方便嵌入到现有各种ADC逻辑电 路中。为此，本发明还提供一种ADC的自适应滤波数字校准方法。
[0004] 为解决上述技术问题，本发明提供的ADC的自适应滤波数字校准电路包括：控制 模块，多个定点加法器，定点乘法器；所述控制模块包括：有限状态机，移位寄存器，寄存器 阵列。
[0005] 多个所述定点加法器用于实现并行加法运算，各所述定点加法器都分别包括3个 输入端和2个输出端，3个输入端分别输入加数、被加数和数据编码指示信号，1个输出端输 出数据溢出指示信号，另1个输出端输出加法运算结果，所述数据编码指示信号由所述有 限状态机提供并包括4位，所述加数和所述被加数分别在所述数据编码指示信号的2位信 号的控制下进行格式变化、所述定点加法器对格式变化后的所述加数和所述被加数进行加 法运算。
[0006] 所述控制模块控制整个所述自适应滤波数字校准电路的工作状态并控制完成全 部校准算法运算操作，校准算法运算操作步骤包括：
[0007] 步骤一、所述控制模块控制从所述外部ADC获取第一个原始二进制值，在校准使 能信号为使能状态时，接着获取第二个原始二进制值，之后进行步骤二；在校准使能信号为 非使能状态时，所述控制模块控制获取第一个原始二进制值后直接进入步骤四。
[0008] 步骤二、根据权重和扰动信号计算误差值，并根据误差值进行权重更新和扰动信 号更新运算，完成更新运算后，判断是否已经过M次更新运算，M大于1 ;如果已经经过M次 更新运算，则判断误差值是否小于2LSB，如果误差值小于2LSB则进入增益校准运算并以更 新后的权重为最优权重，否则直接停止运算并在所述控制模块的error端口输出一个周期 的高脉冲；如果更新运算次数小于M，则重新进行步骤一。
[0009] 步骤三、增益校准运算，首先计算最优权重和，之后进行增益修正运算，不断调整 ADC输出特性曲线增益系数，一直到增益误差小于2LSB，之后进入步骤四。
[0010] 步骤四、进行最后结果运算，最后结果运算为采样最优权重对所述第一个原始二 进制值的各位进行带权重相加，获得求和值后乘以增益系数，最后结果运算之后从所述控 制模块的bincode端口给出数据结果，并从eoc端口输出一个周期的高脉冲信号。
[0011] 进一步的改进是，步骤二中所述误差值的计算公式为：
【主权项】
1. 一种ADC的自适应滤波数字校准电路，其特征在于，自适应滤波数字校准电路包括： 控制模块，多个定点加法器，定点乘法器；所述控制模块包括：有限状态机，移位寄存器，寄 存器阵列； 多个所述定点加法器用于实现并行加法运算，各所述定点加法器都分别包括3个输入 端和2个输出端，3个输入端分别输入加数、被加数和数据编码指示信号，1个输出端输出数 据溢出指示信号，另1个输出端输出加法运算结果，所述数据编码指示信号由所述有限状 态机提供并包括4位，所述加数和所述被加数分别在所述数据编码指示信号的2位信号的 控制下进行格式变化、所述定点加法器对格式变化后的所述加数和所述被加数进行加法运 算； 所述控制模块控制整个所述自适应滤波数字校准电路的工作状态并控制完成全部校 准算法运算操作，校准算法运算操作步骤包括： 步骤一、所述控制模块控制从所述外部ADC获取第一个原始二进制值，在校准使能信 号为使能状态时，接着获取第二个原始二进制值，之后进行步骤二；在校准使能信号为非使 能状态时，所述控制模块控制获取第一个原始二进制值后直接进入步骤四； 步骤二、根据权重和扰动信号计算误差值，并根据误差值进行权重更新和扰动信号更 新运算，完成更新运算后，判断是否已经过M次更新运算，M大于1 ;如果已经经过M次更新 运算，则判断误差值是否小于2LSB，如果误差值小于2LSB则进入增益校准运算并以更新后 的权重为最优权重，否则直接停止运算并在所述控制模块的error端口输出一个周期的高 脉冲；如果更新运算次数小于M，则重新进行步骤一； 步骤三、增益校准运算，首先计算最优权重和，之后进行增益修正运算，不断调整ADC 输出特性曲线增益系数，一直到增益误差小于2LSB，之后进入步骤四； 步骤四、进行最后结果运算，最后结果运算为采样最优权重对所述第一个原始二进制 值的各位进行带权重相加，获得求和值后乘以增益系数，最后结果运算之后从所述控制模 块的Mncode端口给出数据结果，并从eoc端口输出一个周期的高脉冲信号。
2. 如权利要求1所述的ADC的自适应滤波数字校准电路，其特征在于：步骤二中所述 误差值的计算公式为：
其中[]#表示采用补码表示，error表示误差值，k表示所述第一个原始二进制值和所 述第二个原始二进制值的位数，bi+表示所述第一个原始二进制值的第i位的值，M-表示 所述第二个原始二进制值的第i位的值；Wi表示所述第一个原始二进制值的第i位所对应 的权重值，所述第一个原始二进制值和所述第二个原始二进制值的第i位所对应的权重值 相同，diff表不扰动信号的值； 所述误差值的计算中的加法运算采用多个所述定点加法器进行并行运算得到，加法运 算中操作数为Wi时所对应的两位所述数据编码指示信号值为{bi+，bi-}，加法运算中操作 数为diff时所对应的两位所述数据编码指示信号值为01 ; 通过所述移位寄存器进行左移一位操作来实现乘2。
3. 如权利要求2所述的ADC的自适应滤波数字校准电路，其特征在于：步骤二中所述 权重更新公式为： [wi(n+1)]补=[wi(n)]补 +UX [-(bi.-V) Xerror(n)]补； Wi (η)表示所述第一个原始二进制值的第i位所对应的第η次更新前的权重值， error (η)表示第η次更新前的误差值，Wi (η+1)表示所述第一个原始二进制值的第i位所 对应的第η次更新后的权重值，所述权重更新公式适用于i的取值为0到k-Ι的权重，Wk为 最高位权重值，Wk初始值为固定值且更新时不改变，i的取值为0到k-Ι的权重Wi的初始 值的都为〇 ;U为收敛因子；所述权重更新运算中操作数为error (η)时所对应的两位所述 数据编码指示信号值为{bi-，bi+}，操作数为Wi (η)时所对应的两位所述数据编码指示信 号值为10 ; 步骤二中所述扰动信号更新公式为： [diff(n+1)]补=[diff(n)]补 +U X [error(η)]补； diff(n)表示第η次更新前的所述扰动信号值，diff(n+l)表示第η次更新后的所述扰 动信号值；所述扰动信号更新中加数和被加数的两位所述数据编码指示信号值为10。
4. 如权利要求1或2所述的ADC的自适应滤波数字校准电路，其特征在于：步骤三的 所述增益校准运算的计算最优权重和的公式为：
Wiopt表示所述第一个原始二进制值的第i位所对应的最优权重值，k表示所述第一个 原始二进制值和所述第二个原始二进制值的位数，sum_Wquant表示最优权重和。
5. 如权利要求4所述的ADC的自适应滤波数字校准电路，其特征在于：步骤三中的所 述增益校准运算的增益修正运算包括如下分步骤： 步骤31、在所述控制模块的控制下由所述定点乘法器完成如下求积运算： sum-temp = slope X sum-Wquant; slope表示增益修正系数，sum_temp表示增益修正系数带权重积； 步骤32、在所述控制模块的控制下由一个所述定点加法器完成如下增益修正误差计 算： [slope一err]补=16383+[-sum一temp]补； slope_err表示增益修正误差；操作数为sum_temp时所对应的两位所述数据编码指示 信号值为01 ;如果计算所得的sl〇pe_err小于2LSB说明已经找到增益修正系数，直接进入 步骤四，否则进入步骤33 ; 步骤33、更新增益修正系数，采用如下公式进行更新： [slope(m+l)]补=[slope(m)]补+[slope_err(m)X0.5]补 X2.44X