具有带冗余位的非二进制电容阵列的模数转换器及芯片的制作方法
【技术领域】
[0001]本发明涉及模拟或数模混合集成电路技术领域，特别是涉及一种带冗余位的非二进制电容阵列、以及利用带冗余位的非二进制电容阵列来实现的模数转换器和集成芯片。
【背景技术】
[0002]近年来，随着CMOS集成电路工艺水平的不断提高，对逐次逼近型模数转换器的研究也随之深入。但对于传统结构逐次逼近型模数转换器电容阵列中电容的设计，通常还是采用二进制递增的方式，这种设计方式的优点是重构比较简单，比较器的输出结果即为模数转换器的最终结果。
[0003]在实际应用中，往往会将模数转换器封装制成集成芯片，而在集成芯片的生产过程中，需要对整个电路的版图进行设计。由于现有的逐次逼近型模数转换器电容阵列采用的是二进制递增的方式，也即是以2的幂次方递增的方式进行严格的有序电容排布设计，这种设计方案的不足之处在于，在后期的芯片版图设计过程中，鉴于电容阵列的设计相对固定，整个电路的工作速度和版图面积不能进行灵活的折中设计，也不能根据实际情况，在版图设计中进行灵活的变化，从而不能适应对逐次逼近型模数转换器高速低功耗的要求。
[0004]所以，如何对现有模数转换器中的电容阵列进行改进以使其适应高精度和低功耗的工艺要求就成了本领域技术人员所亟待解决的问题。
【发明内容】
[0005]鉴于以上所述现有技术的缺点，本发明的目的在于提供一种具有带冗余位的非二进制电容阵列的模数转换器及芯片，用于解决现有逐次逼近型模数转换器技术中电容阵列的设计相对固定，在实际的芯片版图设计时，整个电路的工作速度和版图面积不能进行灵活的折中设计，也不能根据实际情况，在版图设计中进行灵活的变化，不能适应对逐次逼近型模数转换器高速低功耗的要求的问题。
[0006]为实现上述目的及其他相关目的，本发明提供以下技术方案:
[0007]方案一
[0008]一种带冗余位的非二进制电容阵列，用于对模拟信号进行采样，其中，所述非二进制电容阵列至少包括一共模电压端、模拟信号输入端、及至少一个冗余位电容和多个电容，所述至少一个冗余位电容和多个电容中的每个电容均并联设置于共模电压端和模拟信号输入端之间，并以最高位到最低位/最低位到最高位的顺序对设置于所述共模电压端和模拟信号输入端之间的所有电容进行依次标记，且最低位电容至任一位电容所对应的容值总和必须大于等于与所述任一位电容相邻的高一位电容所对应的电容容值,并设定所述至少一个冗余位电容和多个电容中的每个电容的容值与单位电容的容值之比为正整数。
[0009]作为上述带冗余位的非二进制电容阵列的优选方案，每个所述冗余位电容的容值大于等于其他所述多个电容中的最小电容值，且小于等于其他所述多个电容中的最大电容值。
[0010]作为上述带冗余位的非二进制电容阵列的优选方案，所述至少一个冗余位电容的个数小于所述多个电容的个数。
[0011]作为上述带冗余位的非二进制电容阵列及其优选方案的进一步优化，所述至少一个冗余电容在进行模拟信号采样时两端分别连接所述共模电压端，且所述多个电容中的每个电容在进行模拟信号采样时两端分别对应连接于所述共模电压端和模拟信号输入端。
[0012]作为上述带冗余位的非二进制电容阵列及其优选方案的进一步优化，所述至少一个冗余电容和多个电容中的每个电容在进行模拟信号采样时两端依次对应连接于所述共模电压端和模拟信号输入端。
[0013]方案二
[0014]本发明还将上述方案一中的技术方案应用到模数转换器中，从而得到一种带冗余位的非二进制逐次逼近型模数转换器，至少包括:逐次逼近开关；如方案一及其优选方案中任一带冗余位的非二进制电容阵列，用于对模拟信号进行采样并得到对应的采样信号；比较器，输入端连接所述非二进制电容阵列，输出端通过所述逐次逼近开关连接所述共模电压端，所述比较器用于对所述非二进制电容阵列所输出的采样信号进行逐次逼近比较，并予以输出二进制的数字信号；重构模块，输入端连接所述比较器的输出端，用于对所述数字信号进行加法重构并予以输出二进制的数字转换信号；溢出判断模块，输入端连接于所述重构模块的输出端，用于对所述重构模块所输出的的数字转换信号进行高位溢出判断和低位溢出判断后予以修正输出。
[0015]作为上述方案二的优选方案，所述重构模块具体为全加器。
[0016]方案三
[0017]本发明还可以将上述方案一和方案二的技术方案应用到集成芯片中，即将所述带冗余位的非二进制电容阵列应用到模数转换芯片中，或者将所述带冗余位的非二进制逐次逼近型模数转换器制成集成芯片。
[0018]综合上述技术方案来看，本发明相对于现有技术具有以下有益效果:
[0019]1、本发明中，可以在CDAC电容的设计中，根据实际情况，灵活的设计每一位数字码所对应的电容的容值,实现速度、功耗和面积的最优组合。
[0020]2、本发明中，每一组电容的容值都可以灵活设计，因此减小了后端版图设计的难度，可以根据版图的具体布局需要，结合工艺所提供电容的具体形状，灵活的放置各个电容。
[0021]3、本发明中，溢出判断模块的存在，可以有效的避免上限和下限两种溢出所带来的非单调问题，提高了设计的可靠性。
[0022]4、本发明中，重构算法的提出，揭示了逐次逼近型模数转换器工作原理的普遍规律，对于深入理解此类模数转换器的工作原理和进一步研究此类模数转换器校正算法，都有很大帮助。
【附图说明】
[0023]图1为逐次逼近型模数转换器原理图；
[0024]图2为无冗余位二进制逐次逼近型模数转换器CDAC原理图；
[0025]图3为带冗余位二进制逐次逼近型模数转换器CDAC原理图；
[0026]图4为带冗余位二进制逐次逼近型模数转换器重构算法示意图；
[0027]图5为带冗余位非二进制逐次逼近型模数转换器重构算法示意图；
[0028]图6为重构单元REBUILDER原理图；
[0029]图7为溢出判断前后的传输曲线对比图；
[0030]图8为溢出判断模块OVERFLOW DETECT原理图；
[0031]图9为一种带冗余位的非二进制电容阵列CDAC在实例二中的原理图；
[0032]图10为一种带冗余位的非二进制电容阵列CDAC在实例三中的原理图；
[0033]图11为一种带冗余位非二进制逐次逼近型模数转换器的原理图。
[0034]附图标号说明
[0035]10带冗余位的非二进制电容阵列
[0036]20比较器
[0037]30逐次逼近开关
[0038]40重构模块
[0039]50溢出判断模块
【具体实施方式】
[0040]以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的【具体实施方式】加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
[0041]需要说明的是，以下实施例中所提供的图示仅以示意方式