动态元件匹配编码器的制造方法
【技术领域】
[0001] 本发明涉及数模转换电路技术领域，特别涉及一种动态元件匹配编码器。
【背景技术】
[0002] 随着信号处理技术和通信技术的不断发展，数字信号和模拟信号之间的接口技术 成为制约数模混合系统的瓶颈。为了满足高速高精度的数据转换要求，数模转换器和模数 转换器需要达到尽可能高的速度和精度。在现代高速数模转换器中，电流型数模转换器成 为广大工程师的首选结构，因为它可以直接驱动阻性负载，并且具有较快的工作速度。
[0003] 常见的电流型数模转换器结构如附图1所示，主要包括以下几个部分：输入数字 信号译码和缓冲模块、电流源开关阵列。其中，译码缓冲模块用于将输入的二进制数字信号 进行编码和再处理，得到的输出作为电流源开关阵列中开关的控制信号。电流源开关阵列 中包括多个电流源开关单元，每个电流源开关单元包括电流源和开关，开关在控制信号的 作用下将电流源输出的电流送往数模转换器的正输出端或负输出端。数模转换器的正输出 端和负输出端中的任意一个输出都可以作为数模转换器的输出，也可以使用这两个输出端 的差值作为数模转换器的输出。
[0004] 在电流型数模转换器工作过程中，由于信号不完全同步、控制信号直接耦合等非 理想因素的存在，当输入的数字码变化时，其模拟输出信号在幅度变化过程中存在与输入 数字信号相关的毛刺。这些毛刺中包含与输入相关的大量高次谐波分量，带来严重的非线 性失真，这也成为限制数模转换器性能的瓶颈因素之一。
[0005] 目前出现的一种通过控制信号去进行相关操作的动态元件匹配（Dynamic ElementMatching，DEM)方法可以有效地减少开关切换的毛刺带来的非线性失真。通过引 入DEM编码器，在不改变DAC(DigitaltoAnalogConverter，数模转换器）全部输出支路 电流之和的前提下，改变开关控制信号和各电流输出支路之间的对应关系，将原先的固定 对应改变为随机对应，使得每一个电流输出支路的控制信号与DAC的输入数字码不相关， 从而将与输入相关的谐波打散为噪声，有效减小开关切换造成的非线性失真。
[0006] 一个DAC的编码器应当满足如下条件：输入为n位二进制数B，0彡B彡2n-l，输出 为2n-l个1-bit数D1,D2，…，D2%，其中有且仅有B个数为1，其余为零。如果这2n-l个输出 中，为1的B个数每次均随机选定，那么这个编码器就是一个理想n位DEM编码器。当DAC 的精度较高，即n较大时，理想DEM编码器的实现复杂度随着精度呈指数增长，并由此带来 了严重的功耗、面积和设计复杂度的问题。
[0007] 为此，Galton等人提出了分段DEM的方法（发表于2008年JSSC上的Dynamic ElementMatchingtoPreventNonlinearDistortionFromPulse-ShapeMismatches inHigh-ResolutionDACs)，可以一定程度减少DEM编码器的复杂度，但是其数学推导和具 体实现仍然比较复杂。Wei-TeLin等人提出了基于"随机位数的循环位移"的动态元件匹 配方法（发表于 2012 年JSSC上的ACompactDynamicPerformancelmprovedCurrent-Ste eringDACWithRandomRotationBasedBinaryWeightedSelection)，通过控制信号平移 随机位数实现编码器的随机化，这种方式实现相对简单，但不是完全的随机编码，因此性能 会受到影响。
【发明内容】
[0008] 本发明旨在至少在一定程度上解决上述相关技术中的技术问题之一。
[0009] 为此，本发明的目的在于提出一种动态元件匹配编码器，其具有结构简单、复杂度 低、随机化程度高的优点。
[0010] 为了实现上述目的，本发明的实施例提出了一种动态元件匹配编码器，包括：输入 模块，提供1个n位二进制数B，其中，B=BnBwB2B1,且0彡2n-l;n级编码器，所述 n级编码器用于对所述二进制数B进行编码，其中，所述n级编码器的每一级包括一个数据 复制器和一个随机选择器，第k级编码器包括1个2-1位数据复制器和1个2H位随机选择 器，其中，所述2-1位数据复制器用于将1个1位二进制数的各位复制得到1个2H位二进 制数输出，所述2k4位随机选择器用于将2个2H位二进制数的各位随机选择并重新组合得 到1个2k位二进制数输出，所述编码器经过n级数据复制和随机选择得到2 "个1位二进制 数输出，其中，k= 1，2,…，n。
[0011] 另外，根据本发明上述实施例的动态元件匹配编码器还可以具有如下附加的技术 特征：
[0012] 在一些示例中，其中，第k级的数据复制器的接收n位二进制数B从低到高的 第k位Bk，输出1个2-1位二进制数，且该2H位二进制数的每一位均等于Bk，其中，k= 1，2,…，n〇
[0013] 在一些示例中，其中，第k级的随机选择器接收第k-1级随机选择器输出的2H位 二进制数和第k级数据复制器输出的2H位二进制数，并将所述第k-1级随机选择器输出 的2H位二进制数和第k级数据复制器输出的2H位二进制数的各位进行随机选择以重新 组合，得到一个2k位输出二进制数，其中，k= 2,
[0014] 在一些示例中，其中，当k= 1时，所述随机选择器的输入为n位二进制数B的最 低位B1和常数0。
[0015] 在一些示例中，其中，所述随机选择器为n位随机选择器，所述n位随机选择器的 输入为2个n位二进制数A、B和1个n位二进制随机数R，输出为1个2n位二进制数P，并 且，所述n位随机选择器的的输入和输出满足如下逻辑关系：
【主权项】
1. 一种动态元件匹配编码器，其特征在于，包括： 输入模块，提供1个η位二进制数B，其中，B = BnBlri…B2B1，且O彡B彡2n-l ; η级编码器，所述η级编码器用于对所述二进制数B进行编码，其中，所述η级编码器的 每一级包括一个数据复制器和一个随机选择器，第k级编码器包括1个2Η位数据复制器 和1个2-1位随机选择器，其中，所述2 η位数据复制器用于将1个1位二进制数的各位复 制得到1个2-1位二进制数输出，所述2 η位随机选择器用于将2个2 η位二进制数的各位 随机选择并重新组合得到1个2k位二进制数输出，所述编码器经过η级数据复制和随机选 择得到2"个1位二进制数输出，其中，k = 1，2,…，η。
2. 根据权利要求1所述的动态元件匹配编码器，其特征在于，其中， 第k级的数据复制器接收η位二进制数B从低到高的第k位Bk，输出1个2Η位二进 制数，且该2H位二进制数的每一位均等于B k，其中，k = 1，2,…，η。
3. 根据权利要求1所述的动态元件匹配编码器，其特征在于，其中， 第k级的随机选择器接收第k-Ι级随机选择器输出的2Η位二进制数和第k级数据复 制器输出的2-1位二进制数，并将所述第k-Ι级随机选择器输出的2 η位二进制数和第k级 数据复制器输出的2-1位二进制数的各位进行随机选择以重新组合，得到一个2 k位输出二 进制数，其中，k = 2,…，η。
4. 根据权利要求3所述的动态元件匹配编码器，其特征在于，其中， 当k = 1时，所述随机选择器的输入为η位二进制数B的最低位B1和常数0。
5. 根据权利要求1所述的动态元件匹配编码器，其特征在于，其中， 所述随机选择器为η位随机选择器，所述η位随机选择器的输入为2个η位二进制数 A、B和1个η位二进制随机数R，输出为1个2η位二进制数Ρ，并且，所述η位随机选择器 的的输入和输出满足如下逻辑关系：
6. 根据权利要求5所述的动态元件匹配编码器，其特征在于，其中， 所述η位随机二进制数R由伪随机数生成器生成。
7. 根据权利要求6所述的动态元件匹配编码器，其特征在于，其特征在于，所述伪随机 数生成器为线性反馈移位寄存器。
【专利摘要】本发明提出一种动态元件匹配编码器，其特征在于，包括：输入模块，提供1个n位二进制数B，其中，B＝BnBn-1…B2B1，且0≤B≤2n-1；n级编码器，n级编码器用于对二进制数B进行编码，其中，n级编码器的每一级包括一个数据复制器和一个随机选择器，第k级编码器包括1个2k-1位数据复制器和1个2k-1位随机选择器，其中，2k-1位数据复制器用于将1个1位二进制数的各位复制得到1个2k-1位二进制数输出，2k-1位随机选择器用于将2个2k-1位二进制数的各位随机选择并重新组合得到1个2k位二进制数输出，编码器经过n级数据复制和随机选择得到2n个1位二进制数输出，其中，k＝1,2,…,n。本发明具有结构简单、复杂度低、随机化程度高优点。
【IPC分类】H03M1-66, H03M1-06
【公开号】CN104852733
【申请号】CN201510250374
【发明人】刘嘉男, 李学清, 杨华中, 汪蕙, 魏琦, 乔飞, 徐震
【申请人】清华大学
【公开日】2015年8月19日
【申请日】2015年5月15日