时间松弛交织的归零动态元件匹配编码器的制造方法
【技术领域】
[0001]本发明涉及数模转换电路技术领域，特别涉及一种时间松弛交织的归零动态元件匹配编码器。
【背景技术】
[0002]随着信号处理技术和通信技术的不断发展，数字信号和模拟信号之间的接口技术成为制约数模混合系统的瓶颈。为了满足高速高精度的数据转换要求，数模转换器和模数转换器需要达到尽可能高的速度和精度。在现代高速数模转换器中，电流型数模转换器成为广大工程师的首选结构，因为它可以直接驱动阻性负载，并且具有较快的工作速度。
[0003]常见的电流型数模转换器结构如附图1所示，主要包括以下几个部分:输入数字信号译码和缓冲模块、电流源开关阵列。其中，译码缓冲模块用于将输入的二进制数字信号进行编码和再处理，得到的输出作为电流源开关阵列中开关的控制信号。电流源开关阵列中包括多个电流源开关单元，每个电流源开关单元包括电流源和开关，开关在控制信号的作用下将电流源输出的电流送往数模转换器的正输出端或负输出端。数模转换器的正输出端和负输出端中的任意一个输出都可以作为数模转换器的输出，也可以使用这两个输出端的差值作为数模转换器的输出。
[0004]在电流型数模转换器工作过程中，由于信号不完全同步、控制信号直接耦合等非理想因素的存在，当输入的数字码变化时，其模拟输出信号在幅度变化过程中存在与输入数字信号相关的毛刺。这些毛刺中包含与输入相关的大量高次谐波分量，带来严重的非线性失真，这也成为限制数模转换器性能的瓶颈因素之一。
[0005]目前出现的一种通过控制信号去进行相关操作的动态元件匹配(DynamicElement Matching，DEM)方法可以有效地减少开关切换的毛刺带来的非线性失真。通过引入DEM编码器，在不改变DAC (Digital to Analog Converter，数模转换器)全部输出支路电流之和的前提下，改变开关控制信号和各电流输出支路之间的对应关系，将原先的固定对应改变为随机对应，使得每一个电流输出支路的控制信号与DAC的输入数字码不相关，从而将与输入相关的谐波打散为噪声，有效减小开关切换造成的非线性失真。
[0006]一个DAC的编码器应当满足如下条件:输入为η位二进制数Β，0<Β< 2n-l，输出为2n-l个Ι-bit数D1, D2,…，D2%，其中有且仅有B个数为1，其余为零。如果这2n-l个输出中，为I的B个数每次均随机选定，那么这个编码器就是一个理想η位DEM编码器。当DAC的精度较高，即η较大时，理想DEM编码器的实现复杂度随着精度呈指数增长，并由此带来了严重的功耗、面积和设计复杂度的问题。
[0007]为此，Galton等人提出了分段DEM的方法(发表于2008年JSSC上的DynamicElement Matching to Prevent NonlinearDistort1n From Pulse-Shape MismatchesinHigh-Resolut1n DACs)，可以一定程度减少DEM编码器的复杂度，但是其数学推导和具体实现仍然比较复杂。We1-Te Lin等人提出了基于“随机位数的循环位移”的动态元件匹配方法(发表于 2012 年 JSSC 上的 A Compact DynamicPerformanceImprovedCurrent-Steering DAC With Random Rotat1nBasedBinaryffeighted Select1n)，通过控制信号平移随机位数实现编码器的随机化，这种方式实现相对简单，但是编码的随机性受到较大限制，并且当编码器位数较高时，仍然具有较复杂的结构。
【发明内容】
[0008]本发明旨在至少在一定程度上解决上述相关技术中的技术问题之一。
[0009]为此，本发明的目的在于提出一种时间松弛交织的归零动态元件匹配编码器，具有结构简单、随机化程度高、动态特性好的优点。
[0010]为了实现上述目的，本发明的实施例提出了一种时间松弛交织的归零动态元件匹配编码器，包括:时钟模块，用于提供时钟信号；输入模块，用于向动态元件匹配编码器输入I个η位二进制数B，其中，B = BnBn^B2B1,且O彡B彡2η_1 ;所述动态元件匹配编码器，用于根据所述时钟信号和所述η位二进制数B生成I个N位二进制数D，其中，D = DnDim-D2D^N = 2ni DADJ-^Dn= B，Dn= O ;伪随机数生成器，用于根据所述时钟信号生成I个N位二进制数R，其中，R = RNRN_r..R2R1，且W…+Rn= N/2 ;N位二选一多路选择器，所述N位二选一多路选择器分别与所述时钟模块、所述动态元件匹配编码器和所述伪随机数生成器相连，用于接收所述R和D，并根据所述R和D生成二进制数P和二进制数Q，其中，P = PnPwP2Pi, Q = QNQN-r**Q2Qi°
[0011]另外，根据本发明上述实施例的时间松弛交织的归零动态元件匹配编码器还可以具有如下附加的技术特征:
[0012]在一些示例中，其中，P = RB-Q = D，或P = D且Q = R。
[0013]在一些示例中，所述伪随机数生成器为线性反馈移位寄存器。
[0014]在一些示例中，所述动态元件匹配编码器为η位动态元件匹配编码器，且去除Dn的η位动态元件匹配编码器构成一个η位随机循环移位二进制编码器，所述η位随机循环移位二进制编码器在接收所述二进制数B后，其第k位Bk通过一个随机循环移位器对应到输出二进制数 D 的连续 2H位 D /"Ds，其中，Bk= D r =…=D s，I < s < r < N-1, r-s+1 =2H，并且不同的Bk对应的Dj (j = 1,2, - ,N-1)互不重复，其中，k= 1，2，...，η。
[0015]在一些示例中，所述η位随机循环移位二进制编码器由多个m位随机循环移位二进制编码器通过结构复用得到，其中，m〈n。
[0016]根据本发明实施例的时间松弛交织的归零动态元件匹配编码器，综合了动态元件匹配和随机归零的优点，在较为简单的结构下保证了编码的随机化程度和动态特性，并通过结构复用进一步降低了编码器的复杂度，具有结构简单、随机化程度高、动态特性好的特点。
[0017]本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
【附图说明】
[0018]本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中:
[0019]图1是现有技术中电流型数模转换器的典型结构示意图；
[0020]图2是根据本发明一个实施例的时间松弛交织的归零动态元件匹配编码器的结构示意图；
[0021]图3是根据本发明一个实施例的η位动态元件匹配编码器的结构示意图；以及
[0022]图4是根据本发明一个实施例的η位随机循环移位二进制编码器结构复用示意图。
【具体实施方式】
[0023]下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
[0024]以下结合附图描述根据本发明实施例的时间松弛交织的归零动态元件匹配编码器。
[0025]图2是根据本发明一个实施例的时间松弛交织的归零动态元件匹配编码器的结构示意图。如图2所示，该时间松弛交织的归零动态元件匹配(Time-Relaxed InterleavingReturn-to-Zero Dynamic Element Matching，TR1-DEMRZ)编码器包括:时钟模块 110、输入模块120、动态元件匹配(Dynamic Element Matching，DEM)编码器130、伪随机数生成器140和N位二选一多路选择器150。其中，在该示例中，该TR1-DEMRZ编码器为η为TR1-DEMRZ编码器，η为自然数。
[0026]如图2所示，时钟模块110用于提供时钟信号。
[0027]输入模块120用于向动态元件匹配编码器130输入I个η为二进制数B，其中，B=BnBlr1...B2B1，且 O 彡 B 彡 2n-lo
[0028]动态元件匹配编码器130用于根据时钟信号和η位二进制数B生成I个N位二进制数D，以作为输出的控制信号。其中，D = DnDn-1-D2D1, N = 2η，且满足D^D2+...+Dn= B，Dn= Oo
[0029]伪随机数生成器140用于根据时钟信号生成I个N位二进制数R，R的各位中I和O的个数相等，作为编码器输出的归零信号。其中，R = RnRn^R2R1，且满足RJR2+…+Rn=Ν/2。在本发明的一个实施例中，例如伪随机数生成器140为线性反馈移位寄存器。
[0030]N位二选一多路选择器150分别与时钟模块110、动态元件匹配编码器130和伪随机数生成器140相连，用于接收N位二进制数R(归零信号)和N位二进制数D (控制信号)，并根据R和D生成N位二进制数P和N位二进制数Q，以作为编码器的最终输出信号，控制对应子数模转换器的开关。其中，P = PnPwP2PpQ = QnQwQ2QpN = 2\其中，在该示例中，满足P = R且Q = D，或满足P = D且Q = R，并且在每个时钟周期开始时，P和Q的值互换。更为具体地，当P = D，Q = R时，P信号对应的子数模转换器输出数模转换的结果，而Q信号对应的子数模转换