低功耗高增益的循环型折叠式共源共栅放大器的制造方法
【技术领域】
[0001]本发明涉及一种共源共栅放大器，具体涉及一种低功耗高增益的循环型折叠式共源共栅放大器，属于电学技术领域。
【背景技术】
[0002]模拟集成电路的一个主要电路结构就是运算跨导放大器，在许多应用中它都是消耗功耗最大的模块。由于CMOS技术的低电压趋势，近来折叠运放比套筒式运放(附图1)更加受到人们的关注，尽管折叠运放的功耗更大一些。并且，PMOS驱动的折叠运放由于其具有更低的闪烁噪声、更高的次级点以及较低的输入共模电平，故已经成为运放应用的最佳选择。然而，PMOS驱动的折叠运放同时也提高了输入电容和功耗。
[0003]此外，随着CMOS工艺尺寸不断的减小，在深亚微米工艺下，晶体管的本征增益典型值大约为20-30dB，共源共栅运放的增益范围只有40-60dB，这在高精度应用中增益是远远不够的。
[0004]为了得到更高的增益，业内已提出了多种技术方案，例如:多级级联放大器、跨导加倍技术、增益自举技术、电导抵消技术等。其中:
[0005]1、多级级联放大器:由于采用复杂的补偿办法，所以严重降低了放大器的频率响应;
[0006]2、跨导加倍技术:由于引入了低增益高带宽的预防大级，所以使得功耗加倍；
[0007]3、增益自举技术:由于通常要引入极零对，所以影响运放的建立性能，尤其是在高精度建立的应用中；
[0008]4、电导抵消技术:相对的，电导抵消技术可以在提供高直流增益的同时不会削弱其尚频性能。
[0009]图1所示的是传统的折叠式共源共栅运放的电路图。在图1所示的电路中我们注意到，N1、N2两只晶体管传导最多的电流，因此具有最大的跨导，然而这两只晶体管只用来作电流槽使用。之前提高折叠运放性能的工作使用了多种设计，然而N1、N2这两只晶体管始终没有得到更好的利用。
【发明内容】
[0010]为解决现有技术的不足，本发明的目的在于提供一种低功耗、高增益的循环型折叠式共源共栅放大器。
[0011]为了实现上述目标，本发明采用如下的技术方案:
[0012]一种低功耗高增益的循环型折叠式共源共栅放大器，其特征在于，由主放大器和电导抵消电路组成，
[0013]前述主放大器主要由PU P2、P3、P4、P5、P6、P7、P8、P9九个PMOS晶体管和N10、N11、N12、N13、N14、N15、N16、N17、N44、N45 十个 NMOS 晶体管组成:
[0014]Pl的源端与P5的漏端相连，Pl的漏端与NlO的漏端、N12的源端共同连接在节点D ；
[0015]P2的源端与P5的漏端相连，P2的漏端与Nll的栅端、N15的栅端、N17的漏端相连；
[0016]P3的源端与P5的漏端相连，P3的漏端与NlO的栅端、N14的栅端、N16的漏端相连；
[0017]P4的源端与P5的漏端相连，P4的漏端与Nll的漏端、N13的源端共同连接在节点C；
[0018]P5的漏端与P1、P2、P3、P4的源端相连，P5的栅端连接到第四偏置电平Vb4 ；
[0019]P6的漏端与P8的源端连接在节点A ；
[0020]P7的漏端与P9的源端连接在节点B ；
[0021]P8的源端与P6的漏端连接在节点A，P8的漏端与N12的漏端共同连接在负输出端 Vout-；
[0022]P9的源端与P7的漏端连接在节点B，P9的漏端与N13的漏端共同连接在正输出端 Vout+ ；
[0023]NlO的漏端与Pl的漏端、N12的源端共同连接在节点D，NlO的栅端与P3的漏端、N14的栅端、N16的漏端相连；
[0024]Nll的漏端与P4的漏端、N13的源端共同连接在节点C，Nll的栅端与P2的漏端、N15的栅端、N17的漏端相连；
[0025]N12的漏端与P8的漏端共同连接在负输出端Vout_，N12的源端与Pl的漏端、NlO的漏端共同连接在节点D ;
[0026]N13的漏端与P9的漏端共同连接在正输出端Vout+，N13的源端与P4的漏端、Nll的漏端共同连接在节点C ;
[0027]N14的漏端与N16的源端相连，N14的栅端与P3的漏端、NlO的栅端、N16的漏端相连；
[0028]N15的漏端与N17的源端相连，N15的栅端与P2的漏端、Nll的栅端、N17的漏端相连；
[0029]N16的源端与N14的漏端相连，N16的漏端与P3的漏端、NlO的栅端、N14的栅端相连；
[0030]N17的源端与N15的漏端相连，N17的漏端与P2的漏端、Nll的栅端、N15的栅端相连；
[0031]N44的栅端与N15的漏端、N17的源端、N45的漏端相连，N44的漏端与N14的漏端、N16的源端、N45的栅端相连；
[0032]N45的栅端与N14的漏端、N16的源端、N44的漏端相连，N45的漏端与N15的漏端、N17的源端、N44的栅端相连；
[0033]前述Pl、P2的栅端均连接到正输入端Vin+，P3、P4的栅端均连接到负输入端Vin-；
[0034]前述P6、P7的栅端均连接到第一偏置电平Vbl，P8、P9的栅端均连接到第二偏置电平Vb2，N12、N13的栅端均连接到第三偏置电平Vb3 ；
[0035]前述？1、？2、？344、？5、？6、？7、？8、？9的衬底和P5、P6、P7的源端均连接到电源电压A画；
[0036]前述N10、N11、N12、N13、N14、N15、N16、N17、N44、N45 的衬底和 N10、N11、N12、N13、N44、N45的源端均连接到接地端口 AGND ；
[0037]前述电导抵消电路由PMOS晶体管一端的第一电导抵消电路CIRCUIT_P和NMOS晶体管一端的第二电导抵消电路CIRCUIT_N共同组成:
[0038]前述第一电导抵消电路CIRCUIT_P的第一端与节点A相连，第二端与节点B相连；
[0039]前述第二电导抵消电路CIRCUIT_N的第一端与节点C相连，第二端与节点D相连。
[0040]前述的低功耗高增益的循环型折叠式共源共栅放大器，其特征在于，前述第一电导抵消电路 CIRCUIT_P 主要由 N18、N19、N20、N21、N22 五个 NMOS 晶体管和 P23、P24、P25、P26、P27、P28、P29、P30 八个 PMOS 晶体管组成:
[0041]N18的栅端与节点B相连，N18的源端与N19的源端共同连接到N20的漏端，N18的漏端与P23的漏端和栅端、P25的栅端共同连接到第一反馈信号节点va_fb ;
[0042]N19的栅端与节点A相连，N19的源端与N18的源端共同连接到N20的漏端，N19的漏端与P24的漏端和栅端、P25的栅端共同连接到第二反馈信号节点vb_fb ;
[0043]N20的漏端分别与N18、N19的源端相连；
[0044]N21的漏端与P25的漏端、P27的栅端、P29的栅端相连；
[0045]N22漏端与P26的漏端、P28的栅端、P30的栅端相连；
[0046]P23的漏端和栅端与N18的漏端、P25的栅端共同连接到第一反馈信号节点va_fb ；
[0047]P24的漏端和栅端与N19的漏端、P26的栅端共同连接到第二反馈信号节点vb_fb ；
[0048]P25的漏端与N21的漏端、P27的栅端、P29的栅端相连，P25的栅端与N18的漏端、P23的漏端和栅端共同连接到第一反馈信号节点va_fb ;
[0049]P26的漏端与N22的漏端、P28的栅端、P30的栅端相连，P26的栅端与N19的漏端、P24的漏端和栅端共同连接到第二反馈信号节点vb_fb ;
[0050]P27的漏端与P25的源端相连，P27的栅端与N21的漏端、P25的漏端、P29的栅端相连；
[0051]P28的漏端与P26的源端相连，P28的栅端与N22的漏端、P26的漏端、P30的栅端相连；
[0052]P29的栅端与N21的漏端、P25的漏端、P27的栅端相连，P29的漏端与节点A相连；
[0053]P30的栅端与N22的漏端、P26的漏端、P28的栅端相连，P30的漏端与节点B相连；
[0054]前述N21、N22、N23的栅端共同连接第五偏置电平Vb5 ；
[0055]前述P23、P24、P27、P28、P29、P30 的源端和 P23、P24、P25、P26、P27、P28、P29、P30的衬底均接到电源电压AVDD ；
[0056]前述N20、N21、N22的源端和N18、N19、N20、N21、N22的衬底均接到接地端口 AGND。
[0057]前述的低功耗高增益的循环型折叠式共源共栅放大器，其特征在于，前述第二电导抵消电路 CIRCUIT_N 主要由 P31、P32、P33、P34、P35 五个 PMOS 晶体管和 N36、N37、