一种用于电荷泵鉴频鉴相器的延时匹配电路的制作方法
【技术领域】
[0001]本发明属于电子电路技术领域，具体的说涉及一种用于电荷栗鉴频鉴相器的延时匹配电路。
【背景技术】
[0002]电荷栗锁相环CPPLL由于其大的频率捕捉能力以及静态时相位差为零等优点已成为当前锁相环产品的主流，而作为锁相环的关键部分，适用于电荷栗锁相环的鉴频鉴相器也成为研究热点。鉴频鉴相器PFD，它的主要功能是检测输入的参考信号与反馈信号的频率和相位偏差，利用相位或频率偏差产生控制信号，使得压控振荡器VCO输出信号向着减小相位或频率偏差的方向变化。
[0003]—般的带电荷栗的锁相环电路如图1所示，由于电荷栗的充电开关一般为PMOS管，由逻辑低电平控制其开启，而放电开关一般为NMOS管，由逻辑高电平控制其开启。这样就必定会有一个信号在从鉴频鉴相器输出到电荷栗输入的传输路径上多一个反相器，从而导致鉴频鉴相器输出到电荷栗开关管的两个信号在时间上存在失配，使压控振荡器控制电压出现纹波，从而增大相位噪声，因此，目前的电路存在在两条传输路径有延时的问题。
【发明内容】
[0004]本发明所要解决的，就是针对上述传统电荷栗式锁相环中存在的延时失配的问题，提出一种用于电荷栗鉴频鉴相器的延时匹配电路。
[0005]为实现上述目的，本发明采用如下技术方案:
[0006]—种用于电荷栗鉴频鉴相器的延时匹配电路，包括第一两输入或非门、第二两输入或非门、第三两输入或非门、第四两输入或非门、第五两输入或非门、第六两输入或非门、第七两输入或非门、第一三输入或非门、第二三输入或非门、四输入或非门、第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4、第五反相器INV5、第六反相器INV6、第七反相器INV7、第八反相器INV8、第九反相器INV9、第十反相器INV10、第^^一反相器INV11、第十二反相器INV12、第十三反相器INV13、第十四反相器INV14、第十五反相器INV15、第十六反相器INV16、第十七反相器INV17、第十八反相器INV18、第十九反相器INV19、第二十反相器INV20、第二^^一反相器INV21和电容C ;
[0007]第一两量输入或非门的第一输入接外部时钟信号，其第二输入端接第一三输入或非门的输出端，其输出端接第一三输入或非门的第二输入端和第二两输入或非门的第一输入端；第一三输入或非门的输出端接第一反相器INVl的输入端和第四反相器INV4的输入端;
[0008]第一反相器INVl的输出端接第二反相器INV2的输入端；第二反相器INV2的输出端接第三反相器INV3的输入端和第六反相器INV6的输入端；
[0009]第三反相器INV3的输出端和第四反相器INV4的输出端连接后接第五反相器INV5的输入端和第八反相器INV8的输入端；第五反相器INV5的输出端接第六反相器INV6的输入端；第六反相器INV6的输出端接第七反相器INV7的输入端；第七反相器INV7的输出端为无效信号输出端；
[0010]第八反相器INV8的输出端接第九反相器INV9的输入端；第九反相器INV9的输出端接四输入或非门的第一输入端；第九反相器INV9的输出端为电荷栗充电控制信号输出端;
[0011]四输入或非门的第二输入端接第二两输入端或非门的输出端，其第三输入端接第五两输入端或非门的输出端，其第四输入端接第十五反相器INV15的输出端，其输出端接第七两输入或非门的第一输入端；
[0012]第七两输入或非门的第二输入端接使能信号，其输出端接第二十一反相器INV21的输入端；第二i^一反相器INV21的输出端接第二十反相器INV20的输入端；第二^^一反相器INV21输出端与第二十反相器INV21输入端的连接点通过电容C后接地；
[0013]第二十反相器INV20的输出端接第十九反相器INV19的输入端；第十九反相器INV19的输出端接第三量输入端或非门的第二输入端、第一三输入或非门的第一输入端、第四两输入或非门的第一输入端和第二三输入或非门的第三输入端；
[0014]第一三输入或非门的第三输入端接第二两输入或非门的输出端；第二两输入或非门的第一输入端接第一两输入或非门的输出端，其第二输入端接第三两输入或非门的输出端；第三两输入或非门的的第一输入端接第二两输入或非门的输出端；
[0015]第四两输入或非门的第二输入端接第五两输入或非门的输出端，其输出端接第二两输入或非门的第一输入端；第二两输入或非门的第二输入端接第六两输入或非门的输出端，其输出端接第二三输入或非门的第一输入端；
[0016]第二三输入或非门的第二输入端接第六两输入或非门的输出端，其输出端接第六两输入或非门的第一输入端、第十反相器INVlO的输入端和第^ 反相器INVll的输入端；第六两输入或非门的第二输入端接外部反馈信号；
[0017]第十一反相器INVll的输出端接第十二反相器INV12的输入端；第十二反相器INV12的输出端接第十三反相器INV13的输入端和第十七反相器INV17的输入端；
[0018]第十三反相器INV13的输入端和第十反相器INVlO的输出端连接后接第十四反相器INV14的输入端和第十六反相器INV16的输入端；第十四反相器INV14的输出端接第十五反相器INV15的输入端；
[0019]第十六反相器INV16的输出端接第十七反相器INV17的输入端；第十七反相器INV17的输出端接第十八反相器INV18的输入端；第十八反相器INV18的输出端为电荷栗放电控制信号输出端。
[0020]发明的有益效果为，可大幅度消除一般鉴频鉴相器输出到电荷栗输入的传输路径上延时失配的影响，使得鉴频鉴相器精度更高，锁相环锁频更准确。
【附图说明】
[0021]图1为传统带电荷栗的鉴频鉴相器电路图；
[0022]图2为本发明的用于电荷栗鉴频鉴相器的延时匹配电路的电路结构示意图；
[0023]图3为本发明的延时匹配电路的仿真验证图。
【具体实施方式】
[0024]本发明提出一种适用于电荷栗鉴频鉴相器的延时匹配电路，可以减少鉴频鉴相器输出到电荷栗输入的传输路径上延时的失配，提高锁相环锁频精度。
[0025]如图2所示为本发明的具体电路图，两输入或非门N0R2_1的第一输入端接输入A,第二输入端接三输入或非门N0R3_1的输出端和反相器INVl和INV4的输入端C，输出端接两输入或非门N0R3_1的第二输入端和或两输入非门N0R2_2的第一输入端，三输入或非门N0R3_1的第一输入端接三输入或非门N0R3_2的第三输入端和两输入或非门N0R2_3的第二输入端、两输入或非门N0R2_4的第一输入端以及反相器INV19的输出端，三输入或非门N0R3_1的第三输入端接两输入或非门N0R2_2的输出端，两输入或非门N0R2_2的第二输入端接两输入或非门N0R2_3的输出端，两输入或非门N0R2_3的第一输入端接两输入或非门N0R2_2的输出端和四输入或非门N0R4_1的第二输入端，反相器INVl的输出端接反相器INV2的输入端，反相器INV2的输出端接反相器INV3的输入端和反相器INV6的输入端，反相器INV3的输出端与反相器INV4的输出端接反相器INV5的输入端与反相器INV8的输入端，反相器INV5的输出端接反相器INV6的输入端，反相器INV6的输出端接反相器INV7的输入端，反相器INV7的输出端接E，反相器INV8的输出端接反相器INV9的输入端，反相器INV9的输出端和四输入或非门N0R4_1的第一输入端接输出端UP，两输入或非门N0R2_6的第二输入端接输入B，第一输入端接三输入或非门或非门N0R3_2的输出端和反相器INVlO和INVll的输入端D，输出端接或两输入非门N0R3_2的第二输入端和两输入或非门N0R2_5的第二输入端，三输入或非门N0R3_2的第三输入端接三输入或非门N0R3_1的第一输入端和两输入或非门N0R2_3的第二输入端、两输入或非门N0R2_4的第一输入端以及反相器INV19的输出端，三输入或非门N0R3_2的第二输入端接两输入或非门N0R2_5的输出端，两输入或非门N0R2_5的第一输入端接两输入或非门N0R2_4的输出端，两输入或非门N0R2_4的第二输