高性能可重构电压缓冲器的制造方法
【专利说明】
[0001] 相关申请交叉引用
[0002] 本非临时专利申请根据35U.S.C§ 119(e)，要求提交于2014年4月25日的美 国临时专利申请序列号61/984, 557并题为"高性能可重构电压缓冲器"（代理人编号 26256. 0265-P)的利益或优先权，其中通过引用将其整体并入。
技术领域
[0003] 本发明一般涉及电子电路，并且更具体地说，涉及高性能电压缓冲器。
【背景技术】
[0004] 电子装置常常包括将模拟信号转换成数字信号的组件。一旦该模拟信号被转换成 数字信号，计算机处理器可以有效地处理该数字信号以提供各种有价值的功能。这些组件 统称为转换器，并且更具体地，模数转换器（ADCs)或取样器。ADCs被用于无数应用中，例如 电信、汽车技术、医疗设备、音频技术、视频技术等等。根据这些应用，不同类型的ADCs被使 用。ADCs的设计可以大幅改变并随着这些ADCs要求上升改进这些ADCs的需要也继续上 升。
【发明内容】
[0005] 在本发明中对用于高性能电压缓冲器（源极跟随器和射极跟随器）的新结构进行 了描述。该结构实现了高性能（线性）和降低了功耗。此外，它们依赖于输入频率范围可 重构以优化性能和功耗。
【附图说明】
[0006] 图1是根据本发明的一些实施方案的缩减了各种输入频率范围的示例性电压缓 冲器的电路示意图；
[0007] 图2是根据本发明的一些实施方案的被用于最高500MHz的相对低的输入频率优 化的示例性电压缓冲器的电路示意图；
[0008] 图3是根据本发明的一些实施方案的被用于高于500MHz的高输入频率优化的示 例性电压缓冲器的电路示意图；
[0009] 图4是根据本发明的一些实施方案的被用于高于500MHz的高输入频率并为最大 输入带宽优化的示例性电压缓冲器的电路示意图；
[0010] 图5是根据本发明的一些实施方案的被配置以实现在图1-4中所示结构的示范性 电压缓冲器的电路示意图；
[0011] 图6根据本发明的一些实施方案示出用于控制图5中所示配置的电压缓冲器示例 系统的方框图；
[0012] 图7根据本发明的一些实施方案示出用于控制图5中所示配置的电压缓冲器示例 方法的流程图；
[0013] 图8根据本发明的一些实施方案不出使用低频结构和尚频结构的不例性表现；
[0014] 图9根据本发明的一些实施方案示出引导装置的示例性实现；
[0015] 图10根据本发明的一些实施方案示出引导装置的另一示例性实现；
[0016] 图11根据本发明的一些实施方案示出引导装置的又一示例性实现；
[0017] 图12根据本发明的一些实施方案示出有源共源共栅装置的示例性实现；和
[0018] 图13根据本发明的一些实施方案示出有源共源共栅装置的另一示例性实现。
【具体实施方式】
[0019] 了解电压缓冲器
[0020] 电压缓冲器（诸如射极跟随器或源极跟随器）通常用作上游和下游电路之间的隔 离缓冲器。例如，电压缓冲器可以用在取样电路中通过分离来自取样开关的开关效应的输 入以维持输出信号的良好的线性。从理论上讲，理想的电压缓冲器具有无限的输入阻抗和 零输出阻抗在无限带宽来驱动下游电路的特性。因此，电压缓冲器可以供给负载装置负载 电流同时由于非常低的输出阻抗而保持输出电压的固定。然而，在实践中，电压缓冲器并不 总是具有这些理想的特性。
[0021] 电压缓冲器通常被使用在采样器中以实现在高输入频率的良好线性。它们还有助 于从取样开关的开关效应隔离输入端。输入电压缓冲器设计的挑战之一对于一定的频率 范围（例如：对于中频采样在200-300MHZ)是最佳设计而对于另一个频率范围（如用于在 1-2GHZ射频采样）可能不是最佳的。当对于一个频率范围一种设计可实现近乎理想的特 性，该设计对于另一频率范围表现不佳。
[0022] 在本发明的上下文中，相对的术语"低频"和"高频"可以指实际的量化频率范围。 "低频"是指输入频率高至约500MHz(例如，100-500MHZ)。"高频"是指输入频率约在500MHz 至 2GHz〇
[0023] -个示范性实施：覆盖很宽的输入频率范围的权衡
[0024] 图1是根据本发明的一些实施方案的缩减了各种输入频率范围的示例性电压缓 冲器的电路示意图。在此图中所示的电路设计示出了源极跟随器以及设计代表覆盖很宽的 输入频率范围的权衡。此外，这种设计可以实现合理的功耗。虽然图1示出了源极跟随器， 本领域的普通技术人员将理解相同的拓扑结构可以被用于实现使用一个或多个双极结晶 体管（BJTs)的等效射极跟随器。
[0025] 这种设计具有四个晶体管器件，M2、M1、M3和M4串联连接（例如，堆叠在这个特定 的顺序），其中M2的漏极连接到Vdd并且M4的源极接地。在这个示例中，四个晶体管器件 是n型金属氧化物半导体晶体管（NM0S)装置。具体地讲，M2的源极连接到Ml的漏极、Ml 的源极连接到M3的漏极并且M3的源极连接到M4的漏极。Vin被提供到Ml的栅极（即， Ml的栅极连接到该电压输入节点）并且Vout的被取得在Ml的源极（M3的漏极）（即，Ml 的源极连接到该电压输出节点）。
[0026] -种电压缓冲器具有电压输入节点和电压输出节点。电压缓冲器可以包括具有连 接到电压输入节点的第一端和连接到电压输出节点的第二端的源极跟随器。在一些实施方 案中，源极跟随器包括第一晶体管器件，第一端子是第一晶体管器件的栅极并且第二端子 是第一晶体管器件的源极。
[0027] 另外，电压缓冲器可以包括连接到源极跟随器的第二端子的共源共栅电流源装 置。共源共栅电流源装置可包括第二晶体管器件和第三晶体管器件（在共源共栅结构内） 并且第二晶体管器件的源极可以连接到第三晶体管器件的漏极。
[0028] 在图1的图示中，器件Ml是源极跟随器。在这种结构中，Ml的栅极连接到电压输 入节点Vin并且Ml的源极被连接到电压输出节点Vout。源极跟随器装置通常具有晶体管 器件其栅极连接到电压输入Vin且其源极用作输出。源极跟随器可以协助变换阻抗，诸如 提供大输入阻抗和小输出阻抗。从广义上讲，源极跟随器可以缓冲并从输出隔离输入并且 在某些情况下提供更高的输入阻抗。装置M3和M4形成共源共栅电流源装置，其中M3的源 极被连接到M4的漏极。共源共栅电流源装置能够提供装置Ml所需要的电流。从广义上讲， 共源共栅电流源可以提供具有相对高的输出阻抗的必要偏置电流。
[0029] Vout通常驱动负载（未示出）。电容C1 (连接在电压输入节点Vin和M3的源极 /M4的漏极之间）被提供用于前馈失真消除。C1的使用在从电压输入节点Vin至M3的源 极、向上通过M3、向外通过M3的漏极朝向Vout和朝向负载的路径中供给复制品电流。在 这种方式中，电流通过该路径（从Vin到M3的源极）被供给而不是由源极跟随器Ml提供。 其结果是，源极跟随器Ml的电流变化被最小化并且在Vout的失真得到了改善。
[0030] 除了具有源极跟随器和共源共栅电流源装置，电压缓冲器还可以包括引导装置。 引导装置可以以不同的方式来实现，并且图1示出了示例性的实现（其他示例性实现方式 相对于图9-11被描述）。在本实现中，引导装置被连接在电压输入节点和源极跟随器装置 的第三端子之间（即，Ml的漏极）。具体地，引导装置被配置以减少和控制横跨第三端子和 源极跟随器的第二端子的电压变化。横跨源极跟随器的电压变化的控制（即，在输出节点 电压）可以以不同的方式实现而图1仅仅示出了提供它的一种方式。
[0031] 概括地说，该引导装置可包括具有连接到源极跟随器装置的第三端子的源极和有 助于引导源极跟随器装置到输出接近电压输入节点或电压输出节点电压的栅极的第四晶 体管器件，从而减少/控制横跨第三端子和源极跟随器的第二端子的电压变化。在一些情 况下，栅极被连接（直接或间接）到电压输入节点或到电压输出节点。第四晶体管器件的 栅极到电压输入节点或电压输出节点之间