示例3能够结合示例1和示例2。该实施方案结合引导装置和有源共源共栅，这些 至少在图2中被说明。
[0089] 在示例4中，示例1、2或3可任选地包括电容（C1)其在共源共栅源装置中被连接 在电压输入端和第一晶体管器件的端子（M3的源极）之间以提供前馈失真消除。
[0090] 在示例5中，示例1、2或3可任选地包括连接在电压输入端和地之间的电容（C1)。 这个示例的进一步实施方案至少在图3中被说明。一个实施方案可一起排除电容。
[0091] 在示例6中，上述示例的任何一个可包括一个或多个开关以提供可重构电压缓冲 器。这个示例的进一步实施方案至少在图5和图6中被说明。
[0092] 示例7是可重构电压缓冲器系统，该系统包括用于接收输入指定一种或多种用于 电压缓冲器的所需特性并基于一个或多个所需特征产生控制信号的控制器；和示例6中的 可重构电压缓冲器。这些特性可以包括输入频率和/或带宽。控制信号可用于控制可重构 电压缓冲器的一个或多个开关。
[0093] 示例8是用于配置电压缓冲系统的方法，该方法包括：接收输入指定用于如示例6 中的电压缓冲器的一个或多个期望的特性；产生基于一个或多个所需特征的控制信号。该 方法还包括提供控制信号来控制电压缓冲器的一个或多个开关。
【主权项】
1. 一种具有电压输入端和电压输出端的电压缓冲器，所述电压缓冲器包括： 源极跟随器具有连接到所述电压输入端的第一端子和连接到所述电压输出端的第二 端子； 共源共栅电流源装置连接到所述源极跟随器的所述第二端子；和 引导装置被配置以控制横跨所述第三端子和所述源极跟随器的第二端子的电压变化。2. 如权利要求1所述的电压缓冲器，其中： 源极跟随器装置包括第一晶体管器件； 第一端子是所述第一晶体管器件的栅极；和 第二端子是第一晶体管器件的源极。3. 如权利要求1所述的电压缓冲器，其中： 所述共源共栅电流源设备包括第二晶体管器件和第三晶体管器件；和 所述第二晶体管器件的源极连接到所述第三晶体管器件的漏极。4. 如权利要求1所述的电压缓冲器，其中： 源极跟随器装置包括第一晶体管器件；和 所述引导装置包括第四晶体管器件，其具有连接到所述第一晶体管器件漏极的源极， 和连接到所述电压输入节点的栅极。5. 如权利要求4所述的电压缓冲器，其中所述第四晶体管的栅极经由电平移位器被连 接到所述电压输入节点。6. 如权利要求1所述的电压缓冲器，其中： 源极跟随器装置包括第一晶体管器件；和 所述引导装置包括第四晶体管器件，其具有连接到所述第一晶体管器件漏极的源极， 和连接到所述电压输出节点的栅极。7. 如权利要求6所述的电压缓冲器，其中所述第四晶体管的栅极经由电平移位器被连 接到所述电压输出节点。8. 如权利要求1所述的电压缓冲器，还包括： 另一源极跟随器装置具有连接到所述电压输入节点的第一端子和具有跟随所述电压 输入节点电压的电压的第二端子；和 其中所述源极跟随器装置包括第一晶体管器件；和 所述引导装置包括第四晶体管器件，其具有连接到所述第一晶体管器件漏极的源极， 和连接到所述另一源极跟随器装置的第二端子的栅极。9. 如权利要求8所述的电压缓冲器，其中所述第四晶体管的栅极经由电平移位器连接 到所述另一源极跟随器的所述第二端子。10. 如权利要求3所述的电压缓冲器，其中： 所述共源共栅电流源装置的所述第二晶体管器件形成带有第一电流源和第五晶体管 器件的有源共源共栅装置。11. 如权利要求10所述的电压缓冲器，其中： 所述第五晶体管器件的源极经由电平移位器连接到地。12. 如权利要求10所述的电压缓冲器，其中： 所述有源共源共栅装置是差分有源共源共栅装置； 所述第一电流源和所述第五晶体管器件形成所述差分有源共源共栅装置的两个分支 的第一分支； 所述有源共源共栅装置还包括第二电流源、第六晶体管器件和第三电流源； 所述第二电流源和第六晶体管器件形成所述差分有源共源共栅装置的两个分支的第 二分支；和 所述第五晶体管器件的源极被连接到所述第三电流源以及到所述第六晶体管器件的 源极。13. 如权利要求1所述的电压缓冲器，其中： 所述共源共栅电流源装置包括第二晶体管器件和第三晶体管器件； 所述第二晶体管器件的源极被连接到所述第三晶体管器件的漏极；和 所述电压缓冲器还包括连接在所述电压输入节点和所述第二晶体管器件的源极之间 的第一电容器。14. 如权利要求1所述的电压缓冲器，还包括： 第二电容器连接在所述电压输入节点和地之间。15. -种具有电压输入端和电压输出端的可重构电压缓冲器，所述可重构电压缓冲器 包括： 源极跟随器具有连接到所述电压输入节点的第一端子和连接到所述电压输出节点的 A-A---上山 弟一栖子； 共源共栅电流源装置，包括在共源共栅结构中的第一晶体管器件和第二晶体管器件， 其中所述第一晶体管器件的源极被连接到所述第二晶体管器件的漏极，且所述第一晶体管 器件的漏极被连接到所述源极跟随器的第二端子； 引导装置被配置以控制横跨所述第三端子和所述源极跟随器的第二端子的电压变化； 第一电容器具有连接到所述电压输入节点的第一端子； 第三晶体管器件具有连接到所述第一晶体管器件栅极的源极； 电流源；和 一个或多个开关用于重新配置所述第一电容器、所述第三晶体管器件和所述电流源的 一个或多个连接以改变所述可重构电压缓冲器的拓扑结构。16. 如权利要求15所述的可重构电压缓冲器，其中所述一个或多个开关包括第一开 关，其中当所述第一开关接通时，第一开关连接第一电容的第二端子接地。17. 如权利要求15所述的可重构电压缓冲器，其中一个或多个开关包括第二开关，其 中当所述第二开关接通时，所述第二开关连接所述第一电容器的第二端子到所述第一晶体 管器件的源极和所述第二晶体管器件的漏极。18. 如权利要求15所述的可重构电压缓冲器，其中： 所述一个或多个开关包括第三开关和第四开关； 所述第三开关，当第三开关接通时连接所述第三晶体管器件的栅极到所述第一晶体管 器件的源极和所述第二晶体管器件的漏极；和 所述第四开关，当第四开关接通时连接所述第三晶体管器件的漏极到所述电流源。19. 如权利要求15所述的可重构电压缓冲器，其中： 所述一个或多个开关包括第五开关和第六开关； 所述第五开关，当第五开关接通时连接所述第三晶体管器件的栅极接地；和 所述第六开关，当第六开关接通时连接偏置电压到所述第一晶体管器件的栅极。20. -种可重构电压缓冲器系统，其中所述系统包括： 控制器用于接收输入指定用于所述电压缓冲器的一种或多种所需特性和用于产生基 于所述输入的控制信号； 可重构电压缓冲器包括： 源极跟随器具有连接到所述电压输入节点的第一端子和连接到所述电压输出节点的 A-A---上山 弟一栖子； 共源共栅电流源装置，包括在共源共栅结构中的第一晶体管器件和第二晶体管器件， 其中所述第一晶体管器件的源极被连接到所述第二晶体管器件的漏极，且所述第一晶体管 器件的漏极被连接到所述源极跟随器的第二端子； 引导装置被配置以控制横跨所述第三端子和所述源极跟随器的第二端子的电压变化； 第一电容器具有连接到所述电压输入节点的第一端子； 第三晶体管器件具有连接到所述第一晶体管器件栅极的源极； 电流源；和 一个或多个开关，可由所述控制信号控制，用于重新配置所述第一电容器、所述第三晶 体管器件和所述电流源的一个或多个连接以改变所述可重构电压缓冲器的拓扑结构。21. 如权利要求20所述的可重构电压缓冲器系统，其中所述电压缓冲器的一种或多种 所需特性包括以下的一个或多个：输入频率、输入带宽、输入阻抗和采样率。
【专利摘要】本发明涉及高性能可重构电压缓冲器。在本发明中对用于高性能电压缓冲器(源极跟随器和射极跟随器)的新结构进行了描述。该结构能够实现高性能(线性)并降低功耗。此外，它们依赖于输入频率范围可重构以优化性能和功耗。
【IPC分类】H03K19/094
【公开号】CN105007073
【申请号】CN201510198369
【发明人】A·M·A·阿里
【申请人】美国亚德诺半导体公司
【公开日】2015年10月28日
【申请日】2015年4月24日
【公告号】EP2937994A1, US20150311895