解码转压装置及应用所述解码转压装置的数字模拟转换器的制造方法
【技术领域】
[0001]本发明涉及电压转换及数字模拟转换技术领域，尤其涉及一种解码转压装置及应用所述解码转压装置的数字模拟转换器。
【背景技术】
[0002]电压转换电路通常是用来将低电压的控制信号转换为高电压的控制信号，例如:应用在液晶显示器时，通常需要将数字控制信号由低电压转换成高电压，用以驱动薄膜晶体管，故需要通过电压转换电路来完成对应操作。
[0003]图1为现有解码转压装置100的示意图，当数据A[1:0]传入时，其高电位及低电位分别为VCC及VSS，经过解码器110后，分别产生解码信号SO?S3，其中解码信号SO?S3的高电位及低电位仍为VCC及VSS。再经过四个转压器(Level Shifter, LS) 120，分别产生转压解码信号SOH?S3H，此时解码信号SOH?S3H的高电位及低电位仍为VDDA及VSS。
[0004]图2为所述现有解码转压装置100的部分电路图。由图2的电路可知，所述解码器至少需要四组解码电路210分别解出解码信号SO?S3，一组解码电路至少由四个晶体管组成，以及，一转压器(LS) 120至少由四个晶体管组成，此还不包含反相器所需的晶体管，因此现有解码转压装置100至少包含44个晶体管，其中，四个转压器(LS) 120包含16个晶体管，四组解码电路210包含16个晶体管，四个反相器(inverter)包含12个晶体管。因此现有技术经由解码器110再到转压器(LS) 120，除了增加布局面积之外，也增加功率消耗。因此，现有解码转压装置仍存在改善的空间。
【发明内容】
[0005]有鉴于此，本发明提供一解码转压装置及应用所述解码转压装置之数字模拟转换器，可大幅减少所使用的晶体管数目，减少电路所占晶圆的面积，而达到降低成本及减少功耗的功能。
[0006]本发明提供一种解码转压装置，包含:
[0007]第一解碼转压器，具有第一输入端至第四输入端、第一输出端、第二输出端、第一致能端、第二致能端、第一重置输入端、及第二重置输入端，所述第一输入端至所述第四输入端分别接收第一信号、第一反相信号、第二信号、及第二反相信号。
[0008]第二解碼转压器，具有第五至第八输入端、第三输出端、第四输出端、第三致能端、及四致能端，第三重置输入端、及第四重置输入端，所述第五输入端至第八输入端分别接收所述第一信号、所述第一反相信号、所述第二信号、及所述第二反相信号。
[0009]所述第一致能端连接至所述第四输出端，所述第二致能端连接至所述第三输出端，所述第三致能端连接至所述第二输出端，所述第四致能端连接至所述第一输出端，所述第一重置输入端和第三重置输入端接收重置信号，所述第二重置输入端和第四重置输入端接收重置反相信号。
[0010]本发明还提供一种应用解码转压装置的数字模拟转换器，将一 2Xn位的输入数据转换成一模拟输出信号，η为正整数，包含:
[0011]拴锁器装置，接收并拴锁所述2Χη位的输入数据，以产生一 2Χη位的拴锁数据；
[0012]η个解码转压装置，连接至所述拴锁装置，所述η个解码转压装置分别接收2 X η位的拴锁数据中的2位的拴锁数据，用以产生第一控制信号至第四控制信号；以及
[0013]一电压选择装置，具有η层选择器组；
[0014]第j组的第一至第四控制信号控制所述η层选择器组中的第j层选择器组的选择器，当中j为正整数的索引值。
[0015]本发明技术相较于现有解码转压装置或是数字至模拟转装置，均可大幅减少晶体管数目，减少电路所占晶圆的面积，而达成降低成本及减少功耗的功能。
【附图说明】
[0016]图1为现有解码转压装置的示意图。
[0017]图2为现有解码转压装置的部分电路图。。
[0018]图3为本发明一种解码转压装置的系统方块图。
[0019]图4为本发明解码转压器的电路图。。
[0020]图5为本发明种解码转压装置的仿真示意图。
[0021]图6为现有6位数字至模拟转装置的电路图。
[0022]图7为本发明一种应用解码转压装置的数字模拟转换器的方块图。
[0023]图8A为本发明电压选择装置的电路示意图。
[0024]图8B为本发明电压选择装置的电路图。
[0025]【符号说明】
[0026]解码转压装置100 解码器110
[0027]转压器120解码电路210
[0028]解码转压装置300
[0029]第一解码转压器310第二解碼转压器320
[0030]第一反相器330 第二反相器340
[0031]拴锁器410第一输入区块420
[0032]第二输入区块430
[0033]6位数字至模拟转装置600
[0034]拴锁装置610转压器620
[0035]反相器630电压选择装置640
[0036]应用解码转压装置的数字模拟转换器700
[0037]拴锁装置710电压选择装置730
[0038]解码转压装置300，301, 302, 303
[0039]选择器组810，810-1，810-2，810-3，810-1, 810-j, 810_n
【具体实施方式】
[0040]图3为本发明一种解码转压装置300的系统方块图，其包含第一解碼转压器310及第二解碼转压器320、第一反相器330及第二反相器340。所述第一解碼转压器310具有第一至第四输入端(IN1、IN2、IN3、IN4)、第一输出端(OUTlB)、第二输出端(0UT2B)、第一致能端(ENl)、第二致能端(EN2)、第一重置输入端(Rstl)、及第二重置输入端(RstlB)，所述第一至第四输入端(IN1、IN2、IN3、IN4)分别接收第一信号(Al)、第一反相信号(AlB)、第二信号(A2)、及第二反相信号A2B)。所述第二解碼转压器320具有第五至第八输入端(IN5、IN6、IN7、IN8)、第三输出端(0UT3B)、第四输出端(0UT4B)、第三致能端(EN3)、及第四致能端(EN4)，第三重置输入端(Rst2)、及第四重置输入端(Rst2B)，所述第五至第八输入端(IN5、IN6、IN7、IN8)分别接收所述第一信号(Al)、第一反相信号(AlB)、所述第二信号(A2)、及第二反相信号(A2B)。其中，所述第一致能端(ENl)连接至所述第四输出端(0UT4B)，所述第二致能端(EN2)连接至所述第三输出端(0UT3B)，所述第三致能端(EN3)连接至所述第二输出端(0UT2B)，所述第四致能端(EN4)连接至所述第一输出端(0UT4B)。
[0041]所述第一解碼转压器310与所述第二解碼转压器320具有相同架构。
[0042]图4为本发明解码转压器的电路图。如图4所示，所述第一解碼转压器310包含拴锁器410、第一输入区块420、第二输入区块430、及第一至第四切换器(SW1、SW2、SW3、SW4)。所述第一输入区块经所述第一切换器和第二切换器耦接所述拴锁器，所述第二输入区块连接所述第一所述第二输入区块经所述第三切换器和第四切换器耦接所述拴锁器，所述第一至第二切换器由重置信号控制其导通/断开，所述第三至第四切换器由重置反相信号控制其导通/断开。
[0043]所述拴锁器包含第一 PMOS晶体管(MPl)、一第二 PMOS晶体管(MP2)。所述第一输入区块420包含第一至第四NMOS晶体管(MNl、丽2、丽3、MN4)。所述第二输入区块包含第三至第六 PMOS 晶体管(MP3、MP4、MP5、MP6)。
[0044]所述第一PMOS晶体管(MPl)的源极(S)连接至一高电压(VDDA)，其栅极(g)连接至所述第一输出端(OUTlB)，其漏极⑷连接至所述第二 PMOS晶体管(MP2)的栅极(g)，所述第二PMOS晶体管(MP2)的源极(s)连接至所述高电压(VDDA)，其漏极(d)连接至所述第一 PMOS晶体管(MPl)的栅极(g)。
[0045]所述第一切换器(SWl)的第一端(a)连接至所述第一 PMOS晶体管(MPl)的漏极(d)，其第二端(b)连接至所述第三NMOS晶体管(MN3)的漏极(d)，其控制端(c)接收一重置信号(Reset)。所述第二切换器(SW2)的第一端(a)连接至所述第二 PMOS晶体管(MP2)的漏极(d)，其第二端(b)连接至所述第四NMOS晶体管(MN4)的漏极(d)，其控制端(c)接收所述重置信号(Reset)。
[0046]所述第三NMOS晶体管(MN3)的栅极(g)接收所述第二信号(A2)，其源极(S)连接至所述第一 NMOS晶体管(MNl)的漏极(d)，第一 NMOS晶体管(MNl)的栅极(g)接收所述第一信号(Al)，其源极(s)连接至一低电位(VSS)。
[0047]第四NMOS晶体管(MN4)的栅极(g)接收所述第二信号的反相信号(A2B)，其源极(s)连接至所述第二 NMOS晶体管(MN2)的漏极(d)，第二 NMOS晶体管(MN2)的栅极(g)接收所述第一信号的反相信号(AlB)，其源极(s)连接至所述低电位(VSS)。
[0048