一种波形发生装置及方法
【技术领域】
[0001]本发明涉及电子科学技术领域，特别是涉及一种波形发生装置及方法。
【背景技术】
[0002]随着近年来电子科学技术以及相关研究领域的快速发展，波形发生器在电子科学与技术、通讯、物理、化学、生物，甚至医学领域得到了广泛的应用。高速高分辨率的波形发生功能，不仅可作为高精度的参考信号，也可为基础科学研究提供稳定的激励信号，现代科学技术的快速发展，对高速高分辨率的波形发生功能，提出了新的需求。任意波形发生器(AWG,Arbitrary Waveform Generator)是波形发生功能的一个典型例子，即用户可根据自身的需求，自定义任意波形以供AWG输出，因此AWG既可根据用户需求输出正弦波、方波、三角波、锯齿波、高斯波等常用波形，也可输出无固定规律的自定义波形，抑或输出组合波形。波形发生器通常以定制的专用集成电路(ASIC)或者现场可编程门阵列(FPGA)作为核心管理芯片，来实现对波形数据的发生、存储和传输功能。
[0003]现在技术中的一种采用AISC实现的波形发生器，可以发挥定制电路集成度高、速度快的优点，有利于实现高速低功耗的波形发生功能，Keysight (原Agilent)公司生产的任意波形发生器81180A，内部集成定制的专用ASIC芯片，能够输出双通道高采样率的用户自定义波形，且具备多种输出模式。其内部集成高速波形存储单元，兼容网口 /USB等高速传输总线，在卫星、通讯、科研等前沿技术领域得到了应用。然而其具有一个明显的缺点，就是设计灵活性不足，ASIC设计完成后，可用的资源也被固定，用户只能根据产品既有的功能使用，故灵活性较低，常常需要结合其他波形发生器来满足应用的需求，故其应用有着较大的局限。当其应用场合需要较高的灵活性时，基于定制AISC的波形发生器往往难以胜任需求。
[0004]现有技术中的一种基于FPGA的波形发生装置，以FPGA作为核心管理芯片，结合DDR存储单元、PCI总线以及DAC模拟通道，实现了采样率约为400MSPS的任意波形发生功能，其以DDR存储器用于波形数据的现场存储，PCI总线实现与上位机的通讯和波形数据传输，DAC模拟通道实现数字信号-模拟信号的转换，而FPGA作为实现上述器件的综合管理与数字波形输出功能，并实现了多种波形输出模式，其最终结合滤波器、放大器等模拟电路实现波形的输出。上述波形发生器由于FPGA自身的可编程特性，为设计带来了极大灵活度，也能够有效地降低设计成本和开发周期。FPGA的可重复编程不仅体现在内部逻辑单元的功能可现场重新配置，而且1管脚以及工作时钟分配也可以重新定义。因此，基于FPGA的波形发生器电路，往往不需要重新设计硬件，即可满足多种应用场合的需求，但其有一个明显的缺点就是:无法实现高速的数字波形发生和控制功能，运行速率低于基于定制AISC的电路。
[0005]因此，如何使波形发生器既具有较高的灵活性，又能够实现高速的数字波形发生和控制功能，是技术人员面临的难题。
【发明内容】
[0006]为解决上述问题，本发明提供了一种波形发生装置和方法，既具有较高的灵活性，又能够实现高速的数字波形发生和控制功能。
[0007]本发明提供的一种波形发生装置包括:基于FPGA的波形发生管理模块和外围电路扩展模块，所述波形发生管理模块包括:
[0008]核心管理单元；
[0009]与所述核心管理单元连接的数据传输控制单元，用于控制所述核心管理单元与上位机之间的波形数据的传输；
[0010]与所述核心管理单元连接的存储控制单元，用于控制所述波形数据的存储与读取；
[0011]与所述核心管理单元连接的系统时钟管理单元，用于产生第一时钟信号和第二时钟信号，所述第二时钟信号的频率为所述第一时钟信号的频率的二倍；
[0012]与所述核心管理单元、所述存储控制单元和所述系统时钟管理单元连接的数据率加速单元，用于根据所述第一时钟信号和所述第二时钟信号压缩所述波形数据的位宽，并以加倍的输出速率输出所述波形数据，所述数据率加速单元包括至少一个数据率加速部件；
[0013]所述外围电路扩展模块包括:
[0014]连接在所述数据传输控制单元和所述上位机之间的数据传输总线控制单元；
[0015]与所述存储控制单元连接的存储单元；
[0016]与所述数据率加速单元连接的数字模拟转换单元，用于输出任意波；
[0017]连接在所述系统时钟管理单元和所述数字模拟转换单元之间的输出时钟管理单
J L ο
[0018]优选的，在上述波形发生装置中，所述数据率加速部件包括:
[0019]第一D触发器、第二 D触发器、第三D触发器和第四D触发器，所述第一 D触发器的第一输入端用于接收第一输入信号，所述第二 D触发器的第一输入端用于接收第二输入信号，所述第三D触发器的第一输入端用于接收第三输入信号，所述第四D触发器的第一输入端用于接收第四输入信号，所述第一 D触发器的第二输入端、第二 D触发器的第二输入端、第三D触发器的第二输入端和第四触发器的第二输入端均用于接收所述第一时钟信号；
[0020]第一高速多路复用器和第二高速多路复用器，所述第一高速多路复用器的第一输入端连接所述第一 D触发器的输出端，第二输入端连接所述第二 D触发器的输出端，第三输入端用于接收所述第一时钟信号，所述第二高速多路复用器的第一输入端连接所述第三D触发器的输出端，第二输入端连接所述第四D触发器的输出端，第三输入端用于接收所述第一时钟信号；
[0021]第五D触发器和第六D触发器，所述第五D触发器的第一输入端连接所述第一高速多路复用器的输出端，第二输入端用于接收所述第二时钟信号，所述第六触发器的第一输入端连接所述第二高速多路复用器的输出端，第二输入端用于接收所述第二时钟信号；
[0022]双倍速率输出I/O接口，所述双倍速率输出I/O接口的第一输入端连接所述第五D触发器的输出端，第二输入端连接所述第六D触发器的输出端，第三输入端用于接收所述第二时钟信号，输出端连接所述数字模拟转换单元。
[0023]优选的，在上述波形发生装置中，还包括与所述数据率加速单元连接的方波输出单元，用于输出方波波形。
[0024]优选的，在上述波形发生装置中，所述数据率加速单元包括第一数据率加速部件、第二数据率加速部件和第三数据率加速部件，其中所述第一数据率加速部件连接所述数字模拟转换单元，所述第二数据率加速部件和所述第三数据率加速部件连接所述方波输出单
J L ο
[0025]优选的，在上述波形发生装置中，所述方波输出单元包括第一输出延时调节部件、第二输出延时调节部件以及或门，所述第一输出延时调节部件的输入端连接所述第二数据率加速部件，输出端连接所述或门的第一输入端，所述第二输出延时调节部件的输入端连接所述第三数据率加速部件，输出端连接所述或门的第二输入端，所述或门的输出端用于输出方波波形。
[0026]优选的，在上述波形发生装置中，所述数据传输控制单元为USB控制单元，所述数据传输总线控制单元为USB总线控制单元。
[0027]优选的，在上述波形发生装置中，所述存储控制单元为DDR3存储控制单元，所述存储单元为DDR3存储单元。
[0028]优选的，在上述波形发生装置中，所述数字模拟转换器为高位数的数字模拟转换器。
[0029]本发明提供的一种波形发生方法，包括:
[003