et2a在应该为高电平时，电压逐渐减小到下级电路(包括MP4、MP5和MN4)的阈值电压以下，那么触发器就会输出错误的信号。这种情况会限制动态触发器的最低工作频率。为了使传统动态触发器维持比较大的工作频率范围，一般会尽量减小Net2a节点和Net2b节点的寄生电容，以及减小Net2a节点和Net2b节点的漏电流，这都使得丽2和丽3的尺寸不能很大，MN2和MN3的尺寸越小，Net2a节点和Net2b节点的寄生电容越小，漏电流也会变小，然而这样会使得触发器Clock变化到输出信号变化的延迟时间变大，减小了触发器的最高工作频率。
[0043]与传统的动态触发器相比，本实施例提供的动态触发器增加了 MP6和MP7两个PM0S晶体管。MP6由Clock控制，而MP8由Net 1控制。当Din为高电平，Clock为低电平时，Netl为低电平，Net2b被拉到高电平，此时Net2a也被拉到高电平。当Clock变为高电平后，Net2a不会受到Net2b的影响。由于Net2b不会拉低Net2a的电压，丽2和丽3的尺寸都可以适当地增加，这会显著降低Din从高电平到低电平变化时的延迟时间，从而可以提高触发器的最高工作频率。而当输入信号Din为低电平时，不管Clock信号如何，MP6和MP7都不会影响触发器的正常工作。
[0044]图3是根据本发明第三实施例的动态触发器的示意图。该实施例可以作为上述第一实施例的优选实施方式，如图3所示，该动态触发器包括:信号转换电路10、电压调节电路20和重置电路30。
[0045]信号转换电路10和电压调节电路20的连接方式与本发明第二实施例中信号转换电路10和电压调节电路20的连接方式相同，在此不再赘述。
[0046]重置电路30用于根据输入的重置信号Reset将动态触发器重置。本实施例中的重置电路30包括:PM0S管MP8，设置在MP3的源极与电源之间，栅极连接Reset，源极连接电源，漏极连接MP3的源极；NM0S管丽7，栅极连接Reset，漏极连接丽2的漏极，源极接地。Reset为低电平时，动态触发器正常工作；Reset为高电平时，MP8不工作，丽7导通，拉低MP3漏极节点的电压值，使得动态触发器输出信号为低电平。
[0047]图4是根据本发明实施例的动态触发器工作频率范围仿真测试电路的示意图。如图4所示，该仿真测试电路包括:动态触发器40和反相器50。
[0048]动态触发器的输入信号为时钟信号Clock，触发输入信号Din，重置信号Reset，输出Q接反相器50，Din接反相器50的输出端，反相器50的输出端作为输出信号Dout。
[0049]动态触发器40分别采用本发明第三实施例的动态触发器与不含电压调节电路的本发明第三实施例的动态触发器，对两种动态触发器40进行工作频率范围仿真测试的对比仿真实验。在相同的工艺条件下，使用同样类型和尺寸的晶体管，采用本发明实施例的动态触发器工作频率范围仿真测试电路，仿真结果显示不含电压调节电路的本发明第三实施例的动态触发器的工作频率范围是600MHz?7GHz，而本发明第三实施例的动态触发器的工作频率范围是400MHz?10GHz。由此可见，本发明实施例的带有电压调节电路的动态触发器可以显著提高工作频率范围。
[0050]以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种动态触发器，其特征在于，包括: 信号转换电路，用于将输入信号转换为输出信号，所述信号转换电路包括待调节节点，其中，所述待调节节点为需要调整电压的节点；以及 电压调节电路，用于在所述动态触发器的输入信号处于待调节状态时，调节所述待调节节点的电压。2.根据权利要求1所述的动态触发器，其特征在于，所述信号转换电路还包括调节电位节点，其中，所述调节电位节点为用于调节所述待调节节点电压的节点，所述电压调节电路包括: 开关电路，所述开关电路连接于所述调节电位节点与所述待调节节点之间，用于在所述动态触发器的输入信号处于待调节状态时连通，在所述动态触发器的输入信号不处于待调节状态时断开。3.根据权利要求2所述的动态触发器，其特征在于，所述输入信号为多个，所述开关电路包括: 晶体管，所述晶体管包括多个晶体管，其中，所述晶体管的数量等于所述输入信号的数量并且所述晶体管和所述输入信号一一对应，所述多个晶体管串联连接，处于所述待调节状态的输入信号对应的晶体管处于导通状态，不处于所述待调节状态的输入信号对应的晶体管处于截止状态。4.根据权利要求2所述的动态触发器，其特征在于，在所述电压调节电路为降压电路时，所述调节电位节点接地。5.根据权利要求2所述的动态触发器，其特征在于，在所述电压调节电路为升压电路时，所述调节电位节点连接电源。6.根据权利要求1所述的动态触发器，其特征在于，所述输入信号包括第一输入信号和第二输入信号，所述信号转换电路还包括调节电位节点、第一控制节点和第二控制节点，其中，所述调节电位节点为用于调节所述待调节节点电压的节点，所述电压调节电路包括: 第一晶体管，所述第一晶体管的第一端作为所述调节电位节点连接至电源，所述第一晶体管的第二端连接至第一控制节点，其中，所述第一控制节点为用于根据所述第一输入信号是否处于所述待调节状态控制所述第一晶体管的导通与截止状态的节点；以及 第二晶体管，所述第二晶体管的第一端连接至所述第一晶体管的第三端，所述第二晶体管的第二端连接至第二控制节点，其中，所述第二控制节点为用于根据所述第二输入信号是否处于所述待调节状态控制所述第二晶体管的导通与截止状态的节点，所述第二晶体管的第三端连接至所述待调节节点。7.根据权利要求6所述的动态触发器，其特征在于，所述第一晶体管和所述第二晶体管为PMOS管。8.根据权利要求1所述的动态触发器，其特征在于，所述输入信号包括触发输入信号和时钟信号，所述信号转换电路包括: 第一 PMOS管，栅极连接触发输入信号，源极连接电源； 第二 PMOS管，栅极连接时钟信号，源极连接所述第一 PMOS管的漏极； 第三PMOS管，栅极连接时钟信号，源极连接电源； 第四PMOS管，栅极连接所述第三PMOS管的漏极，源极连接电源； 第五PMOS管，栅极连接所述第四PMOS管的漏极，源极连接电源，漏极为输出信号； 第一 NMOS管，栅极连接触发输入信号，漏极连接所述第二 PMOS管的漏极，源极接地； 第二 NMOS管，栅极连接时钟信号，漏极连接所述第三PMOS管的漏极； 第三NMOS管，栅极连接所述第一 NMOS管的漏极，漏极连接所述第二 NMOS管的源极，源极接地；以及 第四NMOS管，栅极连接所述第四PMOS管的漏极，源极接地，漏极为输出信号； 第五NMOS管，栅极连接时钟信号，漏极连接所述第四PMOS管的漏极；以及第六NMOS管，栅极连接所述第三PMOS管的漏极，漏极连接所述第五NMOS管的源极，源极接地。9.根据权利要求8所述的动态触发器，其特征在于，所述待调节节点为所述第二NMOS管的源极，所述电压调节电路包括: 第六PMOS管，栅极连接时钟信号，源极连接电源；以及 第七PMOS管，栅极连接所述第一 NMOS管的漏极，源极连接所述第六PMOS管的漏极，漏极连接所述待调节节点。10.根据权利要求8所述的动态触发器，其特征在于，所述动态触发器还包括: 重置电路，所述重置电路用于根据输入的重置信号将所述动态触发器重置。11.根据权利要求10所述的动态触发器，其特征在于，所述重置电路包括: 第八PMOS管，设置在所述第三PMOS管的源极与电源之间，栅极连接所述重置信号，源极连接电源，漏极连接所述第三PMOS管的源极；以及 第七NMOS管，栅极连接所述重置信号，漏极连接所述第二 NMOS管的漏极，源极接地。
【专利摘要】本发明公开了一种动态触发器。该动态触发器包括：信号转换电路，用于将输入信号转换为输出信号，信号转换电路包括待调节节点；以及电压调节电路，用于在动态触发器的输入信号处于待调节状态时，调节待调节节点的电压。通过本发明，解决了相关技术中动态触发器设计缺陷导致的动态触发器工作频率范围小的问题。
【IPC分类】H03K3/01, H03K3/02
【公开号】CN105356862
【申请号】CN201510869587
【发明人】姚维连
【申请人】硅谷数模半导体（北京）有限公司, 硅谷数模国际有限公司
【公开日】2016年2月24日
【申请日】2015年12月1日