防止带内噪声被放大至分频比的平方倍的下采样锁相环的制作方法
【专利摘要】本发明公开了一种防止带内噪声被放大至分频比的平方倍的下采样锁相环，它含有：下采样环路，其输出为环路锁定后压控振荡器的振荡频率，包括下采样型鉴相器、跨导型电荷泵、环路滤波器和、压控振荡器；锁频环路，包括、三态鉴频鉴相器、死区产生器、差分电荷泵、和分频器。本发明下采样型锁相环电路在环路锁定时，锁频环路是不工作的，而下采样环路中不含有分频器，那么来自参考频率信号、鉴频鉴相器和电荷泵的噪声就不会在锁相环的输出处被放大到分频比的平方倍，它可广泛应用于模拟集成电路中基于锁相环的时钟产生电路，尤其是高频率低相噪的时钟生成。
【专利说明】
防止带内噪声被放大至分频比的平方倍的下采样锁相环
技术领域
[0001] 本发明设及一种锁相环环路结构，特别设及一种防止带内噪声被放大至分频比的 平方倍的下采样型锁相环环路结构。
【背景技术】
[0002] 锁相环电路是模拟集成电路的核屯、单元电路，尤其在高频率低相噪的时钟生成电 路中，锁相环决定了时钟生成电路的性能指标。目前，锁相环的环路结构种类繁多，有电荷 累型锁相环、自偏置锁相环、多环路锁相环等，采用下采样型环路结构的锁相环较少。图1是 传统的电荷累型锁相环的环路结构。主要组成模块包括Ξ态鉴频鉴相器，电荷累，环路滤波 器，压控振荡器W及反馈分频器。Ξ态鉴频鉴相器检测两个输入信号的相位差异，其中一个 输入来自晶振产生的参考频率信号，另一个则是分频器对压控振荡器输出的频率进行分频 后的反馈信号;Ξ态鉴频鉴相器输出带有相位差异信息的脉冲序列作为开关信号去控制电 荷累向滤波器电容的充电电流大小，在滤波器的作用下，将相位差异信息转化为压控振荡 器的控制电压;压控振荡器的输出频率随控制电压变化，经过分频器后反馈回Ξ态鉴频鉴 相器的输入。存在相位差异时，电荷累充电电流的大小和方向会发生相应改变，然后改变控 制电压的大小，进而调整压控振荡器的输出频率，直到相位差异消失，此时环路锁定。该锁 相环的特点是结构简单，环路稳定，但它的缺点：由于环路中分频器的存在，来自鉴相器/电 荷累W及分频器的噪声(又称为带内噪声）在传到锁相环的输出时会被扩大分频比的平方 倍。下面利用相位域模型来证明运点：
[0003] 传统的电荷累型锁相环的相位域模型如图2所示，其中Φι·6?,η，ΦρΟ,η?ΕΡ,η,νυ^η， ΦvCO,n，Φdlv,n是各个模块向环路引入的相位噪声，Kd定义为鉴相器增益，由相位误差到电荷 累输出的电流确定，有(1 )式成立：
[0004] Kd = I〇ut/A φ=Ι冲/(231) (1)
[0005] (1)式中，IΕΡ为电荷累对滤波器包含的电容的充电电流的大小。
[0006] 滤波器由一个电阻和一个电容串联后与另一个电容并联组成，它的传输函数F(s) 有(2)式成立：
[0007]
[0008] (2)式中，町和Cl是串联的电阻和电容的大小，C2是与前两者并联的电容大小。
[0009] 压控振荡器的输入控制电压和输出频率应该成线性关系，它的传输函数有(3)式 成立：
[0010]
[0011] (3)式中Kvc。是压控振荡器增益。
[0012] 分频器负责将压控振荡器输出的频率分至其的整数分之一，它的传输函数有(4) 式成立：
[0013]
[0014] (4)式中fvc。是压控振荡器输出的频率，fdiv是分频器输出的频率，N代表分频比。
[0015] 定义为从锁相环的输出处到电荷累的输出处的电荷累反馈增益，根据频域模型 有(5)式成立：
[0019] 在锁相环的环路带宽内，由电荷累带来的锁相环带内噪声可近似表达为：
[0020]
[0021] 其中SiCP,n是电荷累电流的噪声的功率谱密度，Lin-band,CP是单边带噪声功率与载波 功率之比。已经推出断P,PFDKl/N，因此kn-band,CP,PFDKN2。运就是传统的电荷累型锁相环环路 中鉴相器/电荷累和分频器的噪声传到锁相环输出处时(在功率上)被放大了妒倍的原因。
【发明内容】
[0022] 鉴于此，本发明提供一种防止带内噪声被放大至分频比的平方倍的下采样锁相 环。
[0023] 为达到上述目的，本发明提供如下技术方案：防止带内噪声被放大至分频比的平 方倍的下采样锁相环，包括下采样环路和锁频环路，
[0024] 所述下采样环路包括下采样型鉴相器、跨导型电荷累、环路滤波器和压控振荡器；
[0025] 所述锁频环路包括Ξ态鉴频鉴相器、死区产生器、差分电荷累和分频器；
[0026] 所述下采样型鉴相器具有参考时钟Ref输入端和压控振荡器输出的振荡频率反馈 端，所述下采样型鉴相器、跨导型电荷累、环路滤波器和压控振荡器依次连接；
[0027] 所述Ξ态鉴频鉴相器具有参考时钟Ref输入端和分频器输出信号的反馈端，所述 Ξ态鉴频鉴相器、死区产生器和差分电荷累依次连接;所述分频器连接于Ξ态鉴频鉴相器 的分频器输出信号的反馈端与压控振荡器的输出端之间;所述差分电荷累连接于环路滤波 器的输入端与死区产生器的输出端之间；
[0028] 参考时钟Ref对压控振荡器的输出进行采样，采样得到的电压包含了相位差异信 息;采信得到的电压驱动电荷累，电荷累将采信得到的电压转化为包含了相位差异信息的 电流，在环路滤波器的作用下，再将包含了相位差异信息的电流转化为压控振荡器的控制 电压；
[0029] 分频器对压控振荡器的输出进行分频，鉴频鉴相器比较输入的参考时钟Ref和分 频器的输出频率，比较结果经过死区产生器后驱动差分电荷累，差分电荷累的输出则连接 到环路滤波器，和跨导型电荷累一起改变压控振荡器的控制电压。
[0030] 由于采用了 W上技术方案，本发明具有W下有益技术效果：
[0031] 本发明的下采样型锁相环电路包括下采样环路、锁频环路两部分。与传统的电荷 累型锁相环电路相比，它具有w下特点：
[0032] 1.该下采样型锁相环电路在环路锁定时，锁频环路是不工作的，而下采样环路中 不含有分频器，那么来自参考频率信号、鉴频鉴相器和电荷累的噪声，也被称为带内噪声， 就不会在锁相环的输出处被放大到分频比的平方倍。
[0033] 2.锁频环路的结构类似于一个传统的电荷累型锁相环，设计难度较小。
【附图说明】
[0034] 为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进 一步的详细描述，其中：
[0035] 图1为传统的电荷累型锁相环的环路结构框图；
[0036] 图2为传统的电荷累型锁相环的相位域模型；
[0037] 图3为本发明的下采样型锁相环的环路结构框图；
[0038] 图4为本发明的下采样型鉴相器的原理框图。
【具体实施方式】
[0039] W下将结合附图，对本发明的优选实施例进行详细的描述;应当理解，优选实施例 仅为了说明本发明，而不是为了限制本发明的保护范围。
[0040] -种防止带内噪声被放大至分频比的平方倍的下采样型锁相环环路结构，它直接 应用的领域是模拟集成电路中基于锁相环的时钟产生电路，尤其是高频率低相噪的时钟生 成，它包括下采样环路、锁频环路两部分，锁频环路负责减小参考频率与分频比的乘积与压 控振荡器输出的频率之间的差距，当运个差距足够小时，锁频环路停止工作，由下采样环路 完成频率锁定。
[0041] 具体的，该结构包括下采样环路和锁频环路，
[0042] 所述下采样环路包括下采样型鉴相器、跨导型电荷累、环路滤波器和压控振荡器；
[0043] 所述锁频环路包括Ξ态鉴频鉴相器、死区产生器、差分电荷累和分频器；
[0044] 所述下采样型鉴相器具有参考时钟Ref输入端和压控振荡器输出的振荡频率反馈 端，所述下采样型鉴相器、跨导型电荷累、环路滤波器和压控振荡器依次连接；
[0045] 所述Ξ态鉴频鉴相器具有参考时钟Ref输入端和分频器输出信号的反馈端，所述 Ξ态鉴频鉴相器、死区产生器和差分电荷累依次连接;所述分频器连接于Ξ态鉴频鉴相器 的分频器输出信号的反馈端与压控振荡器的输出端之间;所述差分电荷累连接于环路滤波 器的输入端与死区产生器的输出端之间；
[0046] 参考时钟Ref对压控振荡器的输出进行采样，采样得到的电压包含了相位差异信 息;采信得到的电压驱动电荷累，电荷累将采信得到的电压转化为包含了相位差异信息的 电流，在环路滤波器的作用下，再将包含了相位差异信息的电流转化为压控振荡器的控制 电压；
[0047] 分频器对压控振荡器的输出进行分频，鉴频鉴相器比较输入的参考时钟Ref和分 频器的输出频率，比较结果经过死区产生器后驱动差分电荷累，差分电荷累的输出则连接 到环路滤波器，和跨导型电荷累一起改变压控振荡器的控制电压。
[0048] 对于锁频环路，当参考时钟Ref与分频器的分频比的乘积与压控振荡器输出的频 率之间差距较大时，压控振荡器的输出与外部输入的参考信号之间的相位和频率差距在死 区产生器的死区范围外，锁频环路的环路增益大于下采样环路的增益，故锁频环路起主导 作用，缩小参考频率与分频比的乘积与压控振荡器输出的频率之间的频率差。当参考频率 与分频比的乘积与压控振荡器输出的频率之间的频率差减小到死区范围内时，锁频环路的 电荷累停止向滤波器注入电流，锁频环路停止工作，下采样环路继续工作，将剩下的频率差 异消除。
[0049] 下采样型鉴相器的原理框图如图4所示，压控振荡器的输出是直流电平为Vdc，幅度 为Αν。。的正弦波，被参考时钟Ref采样。如果压控振荡器的输出和参考时钟Ref的相位一致且 分频比为一整数的话，采样得到的电压Vsam就为一常数，等于Vdc。若压控振荡器和参考时钟 Ref之间存在相位差异，Vsam将偏离VDCnVsam和VdC之间的差值就代表相位差。只要压控振荡器 的输出频率与参考时钟频率之间的比值是一个整数，使用运样的鉴相器时锁相环环路就不 需要分频器。运样不但省去了分频器的功耗和噪声，来自鉴相器和电荷累的噪声也没有被 放大至分频比的平方倍。
[0050] W上所述仅为本发明的优选实施例，并不用于限制本发明，显然，本领域的技术人 员可W对本发明进行各种改动和变型而不脱离本发明的精神和范围。运样，倘若本发明的 运些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含运些 改动和变型在内。
【主权项】
1. 一种防止带内噪声被放大至分频比的平方倍的下采样锁相环，其特征在于:包括下 采样环路和锁频环路， 所述下采样环路包括下采样型鉴相器、跨导型电荷栗、环路滤波器和压控振荡器； 所述锁频环路包括三态鉴频鉴相器、死区产生器、差分电荷栗和分频器； 所述下采样型鉴相器具有参考时钟Ref输入端和压控振荡器输出的振荡频率反馈端， 所述下采样型鉴相器、跨导型电荷栗、环路滤波器和压控振荡器依次连接； 所述三态鉴频鉴相器具有参考时钟Ref输入端和分频器输出信号的反馈端，所述三态 鉴频鉴相器、死区产生器和差分电荷栗依次连接;所述分频器连接于三态鉴频鉴相器的分 频器输出信号的反馈端与压控振荡器的输出端之间;所述差分电荷栗连接于环路滤波器的 输入端与死区产生器的输出端之间； 参考时钟Ref对压控振荡器的输出进行采样，采样得到的电压包含了相位差异信息;采 信得到的电压驱动电荷栗，电荷栗将采信得到的电压转化为包含了相位差异信息的电流， 在环路滤波器的作用下，再将包含了相位差异信息的电流转化为压控振荡器的控制电压； 分频器对压控振荡器的输出进行分频，鉴频鉴相器比较输入的参考时钟Ref和分频器 的输出频率，比较结果经过死区产生器后驱动差分电荷栗，差分电荷栗的输出则连接到环 路滤波器，和跨导型电荷栗一起改变压控振荡器的控制电压。
【文档编号】H03L7/18GK105871372SQ201610177611
【公开日】2016年8月17日
【申请日】2016年3月24日
【发明人】季瑾月, 张瑞涛, 蒲杰, 丁, 丁一, 陈刚
【申请人】中国电子科技集团公司第二十四研究所