一种模数转换电路的制作方法

一种模数转换电路的制作方法
【专利摘要】本发明实施例公开了一种模数转换电路包括：调制电路；调制电路，包括：第一斩波器、第二斩波器、第三斩波器、第四斩波器和模数转换器；模拟信号经第一斩波器和第二斩波器连接模数转换器的输入端；模数转换器的输出端经第三斩波器和第四斩波器连接信号抽取器的输入端；第一斩波器和第四斩波器的控制端连接第一斩波信号，第二斩波器和第三斩波器的控制端连接第二斩波信号；第一斩波信号的频率小于第二斩波信号的频率。本发明提供的模数转换电路，能够减小模数转换器中运算放大器产生的低频噪声和失调电压对模数转换的影响，提高处理后信号的信噪比，提升信号处理系统的精度。
【专利说明】
一种模数转换电路
技术领域
[0001] 本发明涉及集成电路技术领域，尤其涉及一种模数转换电路。
【背景技术】
[0002] 随着通信技术和集成电路技术的发展，模数转换技术发展迅猛。在众多类型的模 数转换器(ADC,Analog to Digital Converter)中，Sigma-Delta ADC电路可达到很高的精 度和很好的噪声抑制性能，无需严格的片上器件匹配。
[0003] 现有的Sigma-Delta ADC电路的设计，主要由Sigma-Delta调制器和数字抽取器组 成。再加上位于S igma-De I ta调制器前端的抗混叠滤波器，就构成了一个完整的Si gma-Delta ADC电路结构。参见图1，该图为现有技术中的Sigma-Delta ADC的结构图。现有的 Sigma-Del ta ADC，包括:抗混叠滤波器、Sigma-Del ta调制器和数字抽取器。抗混叠滤波器， 用于消除信号频谱中高于1/2采样频率的噪声信号；Sigma-Delta调制器，用于将信号采样 并量化，输出数字信号;数字抽取器，用于滤除量化噪声，并根据奈奎斯特采样定理对数字 信号重新采样。其中，Sigma-Delta调制器，包括:积分模块、模数转换模块、数模转换模块和 比较模块。由于积分模块中包括运算放大器，而运算放大器产生的低频噪声和失调电压与 所需的有用信号的频率相近无法被数字抽取器滤除，会对模数转换的结果造成影响。并且， 当模数转换器应用于读取传感器等器件输出的微弱信号时，该低频噪声和失调电压会严重 影响信号读取的精度。
[0004] 因此，本领域技术人员需要提供一种模数转换电路，能够减小模数转换器中运算 放大器产生的低频噪声和失调电压对模数转换的影响，提高处理后信号的信噪比，提升信 号处理系统的精度。

【发明内容】

[0005] 为了解决现有技术问题，本发明提供了一种模数转换电路，能够减小模数转换器 中运算放大器产生的低频噪声和失调电压对模数转换的影响，提高处理后信号的信噪比， 提升信号处理系统的精度。
[0006] 本发明实施例提供的t吴数转换电路，包括:调制电路；
[0007] 所述调制电路，包括:第一斩波器、第二斩波器、第三斩波器、第四斩波器和模数转 换器；
[0008] 所述第一斩波器的输入端连接模拟信号，所述第一斩波器的输出端连接所述第二 斩波器的输入端，所述第一斩波器的控制端连接第一斩波信号；
[0009] 所述第二斩波器的输出端连接所述模数转换器的输入端，所述第二斩波器的控制 端连接第二斩波信号；
[0010] 所述模数转换器的输出端连接所述第三斩波器的输入端；
[0011] 所述第三斩波器的输出端连接所述第四斩波器的输入端，所述第三斩波器的控制 端连接所述第二斩波信号；
[0012] 所述第四斩波器的输出端连接信号抽取器的输入端，所述第四斩波器的控制端连 接所述第一斩波信号；
[0013] 所述第一斩波信号的频率小于所述第二斩波信号的频率。
[0014] 优选地，还包括:第一滤波器；
[0015] 所述第一滤波器的输入端连接所述第三斩波器的输出端，所述第一滤波器的第二 端连接所述第四斩波器的输入端。
[0016] 优选地，还包括:第二滤波器
[0017] 所述第二滤波器的输入端连接所述第四斩波器的输出端，所述第二滤波的输出端 连接所述信号抽取器的输入端。
[0018] 优选地，所述第一斩波器，包括:第一开关网络、第二开关网络、第三开关网络和第 四开关网络；
[0019] 所述第一开关网络的输入端连接所述第一斩波器的输入端的正极，所述第一开关 网络的输出端连接所述第一斩波器的输出端的正极，所述第一开关网络的控制端连接第一 控制信号；
[0020] 所述第二开关网络的输入端连接所述第一斩波器的输出端的正极，所述第二开关 网络的输出端连接所述第一斩波器的输入端的负极，所述第二开关网络的控制端连接第二 控制信号；
[0021] 所述第三开关网络的输入端连接所述第一斩波器的输入端的负极，所述第三开关 网络的输出端连接所述第一斩波器的输出端的负极，所述第三开关网络的控制端连接所述 第一控制信号；
[0022] 所述第四开关网络的输入端连接所述第一斩波器的输入端的正极，所述第四开关 网络的输出端连接所述第一斩波器的输出端的负极，所述第四开关网络的控制端连接所述 第二控制信号；
[0023] 所述第一控制信号为所述第一斩波信号；
[0024] 所述第二控制信号的频率和所述第一控制信号的频率相同，且所述第二控制信号 和所述第一控制信号的相位差为(2Ν+1)π，其中N为大于等于零的整数；
[0025] 所述第四斩波器的内部结构与所述第一斩波器的内部结构相同；
[0026] 所述第四斩波器的控制方法与所述第一斩波器的控制方法相同。
[0027] 优选地，所述第二斩波器，包括:第五开关网络、第六开关网络、第七开关网络和第 八开关网络；
[0028]所述五开关网络的输入端连接所述第二斩波器的输入端的正极，所述第五开关网 络的输出端连接所述第二斩波器的输出端的正极，所述第五开关网络的控制端连接第三控 制信号；
[0029] 所述第六开关网络的输入端连接所述第二斩波器的输出端的正极，所述第六开关 网络的输出端连接所述第二斩波器的输入端的负极，所述第六开关网络的控制端连接第四 控制信号；
[0030] 所述第七开关网络的输入端连接所述第二斩波器的输入端的负极，所述第七开关 网络的输出端连接所述第二斩波器的输出端的负极，所述第七开关网络的控制端连接所述 第三控制信号；
[0031]所述第八开关网络的输入端连接所述第二斩波器的输入端的正极，所述第八开关 网络的输出端连接所述第二斩波器的输出端的负极，所述第八开关网络的控制端连接所述 第四控制信号；
[0032]所述第三控制信号为所述第二斩波信号；
[0033]所述第四控制信号的频率和所述第三控制信号的频率相同，且所述第四控制信号 和所述第三控制信号的相位差为(2Ν+1)π，其中N为大于等于零的整数；
[0034]所述第三斩波器的内部结构与所述第二斩波器的内部结构相同；
[0035]所述第三斩波器的控制方法与所述第二斩波器的控制方法相同。
[0036] 优选地，所述第一开关网络，包括:第一 NMOS管和第一 PMOS管；
[0037]所述第一匪OS管的漏极连接所述第一开关网络的输入端，所述第一 NMOS管的源极 连接所述第一开关网络的输出端，所述第一 NMOS管的栅极连接所述第一控制信号；
[0038]所述第一 PMOS管的源极连接所述第一 NMOS管的漏极，所述第一 PMOS管的漏极连接 所述第一 NMOS管的源极，所述第一 PMOS管的栅极连接所述第二控制信号；
[0039] 所述第二开关网络，包括:第二NMOS管和第二PMOS管；
[0040] 所述第二匪OS管的漏极连接所述第二开关网络的输入端，所述第二NMOS管的源极 连接所述第二开关网络的输出端，所述第二NMOS管的栅极连接所述第二控制信号；
[0041] 所述第二PMOS管的源极连接所述第二NMOS管的漏极，所述第二PMOS管的漏极连接 所述第二NMOS管的源极，所述第二PMOS管的栅极连接所述第一控制信号；
[0042] 所述第三开关网络，包括:第三NMOS管和第三PMOS管；
[0043]所述第三匪OS管的漏极连接所述第三开关网络的输入端，所述第三NMOS管的源极 连接所述第三开关网络的输出端，所述第三NMOS管的栅极连接所述第一控制信号；
[0044]所述第三PMOS管的源极连接所述第三NMOS管的漏极，所述第三PMOS管的漏极连接 所述第三NMOS管的源极，所述第三PMOS管的栅极连接所述第二控制信号；
[0045] 所述第四开关网络，包括:第四NMOS管和第四PMOS管；
[0046] 所述第四匪OS管的漏极连接所述第四开关网络的输入端，所述第四NMOS管的源极 连接所述第四开关网络的输出端，所述第四NMOS管的栅极连接所述第二控制信号；
[0047]所述第四PMOS管的源极连接所述第四NMOS管的漏极，所述第四PMOS管的漏极连接 所述第四NMOS管的源极，所述第四PMOS管的栅极连接所述第一控制信号。
[0048] 优选地，所述第五开关网络，包括:第五NMOS管和第五PMOS管；
[0049] 所述第五匪OS管的漏极连接所述第五开关网络的输入端，所述第五NMOS管的源极 连接所述第五开关网络的输出端，所述第五NMOS管的栅极连接所述第三控制信号；
[0050] 所述第五PMOS管的源极连接所述第五NMOS管的漏极，所述第五PMOS管的漏极连接 所述第五NMOS管的源极，所述第五PMOS管的栅极连接所述第四控制信号；
[0051 ] 所述第六开关网络，包括:第六NMOS管和第六PMOS管；
[0052]所述第六匪OS管的漏极连接所述第六开关网络的输入端，所述第六NMOS管的源极 连接所述第六开关网络的输出端，所述第六NMOS管的栅极连接所述第四控制信号；
[0053]所述第六PMOS管的源极连接所述第六NMOS管的漏极，所述第六PMOS管的漏极连接 所述第六NMOS管的源极，所述第六PMOS管的栅极连接所述第三控制信号；
[0054] 所述第七开关网络，包括:第七NMOS管和第七PMOS管；
[0055] 所述第七匪OS管的漏极连接所述第七开关网络的输入端，所述第七NMOS管的源极 连接所述第七开关网络的输出端，所述第七NMOS管的栅极连接所述第三控制信号；
[0056] 所述第七PMOS管的源极连接所述第七NMOS管的漏极，所述第七PMOS管的漏极连接 所述第七NMOS管的源极，所述第七PMOS管的栅极连接所述第四控制信号；
[0057] 所述第八开关网络，包括:第八NMOS管和第八PMOS管；
[0058]所述第八匪OS管的漏极连接所述第八开关网络的输入端，所述第八NMOS管的源极 连接所述第八开关网络的输出端，所述第八NMOS管的栅极连接所述第四控制信号；
[0059]所述第八PMOS管的源极连接所述第八NMOS管的漏极，所述第八PMOS管的漏极连接 所述第八NMOS管的源极，所述第八PMOS管的栅极连接所述第三控制信号。
[0060] 优选地，所述模数转换器，包括:积分模块、模数转换模块、数模转换模块和比较模 块；
[0061] 所述积分模块的输入端连接所述比较模块的输出端，所述积分模块的输出端连接 所述模数转换模块的输入端；
[0062]所述模数转换模块的输出端连接所述第三斩波器的输入端；
[0063]所述数模转换模块的输入端连接所述模数转换模块的输出端，所述数模转换模块 的输出端连接所述比较模块的负输入端；
[0064]所述比较模块的正输入端连接所述第二斩波器的输出端。
[0065]优选地，所述模数转换器，用于以第一采样频率对所述第二斩波器的输出信号进 行米样；
[0066]所述第一采样频率f s I ^ 2*fmax，fmax为所述模拟信号的最大频率；
[0067] 所述信号抽取器，用于滤除所述调制电路的输出信号中频率大于第一预设频率的 噪声；
[0068] 所述第一预设频率大于等于所述模拟信号的最大频率；
[0069] 所述信号抽取器，还用于对所述调制电路的输出信号进行降采样处理，使采样频 率降为第二采样频率；
[0070] 所述第二采样频率fs2<fsl且f s2彡2*fmax，fsl为所述第一采样频率，fmax为所 述模拟信号的最大频率。
[0071] 优选地，还包括:第三滤波器；
[0072] 所述第三滤波器，用于滤除所述模拟信号中大于第二预设频率的噪声，并将滤除 后的信号发送至所述调制电路；
[0073]所述第二预设频率€2 =化1/2，化1为所述第一采样频率。
[0074] 与现有技术相比，本发明至少具有以下优点：
[0075] 本发明实施例提供的模数转换电路，模拟信号经第一斩波器和第二斩波器调制到 高频段后，经模数转换器将噪声整形后输出数字码流。此时，有用信号处于高频段，而噪声、 失调和量化噪声处于低频段。该数字码流经第三斩波器和第四斩波器调制后，有用信号处 于低频段，而噪声、失调和量化噪声处于高频段，经信号抽取器将高频段的噪声、失调以及 量化噪声等干扰因素滤除，减小模数转换器中运算放大器产生的低频噪声和失调电压对模 数转换的影响，提高信号处理的精度。同时，因为在理想情况下，第一斩波器、第二斩波器、 第三斩波器和第四斩波器产生的斩波波纹平均能量为零，由斩波波纹引起的模数转换器中 运算放大器形成的残余失调被清除。本发明实施例提供的模数转换电路，能够减小模数转 换器中运算放大器产生的低频噪声和失调电压对模数转换的影响，提高了处理后信号的信 噪比，提升了信号处理系统的精度。
【附图说明】
[0076] 为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现 有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本 申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下， 还可以根据这些附图获得其它的附图。
[0077] 图1为现有技术中的Sigma-Delta ADC的结构图；
[0078] 图2为本发明提供的模数转换电路的实施例一的示意图；
[0079]图3(a)为本发明提供的模数转换电路的实施例二的示意图；
[0080] 图3(b)为本发明提供的模数转换电路的实施例二的另一种示意图；
[0081] 图4(a)为本发明提供的模数转换电路中第一斩波器和第四斩波器的结构图；
[0082] 图4(b)为本发明提供的模数转换电路中第二斩波器和第三斩波器的结构图；
[0083] 图5(a)为本发明提供的模数转换电路的第一斩波器和第四斩波器的另一种结构 图；
[0084]图5(b)为本发明提供的模数转换电路中第二斩波器和第三斩波器的另一种结构 图；
[0085]图6为本发明提供的模数转换电路的实施例三的示意图。
【具体实施方式】
[0086]为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的 附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本 发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在 没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0087]可以理解的是，模数转换器均包括运算放大器。本发明提供的模数转换电路，不仅 能够应用于由Sigma-Delta ADC组成的模数转换电路，还能过应用于由其他类型的模数转 换器组成的模数转换电路。
[0088] 实施例一：
[0089] 参见图2,该图为本发明提供的模数转换电路的实施例一的示意图。
[0090] 本实施例提供的模数转换电路，包括:调制电路100;
[0091] 所述调制电路100,包括:第一斩波器101、第二斩波器103、第三斩波器103、第四斩 波器104和模数转换器105;
[0092]可以理解的是，模数转换器105可以是任意一种模数转换器，例如，Sigma-Delta ADC0
[0093] 所述第一斩波器101的输入端连接模拟信号，所述第一斩波器101的输出端连接所 述第二斩波器102的输入端，所述第一斩波器101的控制端连接第一斩波信号(pel;
[0094] 所述第二斩波器102的输出端连接所述模数转换器105的输入端，所述第二斩波器 102的控制端连接第二斩波信号φ〇2;
[0095] 所述第一斩波信号(pci的频率小于所述第二斩波信号(pc2的频率。
[0096] 由于模数转换器105中的运算放大器产生的噪声和失调电压与模拟信号的频率接 近，无法直接使用滤波器滤除，影响模数转换的精度。因此，在模数转换器105前，使用第一 斩波器501和第二斩波器502将模拟信号调制到高频段，使之与模数转换器105产生的低频 噪声以及失调电压等干扰因素分离。此时，模数转换器105将噪声整形后输出的数字码流 中，有用信号位于高频段，而噪声、失调和量化噪声等干扰因素位于低频段。
[0097]所述模数转换器105的输出端连接所述第三斩波器103的输入端；
[0098]所述第三斩波器103的输出端连接所述第四斩波器104的输入端，所述第三斩波器 103的控制端连接所述第二斩波信号q>c2;
[0099] 所述第四斩波器104的输出端连接信号抽取器200的输入端，所述第四斩波器104 的控制端连接所述第一斩波信号(pel
[0100] 需要说明的是，经模数转换器105对信号进行噪声整形等处理后，第三斩波器103 和第四斩波器104将调制到高频段的有用信号还原至低频段的同时，将低频段的噪声、失调 以及量化噪声调制到高频段。第四斩波器104输出的信号经信号抽取器200将高频段的噪 声、失调以及量化噪声等干扰因素滤除。
[0101]此外，由于第一斩波器101和第二斩波器102的电荷注入效应会使斩波后的信号出 现斩波波纹。而斩波波纹会使模数转换器105中的运算放大器输出更大的残余失调。并且该 残余失调与斩波后的信号频率相近，信号抽取器200无法滤除。因此，在模数转换器105后连 接第三斩波器103和第四斩波器104还用于清除由第一斩波器101和第二斩波器102产生的 斩波波纹。
[0102] 需要说明的是，为保证斩波波纹的平均能量接近于零，第二斩波信号cpc2的频率 人￡:与第一斩波信号(pel的频率/_之间的关系为入2 ，其中k为大于1的整数。
[0103] 由于控制第一斩波器101的第一斩波信号(pci的频率小于控制第二斩波器102的 第二斩波信号<pc2的频率，第一斩波器101产生的斩波波纹远低于第二斩波器102产生的斩 波波纹，第一斩波器101产生的斩波波纹可以忽略。第二斩波器102产生的斩波波纹经第三 斩波器103和第四斩波器104调制后，斩波波纹的平均能量为零，由斩波波纹引起的残余失 调为零。此时，由第一斩波器101和第二斩波器102斩波引起的残余失调被第三斩波器103和 第四斩波器104清除，从而有效的抑制残余失调。
[0104] 本实施例提供的模数转换电路，模拟信号经第一斩波器和第二斩波器调制到高频 段后，经模数转换器将噪声整形后输出数字码流。此时，有用信号处于高频段，而噪声、失调 和量化噪声处于低频段。该数字码流经第三斩波器和第四斩波器调制后，有用信号处于低 频段，而噪声、失调和量化噪声处于高频段，经信号抽取器将高频段的噪声、失调以及量化 噪声等干扰因素滤除，减小模数转换器中运算放大器产生的低频噪声和失调电压对模数转 换的影响，提高信号处理的精度。同时，因为在理想情况下，第一斩波器、第二斩波器、第三 斩波器和第四斩波器产生的斩波波纹平均能量为零，由斩波波纹引起的模数转换器中运算 放大器形成的残余失调被清除。本实施例提供的模数转换电路，能够减小模数转换器中运 算放大器产生的低频噪声和失调电压对模数转换的影响，提高了处理后信号的信噪比，提 升了信号处理系统的精度。
[0105] 实施例二：
[0106] 参见图3(a)，该图为本发明提供的模数转换电路的实施例二的示意图。相较于图 2,本实施例提供了一种更加具体的模数转换电路的实现结构。
[0107] 为了更加有效的滤除数字信号中噪声和失调，降低对信号抽取器性能的要求，本 实施例提供的所述调制电路100,还包括:第一滤波器106;
[0108] 所述第一滤波器106的输入端连接所述第三斩波器103的输出端，所述第一滤波器 106的第二端连接所述第四斩波器104的输入端。
[0109] 需要说明的是，模数转换器105输出的数字码流中，有用信号位于高频段，量化噪 声以及运算放大器产生的低频噪声和失调等干扰因素位于低频段。此时，第三斩波器103将 有用信号调制到第一斩波信号的奇次谐波，而低频处的噪声和失调被调制到高频段。经第 一滤波器106,可将高频段的噪声和失调等干扰因素滤除。滤除噪声和失调后的数字码流经 第四斩波器104调制，可将有用信号恢复至初始频率段。
[0110] 第四斩波器104调制后残余的噪声可进一步经信号抽取器200滤除。
[0111] 参见图3(b)，该图为本发明提供的模数转换电路的实施例二的另一种示意图。
[0112] 所述调制电路100,还包括:第二滤波器107
[0113]所述第二滤波器107的输入端连接所述第四斩波器104的输出端，所述第二滤波 102的输出端连接所述信号抽取器200的输入端。
[0114] 可以理解的是，第二滤波器107可将高频段的噪声和失调滤除。其数出的信号经信 号抽取器200进行滤除噪声以及采样处理后，可提高信号处理的精度。
[0115] 可以理解的是，第一滤波器106和第二滤波器107的作用相同，只是在模数转换电 路中的位置不同。第一滤波器106和第二滤波器107均可以是数字低通滤波器。第一滤波器 106的截止频率和第二滤波器107的截止频率可根据实际情况选取。
[0116] 本实施例提供的模数转换电路，在第三斩波器和信号抽取器之间添加一个数字低 通滤波器，可提高处理后信号的信噪比，提升信号处理系统的精度。并且，该数字低通滤波 器可降低模数转换电路中对信号抽取器性能的要求，降低电路的制作成本。
[0117]斩波器内部结构：
[0118]参见图4(a)，该图为本发明提供的模数转换电路中第一斩波器和第四斩波器的结 构图。
[0119]所述第一斩波器，包括：第一开关网络l〇la、第二开关网络101b、第三开关网络 IOlc和第四开关网络IOld;
[0120] 所述第一开关网络IOla的输入端连接所述第一斩波器的输入端的正极，所述第一 开关网络IOla的输出端连接所述第一斩波器的输出端的正极，所述第一开关网络IOla的控 制端连接第一控制信号φ?;
[0121] 所述第二开关网络IOlb的输入端连接所述第一斩波器的输出端的正极，所述第二 开关网络IOlb的输出端连接所述第一斩波器的输入端的负极，所述第二开关网络IOlb的控 制端连接第二控制信号φ2;
[0122] 所述第三开关网络IOlc的输入端连接所述第一斩波器的输入端的负极，所述第三 开关网络IOlC的输出端连接所述第一斩波器的输出端的负极，所述第三开关网络IOlC的控 制端连接所述第一控制信号φ?;
[0123] 所述第四开关网络IOld的输入端连接所述第一斩波器的输入端的正极，所述第四 开关网络IOld的输出端连接所述第一斩波器的输出端的负极，所述第四开关网络IOld的控 制端连接所述第二控制信号φ2;
[0124] 所述第一控制信号φ?为所述第一斩波信号(pel，
[0125] 所述第二控制信号φ2的频率和所述第一控制信号φ?的频率相同，且所述第二控 制信号φ2和所述第一控制信号φ?的相位差为(2Ν+1)π，其中N为大于等于零的整数；
[0126] 可以理解的是，第一控制信号φ?与第二控制信号φ2为互补信号。
[0127] 所述第四斩波器的内部结构与所述第一斩波器的内部结构相同；
[0128] 所述第四斩波器的控制方法与所述第一斩波器的控制方法相同。
[0129] 斩波器内部开关管的关断状态为:第一开关网络IOla和第三开关网络IOlc导通、 第二开关网络IOlb和第四开关网络IOld关断，或，第一开关网络IOla和第三开关网络IOlc 关断、第二开关网络IOlb和第四开关网络IOld导通。
[0130] 可以理解的是，第一开关网络101a、第二开关网络101b、第三开关网络IOlc和第四 开关网络101 d可以为NMOS管或PMOS管。
[0131] 参见图4(b)，该图为本发明提供的模数转换电路中第二斩波器和第三斩波器的结 构图。
[0132] 可以理解的是，第二斩波器的内部结构和第一斩波器的内部结构相同，但第二斩 波器的控制信号和第一斩波器的控制信号不同。
[0133] 所述第二斩波器，包括：第五开关网络102a、第六开关网络102b、第七开关网络 102c和第八开关网络102d;
[0134] 所述五开关网络102a的输入端连接所述第二斩波器的输入端的正极，所述第五开 关网络102a的输出端连接所述第二斩波器的输出端的正极，所述第五开关网络102a的控制 端连接第三控制信号φ3;
[0135] 所述第六开关网络102b的输入端连接所述第二斩波器的输出端的正极，所述第六 开关网络102b的输出端连接所述第二斩波器的输入端的负极，所述第六开关网络102b的控 制端连接第四控制信号φ4;
[0136] 所述第七开关网络102c的输入端连接所述第二斩波器的输入端的负极，所述第七 开关网络102c的输出端连接所述第二斩波器的输出端的负极，所述第七开关网络102c的控 制端连接所述第三控制信号φ3;
[0137] 所述第八开关网络102d的输入端连接所述第二斩波器的输入端的正极，所述第八 开关网络102d的输出端连接所述第二斩波器的输出端的负极，所述第八开关网络102d的控 制端连接所述第四控制信号φ4;
[0138] 所述第三控制信号φ3为所述第二斩波信号(pc:2:;
[0139] 所述第四控制信号φ4的频率和所述第三控制信号φ3的频率相同，且所述第四控 制信号:φ4和所述第三控制信号φ3的相位差为(2Ν+1)π，其中N为大于等于零的整数；
[0140]可以理解的是，第三控制信号φ3与第四控制信号φ4为互补信号。
[0141] 所述第三斩波器的内部结构与所述第二斩波器的内部结构相同；
[0142] 所述第三斩波器的控制方法与所述第二斩波器的控制方法相同。
[0143] 斩波器内部开关管的关断状态为：第五开关网络102a和第七开关网络102c导通、 第六开关网络l〇2b和第八开关网络102d关断，或，第五开关网络102a和第七开关网络102c 关断、第六开关网络l〇2b和第八开关网络102d导通。
[0144] 可以理解的是，第五开关网络102a、第六开关网络102b、第七开关网络102c和第八 开关网络102d可以为NMOS管或PMOS管。
[0145] 第一斩波器和第四斩波器的内部结构以及控制方法均相同，而第二斩波器和第三 斩波器的内部结构以及控制方法均相同。
[0146] 参见图5(a)，该图为本发明提供的模数转换电路的第一斩波器和第四斩波器的另 一种结构图。
[0147] 为进一步降低斩波器中开关器件的电荷注入效等非理想效应对模数转换电路输 出信号的信噪比和精度的影响，所述第一开关网络l〇la，包括:第一匪OS管匪1和第一PMOS 管 PM1;
[0148] 所述第一匪OS管匪1的漏极连接所述第一开关网络IOla的输入端，所述第一 NMOS 管匪1的源极连接所述第一开关网络IOla的输出端，所述第一 NMOS管匪1的栅极连接所述第 一控制信号φ?;
[0149] 所述第一 PMOS管PMl的源极连接所述第一 NMOS管匪1的漏极，所述第一 PMOS管PMl 的漏极连接所述第一 NMOS管NMl的源极，所述第一 PMOS管PMl的栅极连接所述第二控制信号 φ2；
[0150] 可以理解的是，第一 NMOS管匪1和第一 PMOS管PMl构成CMOS互补开关。CMOS互补开 关导通时电阻较小，可以降低开关的电荷注入效应等非理想效应对模数转换电路的影响。 第二匪OS管匪2和第二PMOS管PM2、第三NMOS管匪3和第三PMOS管PM3以及第四匪OS管NM4和 第四PMOS管PM4的连接关系与第一匪OS管匪1和第一PMOS管PMl的连接关系相似，均构成 CMOS互补开关。
[0151] 所述第二开关网络IOlb，包括:第二NMOS管NM2和第二PMOS管PM2;
[0152] 所述第二匪OS管匪2的漏极连接所述第二开关网络IOlb的输入端，所述第二NMOS 管匪2的源极连接所述第二开关网络IOlb的输出端，所述第二NMOS管匪2的栅极连接所述第 二控制信号印力
[0153] 所述第二PMOS管PM2的源极连接所述第二NMOS管匪2的漏极，所述第二PMOS管PM2 的漏极连接所述第二NMOS管NM2的源极，所述第二PMOS管PM2的栅极连接所述第一控制信号 φ? ；
[0154] 所述第三开关网络101c，包括:第三NMOS管ΝΜ3和第三PMOS管ΡΜ3;
[0155] 所述第三匪OS管匪3的漏极连接所述第三开关网络IOlc的输入端，所述第三NMOS 管匪3的源极连接所述第三开关网络IOlc的输出端，所述第三NMOS管匪3的栅极连接所述第 一控制信号φ?;
[0156] 所述第三PMOS管ΡΜ3的源极连接所述第三NMOS管匪3的漏极，所述第三PMOS管ΡΜ3 的漏极连接所述第三NMOS管ΝΜ3的源极，所述第三PMOS管ΡΜ3的栅极连接所述第二控制信号 φ2:;
[0157] 所述第四开关网络IOld，包括:第四NMOS管ΝΜ4和第四PMOS管ΡΜ4;
[0158] 所述第四匪OS管匪4的漏极连接所述第四开关网络IOld的输入端，所述第四NMOS 管NM4的源极连接所述第四开关网络IOld的输出端，所述第四NMOS管匪4的栅极连接所述第 二控制信号
[0159] 所述第四PMOS管PM4的源极连接所述第四NMOS管匪4的漏极，所述第四PMOS管PM4 的漏极连接所述第四NMOS管NM4的源极，所述第四PMOS管PM4的栅极连接所述第一控制信号 φ?。
[0160] 参见图5(b)，该图为本发明提供的模数转换电路中第二斩波器和第三斩波器的另 一种结构图。
[0161] 所述第五开关网络IOla，包括:第五NMOS管ΝΜ5和第五PMOS管ΡΜ5;
[0162] 所述第五匪OS管匪5的漏极连接所述第五开关网络IOla的输入端，所述第五NMOS 管匪5的源极连接所述第五开关网络IOla的输出端，所述第五NMOS管匪5的栅极连接所述第 三控制信号φ3;
[0163] 所述第五PMOS管ΡΜ5的源极连接所述第五NMOS管匪5的漏极，所述第五PMOS管ΡΜ5 的漏极连接所述第五NMOS管ΝΜ5的源极，所述第五PMOS管ΡΜ5的栅极连接所述第四控制信号 φ4；
[0164] 所述第六开关网络102b，包括:第六NMOS管ΝΜ6和第六PMOS管ΡΜ6;
[0165] 所述第六匪OS管匪6的漏极连接所述第六开关网络IOlb的输入端，所述第六NMOS 管匪6的源极连接所述第六开关网络IOlb的输出端，所述第六NMOS管匪6的栅极连接所述第 四控制信号φ4:;
[0166] 所述第六PMOS管ΡΜ6的源极连接所述第六NMOS管匪6的漏极，所述第六PMOS管ΡΜ6 的漏极连接所述第六NMOS管ΝΜ6的源极，所述第六PMOS管ΡΜ6的栅极连接所述第三控制信号 φ3;
[0167] 所述第七开关网络102c，包括:第七NMOS管ΝΜ7和第七PMOS管ΡΜ7;
[0168] 所述第七匪OS管匪7的漏极连接所述第七开关网络IOlc的输入端，所述第七NMOS 管匪7的源极连接所述第七开关网络IOlc的输出端，所述第七NMOS管匪7的栅极连接所述第 三控制信号φ3;
[0169] 所述第七PMOS管ΡΜ7的源极连接所述第七NMOS管匪7的漏极，所述第七PMOS管ΡΜ7 的漏极连接所述第七NMOS管ΝΜ7的源极，所述第七PMOS管ΡΜ7的栅极连接所述第四控制信号 (ρ4;
[0170] 所述第八开关网络102d，包括:第八NMOS管NM8和第八PMOS管PM8;
[0171] 所述第八匪OS管匪8的漏极连接所述第八开关网络IOld的输入端，所述第八NMOS 管匪8的源极连接所述第八开关网络IOld的输出端，所述第八NMOS管匪8的栅极连接所述第 四控制信号φ4;
[0172] 所述第八PMOS管ΡΜ8的源极连接所述第八NMOS管匪8的漏极，所述第八PMOS管ΡΜ8 的漏极连接所述第八NMOS管ΝΜ8的源极，所述第八PMOS管ΡΜ8的栅极连接所述第三控制信号 φ3β
[0173] 本实施例提供的模数转换电路，斩波器采用CMOS工艺制作，能够有效降低模数转 换器中运算放大器的噪声以及失调电压对模数转换精度的影响，提高处理后信号的信噪 比，提升信号处理系统的精度。
[0174] 实施例三：
[0175] 参见图6,该图为本发明提供的模数转换电路的实施例三的示意图。相较于图2,本 实施例提供了一种更加具体的模数转换电路的实现结构。
[0176] 本实施例提供的模数转换电路中，所述模数转换器105,用于以第一采样频率fsl 对所述第二斩波器102的输出信号进行采样；
[0177]所述第一采样频率f s I ^ 2*fmax，fmax为所述模拟信号的最大频率。
[0178]可以理解的是，模数转换器105-般使用远大于奈奎斯特采样频率的频率对模拟 信号进行采样，即过采样，以提高输出的数字信号的信噪比。第一采样频率fsl=M*2fmax，M 的取值一般在8-256之间，可根据实际情况选取。
[0179]所述模数转换器105,包括:积分模块105a、模数转换模块105b、数模转换模块105c 和比较模块105d;
[0180]所述积分模块105a的输入端连接所述比较模块105d的输出端，所述积分模块105a 的输出端连接所述模数转换模块l〇5b的输入端；
[0181]所述模数转换模块l〇5b的输出端连接所述第三斩波器103的输入端；
[0182] 所述数模转换模块105c的输入端连接所述模数转换模块105b的输出端，所述数模 转换模块l〇5c的输出端连接所述比较模块105d的负输入端；
[0183] 所述比较模块105d的正输入端连接所述第二斩波器102的输出端。
[0184]第二斩波器输出的信号经积分模块105a噪声整形后，经模数转换模块105b量化输 出。输出信号经数模转换模块l〇5c处理后通过比较模块105d与第二斩波器的输出信号做差 比较，逐步减小差值，使得模数转换器105的输出信号接近输入信号。
[0185] 需要说明的是，积分模块105a可以为前馈环路滤波器，即一种离散时间积分器。模 数转换器105可以为单环Sigma-Delta调制器或级联型Sigma-Delta调制器。积分模块105a 包括的离散时间积分器的个数越多，输出就越接近输出，模数转换的精度就越高。
[0186] 所述信号抽取器200,用于滤除所述调制电路100输出信号中频率大于第一预设频 率的噪声；
[0187] 所述第一预设频率大于等于所述模拟信号的最大频率；
[0188] 所述信号抽取器200,还用于对所述调制电路的输出信号进行降采样处理，使采样 频率将为第二采样频率；
[0189] 所述第二采样频率fs2<fsl且fs2彡2*fmax，fsl为第一采样频率，fmax为所述模 拟信号的最大频率。
[0190]信号抽取器200,一方面滤除信号带宽以外的噪声；另一方面对输出的数字信号进 行二次采样，降低数字信号的采样频率，方便数字信号的传输与存储，减少功耗浪费。
[0191]可以理解的是，信号抽取器200的噪音滤除部分可由级联梳状滤波器和若干个半 带滤波器级联组成。信号抽取器200的二次采样可采用某一中间采样频率对信号进行多次 采样，最终使采样频率降低为第二采样频率fs2。第二采样频率fs2可根据实际需要依据奈 奎斯特采样定理选取。
[0192] 本实施例提供的数模转换电路，还包括:第三滤波器300;
[0193] 所述第三滤波器300,用于滤除所述模拟信号中大于第二预设频率的噪声，并将滤 除后的信号发送至所述调制电路100;
[0194] 所述第二预设频率f2 = fsl/2，fsl为所述第一采样频率。
[0195] 根据奈奎斯特采样定理，采样频率需大于输入信号频率的两倍，否则会造成混叠。 第三滤波器300将模拟信号中高于1/2采样频率的频谱上的信号，降低对模数转换电路性能 的要求，避免混叠。
[0196] 可以理解的是，过采样降低了对第三滤波器300性能的要求，降低了模数转换电路 的制作成本。
[0197] 以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。虽 然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。任何熟悉本领域的技术人 员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明 技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离 本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同 变化及修饰，均仍属于本发明技术方案保护的范围内。
【主权项】
1. 一种模数转换电路，其特征在于，包括:调制电路； 所述调制电路，包括：第一斩波器、第二斩波器、第三斩波器、第四斩波器和模数转换 器； 所述第一斩波器的输入端连接模拟信号，所述第一斩波器的输出端连接所述第二斩波 器的输入端，所述第一斩波器的控制端连接第一斩波信号； 所述第二斩波器的输出端连接所述模数转换器的输入端，所述第二斩波器的控制端连 接第二斩波信号； 所述模数转换器的输出端连接所述第三斩波器的输入端； 所述第三斩波器的输出端连接所述第四斩波器的输入端，所述第三斩波器的控制端连 接所述第二斩波信号； 所述第四斩波器的输出端连接信号抽取器的输入端，所述第四斩波器的控制端连接所 述第一斩波信号； 所述第一斩波信号的频率小于所述第二斩波信号的频率。2. 根据权利要求1所述的模数转换电路，其特征在于，所述调制电路，还包括:第一滤波 器； 所述第一滤波器的输入端连接所述第三斩波器的输出端，所述第一滤波器的第二端连 接所述第四斩波器的输入端。3. 根据权利要求1所述的模数转换电路，其特征在于，所述调制电路，还包括:第二滤波 器 所述第二滤波器的输入端连接所述第四斩波器的输出端，所述第二滤波的输出端连接 所述信号抽取器的输入端。4. 根据权利要求1所述的模数转换电路，其特征在于，所述第一斩波器，包括:第一开关 网络、第二开关网络、第三开关网络和第四开关网络； 所述第一开关网络的输入端连接所述第一斩波器的输入端的正极，所述第一开关网络 的输出端连接所述第一斩波器的输出端的正极，所述第一开关网络的控制端连接第一控制 信号； 所述第二开关网络的输入端连接所述第一斩波器的输出端的正极，所述第二开关网络 的输出端连接所述第一斩波器的输入端的负极，所述第二开关网络的控制端连接第二控制 信号； 所述第三开关网络的输入端连接所述第一斩波器的输入端的负极，所述第三开关网络 的输出端连接所述第一斩波器的输出端的负极，所述第三开关网络的控制端连接所述第一 控制信号； 所述第四开关网络的输入端连接所述第一斩波器的输入端的正极，所述第四开关网络 的输出端连接所述第一斩波器的输出端的负极，所述第四开关网络的控制端连接所述第二 控制信号； 所述第一控制信号为所述第一斩波信号； 所述第二控制信号的频率和所述第一控制信号的频率相同，且所述第二控制信号和所 述第一控制信号的相位差为(2Ν+1)π，其中N为大于等于零的整数； 所述第四斩波器的内部结构与所述第一斩波器的内部结构相同； 所述第四斩波器的控制方法与所述第一斩波器的控制方法相同。5. 根据权利要求1所述的模数转换电路，其特征在于，所述第二斩波器，包括:第五开关 网络、第六开关网络、第七开关网络和第八开关网络； 所述五开关网络的输入端连接所述第二斩波器的输入端的正极，所述第五开关网络的 输出端连接所述第二斩波器的输出端的正极，所述第五开关网络的控制端连接第三控制信 号； 所述第六开关网络的输入端连接所述第二斩波器的输出端的正极，所述第六开关网络 的输出端连接所述第二斩波器的输入端的负极，所述第六开关网络的控制端连接第四控制 信号； 所述第七开关网络的输入端连接所述第二斩波器的输入端的负极，所述第七开关网络 的输出端连接所述第二斩波器的输出端的负极，所述第七开关网络的控制端连接所述第三 控制信号； 所述第八开关网络的输入端连接所述第二斩波器的输入端的正极，所述第八开关网络 的输出端连接所述第二斩波器的输出端的负极，所述第八开关网络的控制端连接所述第四 控制信号； 所述第三控制信号为所述第二斩波信号； 所述第四控制信号的频率和所述第三控制信号的频率相同，且所述第四控制信号和所 述第三控制信号的相位差为(2Ν+1)π，其中N为大于等于零的整数； 所述第三斩波器的内部结构与所述第二斩波器的内部结构相同； 所述第三斩波器的控制方法与所述第二斩波器的控制方法相同。6. 根据权利要求4所述的模数转换电路，其特征在于， 所述第一开关网络，包括:第一 NMOS管和第一 PMOS管； 所述第一匪OS管的漏极连接所述第一开关网络的输入端，所述第一 NMOS管的源极连接 所述第一开关网络的输出端，所述第一 NMOS管的栅极连接所述第一控制信号； 所述第一 PMOS管的源极连接所述第一匪OS管的漏极，所述第一 PMOS管的漏极连接所述 第一 NMOS管的源极，所述第一 PMOS管的栅极连接所述第二控制信号； 所述第二开关网络，包括:第二NMOS管和第二PMOS管； 所述第二匪OS管的漏极连接所述第二开关网络的输入端，所述第二NMOS管的源极连接 所述第二开关网络的输出端，所述第二NMOS管的栅极连接所述第二控制信号； 所述第二PMOS管的源极连接所述第二匪OS管的漏极，所述第二PMOS管的漏极连接所述 第二NMOS管的源极，所述第二PMOS管的栅极连接所述第一控制信号； 所述第三开关网络，包括:第三NMOS管和第三PMOS管； 所述第三匪OS管的漏极连接所述第三开关网络的输入端，所述第三NMOS管的源极连接 所述第三开关网络的输出端，所述第三NMOS管的栅极连接所述第一控制信号； 所述第三PMOS管的源极连接所述第三匪OS管的漏极，所述第三PMOS管的漏极连接所述 第三NMOS管的源极，所述第三PMOS管的栅极连接所述第二控制信号； 所述第四开关网络，包括:第四NMOS管和第四PMOS管； 所述第四匪OS管的漏极连接所述第四开关网络的输入端，所述第四NMOS管的源极连接 所述第四开关网络的输出端，所述第四NMOS管的栅极连接所述第二控制信号； 所述第四PMOS管的源极连接所述第四NMOS管的漏极，所述第四PMOS管的漏极连接所述 第四NMOS管的源极，所述第四PMOS管的栅极连接所述第一控制信号。7. 根据权利要求5所述的模数转换电路，其特征在于， 所述第五开关网络，包括:第五NMOS管和第五PMOS管； 所述第五匪OS管的漏极连接所述第五开关网络的输入端，所述第五NMOS管的源极连接 所述第五开关网络的输出端，所述第五NMOS管的栅极连接所述第三控制信号； 所述第五PMOS管的源极连接所述第五匪OS管的漏极，所述第五PMOS管的漏极连接所述 第五NMOS管的源极，所述第五PMOS管的栅极连接所述第四控制信号； 所述第六开关网络，包括:第六NMOS管和第六PMOS管； 所述第六匪OS管的漏极连接所述第六开关网络的输入端，所述第六NMOS管的源极连接 所述第六开关网络的输出端，所述第六NMOS管的栅极连接所述第四控制信号； 所述第六PMOS管的源极连接所述第六NMOS管的漏极，所述第六PMOS管的漏极连接所述 第六NMOS管的源极，所述第六PMOS管的栅极连接所述第三控制信号； 所述第七开关网络，包括:第七NMOS管和第七PMOS管； 所述第七匪OS管的漏极连接所述第七开关网络的输入端，所述第七NMOS管的源极连接 所述第七开关网络的输出端，所述第七NMOS管的栅极连接所述第三控制信号； 所述第七PMOS管的源极连接所述第七匪OS管的漏极，所述第七PMOS管的漏极连接所述 第七NMOS管的源极，所述第七PMOS管的栅极连接所述第四控制信号； 所述第八开关网络，包括:第八NMOS管和第八PMOS管； 所述第八匪OS管的漏极连接所述第八开关网络的输入端，所述第八NMOS管的源极连接 所述第八开关网络的输出端，所述第八NMOS管的栅极连接所述第四控制信号； 所述第八PMOS管的源极连接所述第八匪OS管的漏极，所述第八PMOS管的漏极连接所述 第八NMOS管的源极，所述第八PMOS管的栅极连接所述第三控制信号。8. 根据权利要求1所述的模数转换电路，其特征在于，所述模数转换器，包括：积分模 块、模数转换模块、数模转换模块和比较模块； 所述积分模块的输入端连接所述比较模块的输出端，所述积分模块的输出端连接所述 模数转换模块的输入端； 所述模数转换模块的输出端连接所述第三斩波器的输入端； 所述数模转换模块的输入端连接所述模数转换模块的输出端，所述数模转换模块的输 出端连接所述比较模块的负输入端； 所述比较模块的正输入端连接所述第二斩波器的输出端。9. 根据权利要求1所述的模数转换电路，其特征在于， 所述模数转换器，用于以第一采样频率对所述第二斩波器的输出信号进行采样； fs I ^ 2*fmax，fs 1为所述第一采样频率，fmax为所述模拟信号的最大频率； 所述信号抽取器，用于滤除所述调制电路的输出信号中频率大于第一预设频率的噪 声； 所述第一预设频率大于等于所述模拟信号的最大频率； 所述信号抽取器，还用于对所述调制电路的输出信号进行降采样处理，使采样频率降 为第二米样频率； fsl彡fs2^： 2*fmax，fs2为所述第二采样频率，fs 1为所述第一采样频率，fmax为所述模 拟信号的最大频率。10.根据权利要求9所述的数模转换电路，其特征在于，还包括:第三滤波器； 所述第三滤波器，用于滤除所述模拟信号中大于第二预设频率的噪声，并将滤除后的 信号发送至所述调制电路； f2 = fs 1/2，f2为所述第二预设频率，fs 1为所述第一采样频率。
【文档编号】H03M1/06GK105915219SQ201610217816
【公开日】2016年8月31日
【申请日】2016年4月8日
【发明人】何青, 王玮冰, 李佳
【申请人】中国科学院微电子研究所