高功率因数低总谐波失真的led恒流驱动电路的制作方法

高功率因数低总谐波失真的led恒流驱动电路的制作方法
【专利摘要】本发明提供一种高功率因数低总谐波失真的LED恒流驱动电路，包括：一恒流驱动电路本体，恒流驱动电路本体连接一外围电路；以及一输入电容放电控制模块，输入电容放电控制模块连接恒流驱动电路本体，用于控制外围电路的一输入电容的放电使得外围电路的一输入电压跟随外围电路的一交流电源的电压变化而变化并减少输入电压处于谷值的时间。本发明的一种高功率因数低总谐波失真的LED恒流驱动电路具有在保证输入电流的平均值与输入电压成固定正比关系的同时，尽量减小甚至消除在交流电源电压进入谷底和上升期间输入电容带来的失真影响，动态调整使输入电压能够跟随交流电源电压进入谷底但不长时间处于深度谷底，大幅提高PF、降低THD的优点。
【专利说明】
高功率因数低总谐波失真的LED恒流驱动电路
技术领域
[0001] 本发明涉及恒流驱动电路领域，尤其涉及一种高功率因数低总谐波失真的LED恒 流驱动电路。
【背景技术】
[0002] 功率因数(PF)及总谐波失真（THD)是开关电源领域重要的性能指标。其实现原理 是让系统输入电流Iin的平均值lav与AC电源电压成固定正比关系。
[0003] 现有的技术方案大多采用固定开关导通时间使得开关峰值电流Ipk跟随输入电压 Vin的方式实现高PF、低THD。
[0005] 其中，L为电感值，Ton为开关固定导通时间;D为开关的占空比；可知，lav与Vin的 比例与D直接相关。当Vin变化时，Ton保持不变，D变化，导致lav与Vin的比例变化。
[0006] 实际情况下，当AC电源电压进入谷底时，由于输入电容不能完全放电，输入电容上 的电压Vin无法完全跟随AC电源电压，因此Ton确定的lav与AC电源电压的比例变化；当AC电 源电压上升时，输入电容的充电电流也使lav与AC电源电压比例变化。现有方案的以上缺点 限制了PF的提高与THD的降低。
[0007] LED驱动电源属于非线性的开关电源电路，若不做相应处理，当在电网中大量使用 时，较低的PF值会干扰电网电压并增大系统损耗;同时较高的THD导致谐波电流严重污染供 电系统和其他用电用户，甚至会损坏用电设备。
[0008] 功率因数PF与总谐波失真THD的关系为：
[0010]其中Φ为电流基波与电压信号的相位差。要实现高的PF与低的THD，需要将系统输 入电流Iin的平均值lav与AC电源电压成固定比例。
[0011] 目前已知的实现高PF及低THD的方案有两种。
[0012] 请参阅图1，一种采用固定导通时间提高功率因数的电路，采样反馈电路11采样电 阻Res上的电压信号CS，经处理得到反映 LED灯串输出电流的Io_fb信号，并将Io_fb作为反 馈信号输入跨导模块GM。跨导模块GM将Io_fb与内部参考电压Vref的差分信号转换为线性 电流输出到补偿电容Ccomp。导通时间产生电路12根据输入信号Vcomp调整输出导通时间信 号 Ton实现恒流控制。导通时间信号Ton经开关信号产生逻辑电路13输出开关控制信号 switch并由驱动电路14驱动外部功率M0S管M0。由于Vcomp的相对稳定，Ton在AC电源周期内 基本固定，因此功率管M0的峰值电流Ipk与Vin成固定比例。一定程度上实现了提高PF、降低 THD的目的。
[0013] 但由于Ton只能确保开关峰值电流
[0014] 其与Vin成正比关系，而实际的输入电流平均值Iav=Ipk · D，因此lav与Vin比例 与占空比D直接相关，PF提升与THD降低程度有限，其工作波形请参阅图2。
[0015] 请参阅图3,一种采用占空比信号调制导通时间提高功率因数的电路，其在上一方 案的基础上，增加开关占空比信号D作为导通时间产生电路12的输入，使得输出的Ton与D的 乘积固定，确保输入平均电流lav与Vin的比例固定，从而大幅提高PF、降低THD。
[0016] 该方案虽然将占空比信号D反馈至导通时间产生电路12，使得公式：
[0017]其中Ton · D为常数，确保输入电流平均值lav与Vin成严格的正比关系。但是在实 际应用中，当AC电源电压进入谷底时，由于输入电容Cin的存在，Vin并不能完全跟随AC电源 电压进入谷底，导致lav与AC电源电压失真。而当AC电源电压上升时，给输入电容Cin充电的 电流也会导致lav与AC电源电压失真。从而限制PF的提升与THD的降低。其工作波形请参见 图4。
[0018] 可见现有的方案都无法最大程度提升PF及降低THD。两种方式都忽略了 AC电源电 压进入谷底时输入电容未完全放电和AC电源电压上升期间对输入电容充电的影响，从而限 制了 PF的提高和THD的降低。

【发明内容】

[0019 ]针对上述现有技术中的不足，本发明提供一种高功率因数低总谐波失真的LED恒 流驱动电路，具有在保证输入电流的平均值lav与输入电压Vin成固定正比关系的同时，尽 量减小甚至消除在AC电源电压进入谷底和上升期间，输入电容Cin带来的失真影响，动态调 整使得输入电压Vin能够跟随AC电源电压适当的进入谷底但不至于长时间处于深度谷底， 大幅提高PF、降低THD的优点。
[0020] 为了实现上述目的，本发明提供一种高功率因数低总谐波失真的LED恒流驱动电 路，包括：
[0021] 一恒流驱动电路本体，所述恒流驱动电路本体连接一外围电路，所述恒流驱动电 路本体包括一补偿电容和依次连接的一采样反馈电路、一跨导模块、一导通时间产生电路、 一开关信号产生逻辑电路和一驱动电路，所述补偿电容连接于所述跨导模块的输出端与一 等电位端之间；以及
[0022 ] -输入电容放电控制模块，所述输入电容放电控制模块连接所述恒流驱动电路本 体，用于控制所述外围电路的一输入电容的放电使得所述外围电路的一输入电压跟随所述 外围电路的一交流电源的电压变化而变化并减少所述输入电压处于谷值的时间。
[0023] 优选地，所述输入电容放电控制模块包括：
[0024] -采样保持电路，所述采样保持电路的输入端连接所述采样反馈电路和所述外围 电路；
[0025] 一第一比较器，所述第一比较器的正相输入端连接所述采样保持电路的输出端， 所述第一比较器的反相输入端连接第一参考电压输入端；
[0026] 一第二比较器，所述第二比较器的正相输入端连接所述采样保持电路的输出端， 所述第二比较器的反相输入端连接第二参考电压输入端；
[0027] -计数器，所述计数器的第一输入端连接所述第一比较器的输出端，所述计数器 的第二输入端连接所述开关信号产生逻辑电路的输出端；
[0028] -锁存器，所述锁存器的第一输入端连接所述第一比较器的输出端，所述锁存器 的第二输入端连接所述计数器的第一输出端，所述锁存器的一第三输入端连接所述计数器 的第二输出端；
[0029] -最小阈值调整逻辑模块，所述最小阈值调整逻辑模块的第一输入端连接所述锁 存器的第一输出端，所述最小阈值调整逻辑模块的第二输入端连接所述锁存器的第二输出 端，所述最小阈值调整逻辑模块的一第三输入端连接所述第二比较器的输出端；
[0030] -最小阈值产生模块，所述最小阈值产生模块的第一输入端连接所述最小阈值调 整逻辑模块的第一输出端，所述最小阈值产生模块的第二输入端连接所述最小阈值调整逻 辑模块的第二输出端；
[0031] 一第三比较器，所述第三比较器的正相输入端连接所述采样保持电路的输入端和 所述外围电路，所述第三比较器的反相输入端连接所述最小阈值产生模块的输出端;所述 第三比较器的输出端连接所述开关信号产生逻辑电路的第一输入端；以及
[0032] -电压上升检测模块，所述电压上升检测模块的第一输入端连接所述第一比较器 的输出端，所述电压上升检测模块的第二输入端连接所述第二比较器的输出端，所述电压 上升检测模块的输出端连接所述开关信号产生逻辑电路的第二输入端。
[0033] 优选地，所述计数器的第一输入端为清零复位端。
[0034] 优选地，所述锁存器的第一输入端为清零复位端。
[0035]优选地，所述最小阈值调整逻辑模块的第三输入端为清零复位端。
[0036]优选地，所述采样保持电路包括：
[0037] -第一开关，所述第一开关的第一端连接所述采样反馈电路和所述外围电路；
[0038] -第二开关，所述第二开关的第一端连接所述第一开关的第二端；
[0039] -缓冲器，所述缓冲器的输入端连接所述第二开关的第二端，所述缓冲器的输出 端连接所述第一比较器和所述第二比较器的正相输入端；
[0040] -第一电容，所述第一电容的第一端连接于所述第一开关与所述第二开关之间， 所述第一电容的第二端接地;以及
[0041] -第二电容，所述第二电容的第一端连接于所述第二开关与所述缓冲器之间，所 述第二电容的第二端接地。
[0042] 优选地，所述第一电容的容值大于所述第二电容的容值。
[0043] 优选地，所述最小阈值调整逻辑模块包括：
[0044] -或非门，所述或非门的第一输入端连接所述锁存器的第一输出端，所述或非门 的第二输入端连接所述锁存器的第二输出端；
[0045] -反相器，所述反相器的输入端连接所述或非门的输出端；
[0046] -传输门，所述传输门的输入端连接所述反相器的输出端，所述传输门的输出端 连接所述最小阈值产生模块的第一输入端，所述传输门的下降沿复位端连接所述第二比较 器的输出端；
[0047] -同或门，所述同或门的第一输入端连接所述锁存器的第一输出端，所述同或门 的第二输入端连接所述锁存器的第二输出端；以及
[0048] - D触发器，所述D触发器的D端连接所述同或门的输出端，所述D触发器的CP端和 所述D触发器的下降沿复位端连接所述第二比较器的输出端，所述D触发器的Q端连接所述 最小阈值产生模块的第二输入端。
[0049] 优选地，所述电压上升检测模块包括一异或门，所述异或门的第一输入端连接所 述第一比较器的输出端，所述异或门的第二输入端连接所述第二比较器的输出端，所述异 或门的输出端连接所述开关信号产生逻辑电路的第二输入端。
[0050] 优选地，所述外围电路包括：
[0051 ] 一交流电源；
[0052] 一整流桥，所述整流桥的输入端连接所述交流电源；
[0053] 一功率M0S管，所述功率M0S管的漏极连接所述整流桥的输出端，所述功率M0S管的 栅极连接所述驱动电路的输出端；
[0054] -采样电阻，所述采样电阻的第一端连接所述功率M0S管的源极和所述采样保持 电路的输入端，所述采样电阻的第二端连接所述等电位端；
[0055] 一电感，所述电感的第一端连接所述采样电阻的第二端，所述电感的第二端接地；
[0056] 所述输入电容，所述输入电容的第一端连接所述整流桥输出端，所述输入电容的 第二端接地；
[0057] -续流二极管，所述续流二极管的负极连接于所述功率M0S管的源极；
[0058] 一输出电容，所述输出电容第一端连接所述续流二极管的正极，所述输出电容第 二端接地；
[0059] - LED负载，所述LED负载并联于所述输出电容两端。
[0060] 本发明由于采用了以上技术方案，使其具有以下有益效果：
[00611输入电容放电控制模块用于控制外围电路的一输入电容的放电使得外围电路的 一输入电压跟随外围电路的一交流电源的电压变化而变化并减少输入电压处于谷值的时 间。采样反馈电路用于生成反映LED负载输出电流的输出信号Io_fb。跨导模块GM将采样反 馈电路的输出信号I0_fb与内部参考电平信号Vref比较，线性输出电流至补偿电容Ccomp， 并产生电平信号Vcomp用于决定开关导通时间。开关信号产生逻辑电路用于生成开关控制 信号switch。驱动电路用于生成驱动信号DRV来驱动功率M0S管的导通和关断。通过输入电 容放电控制模块各组件的配合，实现在保证输入电流的平均值lav与输入电压Vin成固定正 比关系的同时，尽量减小甚至消除在AC电源电压进入谷底和上升期间输入电容Cin带来的 失真影响，动态调整使得输入电压Vin能够跟随交流电源的电压适当的进入谷底但不至于 长时间处于深度谷底，实现大幅提高PF、降低THD。
【附图说明】
[0062] 图1为现有的一种采用固定导通时间提高功率因数的电路结构示意图；
[0063] 图2为现有的一种采用固定导通时间提高功率因数的电路的工作波形图；
[0064] 图3为现有的一种采用占空比信号调制导通时间提高功率因数的电路结构示意 图；
[0065] 图4为现有的一种采用占空比信号调制导通时间提高功率因数的电路的工作波形 图；
[0066] 图5为本发明实施例的高功率因数低总谐波失真的LED恒流驱动电路的结构示意 图；
[0067] 图6为本发明实施例的采样保持电路的结构示意图；
[0068] 图7为本发明实施例的采样保持电路的两外部控制信号波形对比图；
[0069] 图8为本发明实施例的最小阈值调整逻辑模块的结构示意图；
[0070] 图9为本发明实施例的电压上升检测模块的结构示意图；
[0071 ]图10为本发明实施例的高功率因数低总谐波失真的LED恒流驱动电路的工作波形 图；
[0072] 图11为本发明实施例的高功率因数低总谐波失真的LED恒流驱动电路的工作信号 波形对比图。
【具体实施方式】
[0073] 下面根据附图5-11，给出本发明的较佳实施例，并予以详细描述，使能更好地理解 本发明的功能、特点。
[0074] 请参阅图5，本发明的一种高功率因数低总谐波失真的LED恒流驱动电路，包括:相 互连接的一恒流驱动电路本体1和一输入电容放电控制模块2，其中，恒流驱动电路本体1连 接一外围电路3，输入电容放电控制模块2用于控制外围电路3的一输入电容的放电使得外 围电路3的一输入电压跟随外围电路3的一交流电源AC的电压变化而变化并减少输入电压 Vin处于谷值的时间。
[0075] 其中，恒流驱动电路本体1包括一补偿电容Ccomp和依次连接的一采样反馈电路 11、一跨导模块GM、一导通时间产生电路12、一开关信号产生逻辑电路13和一驱动电路14， 补偿电容Ccomp连接于跨导模块GM的输出端与一等电位端之间。
[0076] 采样反馈电路11的输入为采样电阻Res上的电压信号CS，采样反馈电路11的输出 信号Io_fb反映LED负载32输出电流。
[0077]跨导模块GM的正输入为内部参考电平信号Vref，其负输入为采样反馈电路11的输 出信号I〇_fb。跨导模块GM的输出端与补偿电容Ccomp的上极板相连。跨导模块GM将采样反 馈电路11的输出信号I〇_fb与内部参考电平信号Vref比较，线性输出电流至补偿电容 Ccomp，并产生电平信号Vcomp，电平信号Vcomp用于决定开关导通时间。
[0078] 导通时间产生电路12的输入为电平信号Vcomp与一占空比信号D，输出为导通时间 信号Ton。导通时间产生电路12将占空比信号D与电平信号Vcomp调制输出D · Ton为固定值 的导通时间信号Ton。
[0079] 开关信号产生逻辑电路13的输入信号为导通时间信号Ton、第三比较器COM3的输 出信号esmin和电压上升检测模块26的输出信号Vin_r，开关信号产生逻辑电路13输出为功 率M0S管M0的开关控制信号switch。开关控制信号switch的高电平时间由导通时间信号 Ton、第三比较器COM3的输出信号esmin、电压上升检测模块26的输出信号Vin_r确定，当电 压上升检测模块26的输出信号Vin_r = 0时，第三比较器COM3的输出信号csmin=l且导通时 间信号Ton=l，开关控制信号switch才表示关断。当电压上升检测模块26的输出信号Vin_r =1时，开关控制信号switch的导通时间只由导通时间信号Ton确定。
[0080] 驱动电路14的输入信号为开关控制信号switch，输出驱动信号DRV。驱动电路14将 开关信号产生逻辑电路13输出的开关控制信号switch用于驱动功率M0S管M0。
[0081 ] 外围电路3包括一交流电源AC、一整流桥31、功率M0S管M0、一采样电阻Rcs、一电感 L0、输入电容Cin、一续流二极管D0、一输出电容Cout和一LED负载32。
[0082]其中，整流桥31的输入端连接交流电源AC，整流桥31的输入为交流电源AC的输入 电压，整流桥31的输出端与输入电容Cin上极板及功率M0S管M0的漏端相连。
[0083]功率M0S管M0的漏极连接整流桥31的输出端，功率M0S管M0的栅极连接驱动电路14 的输出端。
[0084]采样电阻Res的第一端连接功率M0S管M0的源极和采样保持电路21的输入端，采样 电阻Res的第二端连接等电位端，作为控制电路的参考地。
[0085]电感L0的第一端连接采样电阻Res的第二端并作为系统的参考地，电感L0的第二 端接地。
[0086]输入电容Cin的第一端连接整流桥31输出端，输入电容Cin的第二端接地。
[0087]续流二极管D0的负极连接于功率M0S管的源极。LED负载32阴极与输出电容Cout下 极板及续流二极管D0的阳极相连。
[0088]输出电容Cout第一端连接续流二极管D0的正极，输出电容Cout第二端接地。
[0089] LED负载32并联于输出电容Cout两端。
[0090]本实施例中，输入电容放电控制模块2包括一采样保持电路21、一第一比较器 C0M1、一第二比较器COM2、一计数器22、一锁存器23、一最小阈值调整逻辑模块24、一最小阈 值产生模块25、一第三比较器COM3和一电压上升检测模块26。
[0091 ]其中，采样保持电路21的输入端连接采样反馈电路11和外围电路3，采样保持电路 21的输入信号为采样电阻Res上的电压信号CS，输出采样保持电路21的输出信号esh。采样 保持电路21采样电压信号CS的峰值电压并保持直到下次功率M0S管M0导通时，在新的电压 信号CS峰值处更新采样保持电路21的输出信号esh。
[0092]第一比较器C0M1的正相输入端连接采样保持电路21的输出端，接收采样保持电路 21的输出信号esh，第一比较器C0M1的反相输入端连接第一参考电压输入端，本实施例中第 一参考电压输入端输入的第一参考电压大小米用50mV。输出第一比较器⑶Ml的输出信号 ers，用于检测判断输入电压Vin是否进入谷底。
[0093]第二比较器COM2的正相输入端连接采样保持电路21的输出端，接收采样保持电路 21的输出信号esh，第二比较器COM2的反相输入端连接第二参考电压输入端，本实施例中第 二参考电压输入端输入的第二参考电压大小米用500mV。输出第二比较器COM2的输出信号 hbk，用于检测判断输入电压Vin是否达到波峰。
[0094]计数器22的第一输入端连接第一比较器C0M1的输出端，接收第一比较器C0M1的输 出信号ers，计数器22的第二输入端连接开关信号产生逻辑电路13的输出端，接收开关控制 信号switch。计数器22的第一输出端输出第一计算结果ql，计数器22的第二输出端输出第 二计算结果q7。计数器22在第一比较器⑶Ml的输出信号crs = 0时，计数开关控制信号 switch的信号个数，并将第一计算结果ql和第二计算结果q7输出。其中第一计算结果ql = 1，表示在第一比较器C0M1的输出信号ers = 0期间，计数1个开关控制信号switch，第二计算 结果q7 = l表示计数器22的位数计满且锁定，该计数器22的位数可选。第一比较器C0M1的输 出信号crs = l时，输出第一计算结果ql、第二计算结果q7置位为0。其中，计数器22的第一输 入端为清零复位端。
[0095] 锁存器23的第一输入端连接第一比较器C0M1的输出端，接收第一比较器C0M1的输 出信号crs，锁存器23的第二输入端连接计数器22的第一输出端，接收第一计算结果ql，锁 存器23的一第三输入端连接计数器22的第二输出端，接收第二计算结果q7。锁存器23的第 一输出端输出第一锁存结果cl，锁存器23的第二输出端输出第二锁存结果c7。其中，锁存器 23的第一输入端为清零复位端。锁存器23将第一计算结果ql、第二计算结果q7的高电平锁 存。并在第一比较器C0M1的输出信号crs下降沿时，将锁存器23复位，使得第一锁存结果cl =0、第二锁存结果c7 = 0。
[0096] 最小阈值调整逻辑模块24的第一输入端连接锁存器23的第一输出端，接收第一锁 存结果cl，最小阈值调整逻辑模块24的第二输入端连接锁存器23的第二输出端，接收第二 锁存结果c7,最小阈值调整逻辑模块24的一第三输入端连接第二比较器COM2的输出端，接 收第二比较器COM2的输出信号hbk。最小阈值调整逻辑模块24的第一输出端输出第一调整 信号cpkminf，最小阈值调整逻辑模块24的第二输出端输出第二调整信号cpkminchg。其中 第一调整信号cpkminf标志最小电压信号CS阈值的调整方向，第二调整信号cpkminchg标志 是否调整最小电压信号CS阈值。第二比较器COM2的输出信号hbk用于最小阈值调整逻辑模 块24在下降沿清零复位，使得第一调整信号cpkminf =第二调整信号cpkminchg = 0。最小电 压信号CS阈值的调整方向由最小阈值调整逻辑模块24的输出第一调整信号cpkminf及第二 调整信号cpkminchg决定。调整的幅度为步进4mV，但是可根据应用效果适当调整。如果输入 电压Vin未进入谷底，则第一调整信号cpkminf = 0，最小电压信号CS阈值往大调整，尝试将 Vin下拉到谷底。如果Vin进入谷底但很快（即计数器22未计满时)又脱离谷底则最小电压信 号CS阈值往小调整，但第二调整信号cpkminchg不实施调整。如果输入电压Vin长时间（即计 数器22计数计满)进入谷底则最小电压信号CS阈值往小调整，减小Vin的下拉，第二调整信 号cpkminchg确定实施调整。该调整策略目的在于动态调整使得输入电压Vin能够跟随交流 电源AC的电压变化适当的进入谷底但不至于长时间处于深度谷底。平衡状态正是:输入电 压Vin进入谷底但很快（即计数器22未计满时）又脱离谷底如此保证输入电压Vin最大程度 跟随交流电源AC的输入电压，保证高PFC低THD。
[0097]最小阈值产生模块25的第一输入端连接最小阈值调整逻辑模块24的第一输出端， 接收第一调整信号cpkminf，最小阈值产生模块25的第二输入端连接最小阈值调整逻辑模 块24的第二输出端，接收第二调整信号cpkminchg。其中，最小阈值调整逻辑模块24的第三 输入端为清零复位端。最小阈值产生模块25根据第一调整信号cpkminf和第二调整信号 cpkminchg输出最小阈值信号vcpkmin，实现对最小阈值信号vcpkmin的调整。
[0098]第三比较器COM3的正相输入端连接采样保持电路21的输入端和外围电路3,接收 电压信号CS，第三比较器COM3的反相输入端连接最小阈值产生模块25的输出端，接收最小 阈值信号vcpkmin;第三比较器COM3的输出端连接开关信号产生逻辑电路13的第一输入端， 输出第三比较器COM3的输出信号csmin。
[0099]电压上升检测模块26的第一输入端连接第一比较器C0M1的输出端，接收第一比较 器C0M1的输出信号crs，电压上升检测模块26的第二输入端连接第二比较器COM2的输出端， 接收第二比较器COM2的输出信号hbk，电压上升检测模块26的输出端连接开关信号产生逻 辑电路13的第二输入端，输出电压上升检测模块26的输出信号Vin_r。电压上升检测模块26 用于检测标志交流电源AC的输入电压对输入电容Cin的充电阶段。
[0100]请参见图5、图6、图7,本实施例中，米样保持电路21包括:一第一开关SO、一第二开 关S1、一缓冲器211、一第一电容C0和一第二电容C1。
[0101] 其中，第一开关S0的第一端连接采样反馈电路11和外围电路3。第二开关S1的第一 端连接第一开关S0的第二端。在其他实施例中，第一开关S0和第二开关S1可采用开关M0S 管。
[0102] 缓冲器211的输入端连接第二开关S1的第二端，缓冲器211的输出端连接第一比较 器C0M1和第二比较器COM2的正相输入端。
[0103] 第一电容C0的第一端连接于第一开关SO与第二开关S1之间，第一电容C0的第二端 接地。第二电容C1的第一端连接于第二开关S1与缓冲器211之间，第二电容C1的第二端接 地。其中，第一电容C0的容值远大于第二电容C1的容值，保证在第二开关S1导通时，第一电 容C0上的电压不会有明显变化。第一开关S0的外部控制信号Swon为高电平时，第一开关S0 导通，第一电容C0上的电压跟随电压信号CS电压上升，功率M0S管M0关断且第一开关SO的外 部控制信号Swon为低时，第一开关S0断开，此时第一电容C0上的电压为电压信号CS的峰值。 同时第二开关S1的外部控制信号leboff为高电平且持续一固定时间，第二开关S1导通，第 二电容C1小电容上的电压跟随大电容第一电容C0上的电压，并被第二开关S1的外部控制信 号leboff缓冲输出。从而保证采样保持电路21的输出信号csh为电压信号CS峰值处的电压。
[0104] 请参阅图5、图8,最小阈值调整逻辑模块24包括一或非门241、一反相器242、一传 输门243、一同或门244和一D触发器。
[0105]其中，或非门241的第一输入端连接锁存器23的第一输出端，接收第一锁存结果 cl，或非门241的第二输入端连接锁存器23的第二输出端，接收第二锁存结果c7。
[0106]反相器242的输入端连接或非门241的输出端。
[0107]传输门243的输入端连接反相器242的输出端，传输门243的输出端连接最小阈值 产生模块25的第一输入端，传输门243的下降沿复位端连接第二比较器COM2的输出端，接收 第二比较器COM2的输出信号hbk。
[0108] 同或门244的第一输入端连接锁存器23的第一输出端，接收第一锁存结果cl，同或 门244的第二输入端连接锁存器23的第二输出端，接收第二锁存结果c7。
[0109] D触发器的D端连接同或门244的输出端，D触发器的CP端和D触发器的下降沿复位 端连接第二比较器⑶M2的输出端，接收第二比较器COM2的输出信号hbk，接收第二比较器 COM2的输出信号hbk，D触发器的Q端连接最小阈值产生模块25的第二输入端。
[0110] 传输门243的下降沿复位端和D触发器的下降沿复位端接收第二比较器COM2的输 出信号hbk，在第二比较器COM2的输出信号hbk下降沿时使得最小阈值调整逻辑模块24复 位，此时第一调整信号cpkminf =第二调整信号cpkminchg = 0。之后正常检测锁第一锁存结 果cl和第二锁存结果c7。当第一锁存结果cl、第二锁存结果c7有任何一个为高电平时，输出 第一调整信号cpkminf=l，最小电压信号CS阈值调整方向为减小，第一锁存结果cl、第二锁 存结果c7如果相同则在第二比较器COM2的输出信号hbk上升沿时触发第二调整信号 cpkminchg = l，开始调整最小电压信号CS阈值直到第二调整信号hbk下降沿复位。
[0111]请参阅图5、图9,电压上升检测模块26包括一异或门261，异或门261的第一输入端 连接第一比较器C0M1的输出端，异或门261的第二输入端连接第二比较器COM2的输出端，异 或门261的输出端连接开关信号产生逻辑电路13的第二输入端。
[0112] 请参阅图5,本发明的工作原理如下：
[0113] 采样反馈电路11采样电压信号CS得到反映LED负载32输出电流的采样反馈电路11 的输出信号I〇_fb，经过跨导模块GM调整，在补偿电容Ccomp上产生控制导通时间的电平信 号Vcomp。导通时间产生电路12将电平信号Vcomp与占空比信号D调制产生Ton · D为常数的 导通时间信号Ton。开关信号产生逻辑电路13和驱动电路14完成对功率M0S管M0的开关动 作。从而得到针对输入电压Vin的高PF低THD的LED恒流驱动效果。
[0114] 由于输入电容Cin，在交流输入电源的电压进入谷底时，输入电容Cin上的输入电 压Vin并未跟随交流输入电源的电压下降到谷底;交流输入电源的电压上升期间，需要额外 的输入电流给输入电容Cin充电。因此系统输入电流的平均值lav与交流输入电源的电压存 在失真。
[0115] 通过对反应电压信号CS峰值的采样保持电路21的输出信号csh与第一参考电压 50mV的比较输出第一比较器C0M1的输出信号cr s，判断输入电压Vin是否降到谷底。如果第 二比较器⑶M2的输出信号hbk = 0期间，第一比较器COM 1的输出信号crs = 1表示输入电压 Vin低于波峰但未能降到谷底，则需提高最小阈值信号vcpkmin值以增大功率M0S管M0的峰 值电流Ipk，从而加速输入电容Cin的放电，使其能够跟随交流输入电源的电压进入谷底。如 果第二比较器COM2的输出信号hbk = 0期间，第一比较器C0M1的输出信号crs = 0且开关控制 信号switch个数计满计数器22,计数器22位数可根据实际应用情况调整，本实施例中初始 设定计数器22为7位，当计数器22的7位都等于1，认为计数器22计满，此时即第一计算结果 ql =第二计算结果q7 = l，认为输入电压Vin跟随交流电源AC的电压进入深度谷底，需降低 最小阈值信号vcpkmin值以适当减小最小功率M0S管M0的电流峰值Ipk。如果第二比较器 COM2的输出信号hbk = 0期间，计数器22对开关控制信号switch计数输出第一计算结果ql = 1，第二计算结果q7 = 0,则不对最小阈值信号vcpkmin值进行调整，认为当前的最小功率M0S 管M0的峰值电流Ipk足够使输入电容Cin放电跟随交流电源AC的电压进入谷底。
[0116] 在第一比较器⑶Ml的输出信号crs上升沿到邻近的第二比较器⑶M2的输出信号 hbk上升沿期间，电压上升检测模块26的输出信号Vin_r=l。该信号屏蔽最小阈值信号 vcpkmin对功率M0S管M0的峰值电流Ipk的限制，即在交流电源AC的电压对输入电容Cin充电 阶段以正常导通时间信号Ton作为功率M0S管M0的导通时间，减小输入电容Cin的充电电流 对系统输入电流的影响。
[0117] 本发明的技术方案可以保证在交流电源AC的电压谷底时，输入电容Cin上的电压 尽量跟随交流电源AC的电压。在交流电源AC的电压上升时，对输入电容Cin的充电电流尽量 不影响系统的输入电流。从而实现高PF低THD的LED恒流应用。
[0118] 请参阅图5、图10,本发明的工作波形图中，波形a为输入电流Iin的平均值的工作 波形;其中波形b为功率M0S管M0的峰值电流Ipk的工作波形;波形c为最小阈值信号vcpkmin 的工作波形;波形d为输入电压Vin的工作波形；波形e为交流电源AC的输入电压的工作波 形。
[0119]请参阅图5、图11，本发明的信号波形对比图中，第二比较器COM2的输出信号hbk下 降沿对最小阈值调整逻辑模块24复位，使得第一调整信号cpkminf =第二调整信号 cpkminchg = 0。第一比较器C0M1的输出信号crs高电平时，计数器22不工作，第一计算结果 ql =第二计算结果q7 = 0。第一比较器C0M1的输出信号crs下降沿出现时，锁存器23清零复 位，第一锁存结果cl =第二锁存结果c7 = 0。第一比较器C0M1的输出信号crs短暂进入低电 平时，计数器22对开关控制信号switch计数，并将结果锁存，第一锁存结果cl = 1，第二锁存 结果c7 = 0,第一调整信号cpkminf = l，第二调整信号cpkminchg = 0。此时电路状态为准备 降低最小阈值信号vcpkmin值，但不调整。第一比较器C0M1的输出信号crs上升沿到第二比 较器COM2的输出信号hbk上升沿期间，电压上升检测模块26的输出信号Vin_r为高电平屏蔽 最小阈值信号vcpkmin对功率M0S管M0的峰值电流Ipk的限制。
[0120]当第二比较器COM2的输出信号hbk下降沿对最小阈值调整逻辑模块24复位，第一 调整信号cpkminf =第二调整信号cpkminchg = 0,第一比较器C0M1的输出信号crs持续高电 平时，计数器22不工作，第一计算结果ql =第二计算结果q7 = 0。第二比较器COM2的输出信 号hbk上升沿时，第二调整信号cpkminchg= 1。此时电路状态为，准备抬高最小阈值信号 vcpkmin值，并在第二比较器COM2的输出信号hbk高电平期间进行调整。
[0121]当第二比较器COM2的输出信号hbk下降沿对最小阈值调整逻辑模块24复位，第一 调整信号cpkminf =第二调整信号cpkminchg = 0,第一比较器C0M1的输出信号crs进入持续 低电平时，计数器22工作，第一计算结果ql =第二计算结果q7 = l。第一调整信号cpkminf = 1，第二比较器COM2的输出信号hbk上升沿时，第二调整信号cpkminchg=l。此时电路状态 为，准备降低最小阈值信号vcpkmin值，并在第二比较器COM2的输出信号hbk高电平期间进 行调整。
[0122]以上记载的，仅为本发明的较佳实施例，并非用以限定本发明的范围，本发明的上 述实施例还可以做出各种变化。即凡是依据本发明申请的权利要求书及说明书内容所作的 简单、等效变化与修饰，皆落入本发明专利的权利要求保护范围。
【主权项】
1. 一种高功率因数低总谐波失真的LED恒流驱动电路，其特征在于，包括： 一恒流驱动电路本体，所述恒流驱动电路本体连接一外围电路，所述恒流驱动电路本 体包括一补偿电容和依次连接的一采样反馈电路、一跨导模块、一导通时间产生电路、一开 关信号产生逻辑电路和一驱动电路，所述补偿电容连接于所述跨导模块的输出端与一等电 位端之间；以及 一输入电容放电控制模块，所述输入电容放电控制模块连接所述恒流驱动电路本体， 用于控制所述外围电路的一输入电容的放电使得所述外围电路的一输入电压跟随所述外 围电路的一交流电源的电压变化而变化并减少所述输入电压处于谷值的时间。2. 根据权利要求1所述的高功率因数低总谐波失真的LED恒流驱动电路，其特征在于， 所述输入电容放电控制模块包括： 一采样保持电路，所述采样保持电路的输入端连接所述采样反馈电路和所述外围电 路； 一第一比较器，所述第一比较器的正相输入端连接所述采样保持电路的输出端，所述 第一比较器的反相输入端连接第一参考电压输入端； 一第二比较器，所述第二比较器的正相输入端连接所述采样保持电路的输出端，所述 第二比较器的反相输入端连接第二参考电压输入端； 一计数器，所述计数器的第一输入端连接所述第一比较器的输出端，所述计数器的第 二输入端连接所述开关信号产生逻辑电路的输出端； 一锁存器，所述锁存器的第一输入端连接所述第一比较器的输出端，所述锁存器的第 二输入端连接所述计数器的第一输出端，所述锁存器的一第三输入端连接所述计数器的第 二输出端； 一最小阈值调整逻辑模块，所述最小阈值调整逻辑模块的第一输入端连接所述锁存器 的第一输出端，所述最小阈值调整逻辑模块的第二输入端连接所述锁存器的第二输出端， 所述最小阈值调整逻辑模块的一第三输入端连接所述第二比较器的输出端； 一最小阈值产生模块，所述最小阈值产生模块的第一输入端连接所述最小阈值调整逻 辑模块的第一输出端，所述最小阈值产生模块的第二输入端连接所述最小阈值调整逻辑模 块的第二输出端； 一第三比较器，所述第三比较器的正相输入端连接所述采样保持电路的输入端和所述 外围电路，所述第三比较器的反相输入端连接所述最小阈值产生模块的输出端;所述第三 比较器的输出端连接所述开关信号产生逻辑电路的第一输入端；以及 一电压上升检测模块，所述电压上升检测模块的第一输入端连接所述第一比较器的输 出端，所述电压上升检测模块的第二输入端连接所述第二比较器的输出端，所述电压上升 检测模块的输出端连接所述开关信号产生逻辑电路的第二输入端。3. 根据权利要求2所述的高功率因数低总谐波失真的LED恒流驱动电路，其特征在于， 所述计数器的第一输入端为清零复位端。4. 根据权利要求2所述的高功率因数低总谐波失真的LED恒流驱动电路，其特征在于， 所述锁存器的第一输入端为清零复位端。5. 根据权利要求2所述的高功率因数低总谐波失真的LED恒流驱动电路，其特征在于， 所述最小阈值调整逻辑模块的第三输入端为清零复位端。6. 根据权利要求2所述的高功率因数低总谐波失真的LED恒流驱动电路，其特征在于， 所述采样保持电路包括： 一第一开关，所述第一开关的第一端连接所述采样反馈电路和所述外围电路； 一第二开关，所述第二开关的第一端连接所述第一开关的第二端； 一缓冲器，所述缓冲器的输入端连接所述第二开关的第二端，所述缓冲器的输出端连 接所述第一比较器和所述第二比较器的正相输入端； 一第一电容，所述第一电容的第一端连接于所述第一开关与所述第二开关之间，所述 第一电容的第二端接地;以及 一第二电容，所述第二电容的第一端连接于所述第二开关与所述缓冲器之间，所述第 二电容的第二端接地。7. 根据权利要求6所述的高功率因数低总谐波失真的LED恒流驱动电路，其特征在于， 所述第一电容的容值大于所述第二电容的容值。8. 根据权利要求2所述的高功率因数低总谐波失真的LED恒流驱动电路，其特征在于， 所述最小阈值调整逻辑模块包括： 一或非门，所述或非门的第一输入端连接所述锁存器的第一输出端，所述或非门的第 二输入端连接所述锁存器的第二输出端； 一反相器，所述反相器的输入端连接所述或非门的输出端； 一传输门，所述传输门的输入端连接所述反相器的输出端，所述传输门的输出端连接 所述最小阈值产生模块的第一输入端，所述传输门的下降沿复位端连接所述第二比较器的 输出端； 一同或门，所述同或门的第一输入端连接所述锁存器的第一输出端，所述同或门的第 二输入端连接所述锁存器的第二输出端；以及 一 D触发器，所述D触发器的D端连接所述同或门的输出端，所述D触发器的CP端和所述D 触发器的下降沿复位端连接所述第二比较器的输出端，所述D触发器的Q端连接所述最小阈 值产生模块的第二输入端。9. 根据权利要求2所述的高功率因数低总谐波失真的LED恒流驱动电路，其特征在于， 所述电压上升检测模块包括一异或门，所述异或门的第一输入端连接所述第一比较器的输 出端，所述异或门的第二输入端连接所述第二比较器的输出端，所述异或门的输出端连接 所述开关信号产生逻辑电路的第二输入端。10. 根据权利要求2-9任一项所述的高功率因数低总谐波失真的LED恒流驱动电路，其 特征在于，所述外围电路包括： 一交流电源； 一整流桥，所述整流桥的输入端连接所述交流电源； 一功率MOS管，所述功率MOS管的漏极连接所述整流桥的输出端，所述功率MOS管的栅极 连接所述驱动电路的输出端； 一采样电阻，所述采样电阻的第一端连接所述功率MOS管的源极和所述采样保持电路 的输入端，所述采样电阻的第二端连接所述等电位端； 一电感，所述电感的第一端连接所述采样电阻的第二端，所述电感的第二端接地； 所述输入电容，所述输入电容的第一端连接所述整流桥输出端，所述输入电容的第二 端接地； 一续流二极管，所述续流二极管的负极连接于所述功率MOS管的源极； 一输出电容，所述输出电容第一端连接所述续流二极管的正极，所述输出电容第二端 接地； 一 LED负载，所述LED负载并联于所述输出电容两端。
【文档编号】H05B33/08GK106028557SQ201610537153
【公开日】2016年10月12日
【申请日】2016年7月8日
【发明人】罗杰, 赵新江, 徐勇, 李俨
【申请人】上海灿瑞科技股份有限公司