一种基于短路时钟信号发现的脉冲检测装置的制造方法
【专利摘要】一种基于短路时钟信号发现的脉冲检测装置，本实用新型涉及脉冲检测技术领域，其旨在解决现有技术逻辑检测电路结构设计不合理，无法避免其逻辑电路输入开关晶体管的寄生电容，输出逻辑电路不能自动及时切断短路时钟进一步导致下位检测电路受到损坏且容易误判等技术问题。本实用新型主要包括电源、正交时钟信号和使能信号，还包括谐波减小输入电路，连接电源并接收正交时钟信号和使能信号；逻辑电路，用于检测正交时钟信号，连接谐波减小输入电路；自适应导通输出电路，接收逻辑电路输出信号并输出短路故障时钟和正常时钟。本实用新型用于脉冲最大幅值超限检测。
【专利说明】
一种基于短路时钟信号发现的脉冲检测装置
技术领域
[0001]本实用新型涉及脉冲检测技术领域，具体涉及一种基于短路时钟信号发现的脉冲检测装置。
【背景技术】
[0002]目前，对电性待测装置的逻辑时序或时钟时序测量过程中，存在多种系统噪声；由于在进行各种电性测试之前，该装置的电特性是不明的，高幅值短路时钟信号将影响下位检测。时钟(非直流)短路，一定时间长度内其时序谱上存在连续恒定的电平值;所以只要其输出时钟在一定时间长度内一直变化并且最大幅值不长时间超过短路幅值就没有短路。
[0003]寄生电容的变化与MOS晶体管相互影响，引起电路的输出产生谐波失真。一种已知的解决寄生电容问题的方法是提供额外的电路，使得寄生二极管保持一个恒定的反向偏置。一些斩波电路采用运算放大器以防止晶体管结处的电压差，从而使寄生结电容线性变化。然而，这种方法不仅需要更多的空间、成本更高，而且可以应用这种方法的电路也有限制。鉴于上述情况，需要提供一种简单的、低成本特别是简单的电性逻辑检测电路，可以使输入端晶体管的寄生电容线性化的电路。
【发明内容】
[0004]针对上述现有技术，本实用新型目的在于提供一种基于短路时钟信号发现的脉冲检测装置，其旨在解决现有技术逻辑检测电路结构设计不合理，无法避免其逻辑电路输入开关晶体管的寄生电容，输出逻辑电路不能自动及时切断短路时钟进一步导致下位检测电路受到损坏且容易误判等技术问题。
[0005]为达到上述目的，本实用新型采用的技术方案如下:
[0006]—种基于短路时钟信号发现的脉冲检测装置，包括电源、正交时钟信号和使能信号，还包括谐波减小输入电路，连接电源并接收正交时钟信号和使能信号;逻辑电路，用于检测正交时钟信号，连接谐波减小输入电路；自适应导通输出电路，接收逻辑电路输出信号并输出短路故障时钟和正常时钟。
[0007]上述方案中，所述的谐波减小输入电路，包括与门，其输入端口接收正交时钟信号和使能信号；场效应管，其基极连接与门的输出端；负载电阻，其一端连接电源且另一端连接场效应管的集电极;第一二极管，其低电极连接场效应管的集电极且高电极接地;第二二极管，其低电极连接场效应管的发射极且高电极接地;第一电容，其一端接地且另一端连接场效应管的发射极，第一二极管、第二二极管、场效应管和第一电容构成寄生电容补偿电路，减小了输入端的谐波失真。
[0008]上述方案中，所述的逻辑电路，包括比较器，其低电极连接场效应管的发射极且高电极连接有参考电压；与非门，其输入端口连接场效应管的发射极;第二电容，其一端连接与非门的输入端口且另一端连接比较器的输出端;第三二极管，其高电极连接至与非门的输入端且低电极接地。
[0009]上述方案中，所述的自适应导通输出电路，包括反相器，其输入端连接与非门的输出端;第一开关场效应管，其栅极连接反相器的输出端且源极接地;第二开关场效应管，其栅极连接与非门的输出端且漏极连接比较器的低电极;第一开关场效应管的漏极作为短路故障时钟输出端，第二开关场效应管的源极作为正常时钟的输出端。
[0010]上述方案中，所述的第一开关场效应管和第二开关场效应管分别还连接有寄生电容补偿电路。
[0011]与现有技术相比，本实用新型的有益效果:无处理器等用于中心判断的设备，显著降低了检测电路实现成本，便于集成，通用性高且系统噪声低。
【附图说明】
[0012]图1为本实用新型的具体电路图。
【具体实施方式】
[0013]本说明书中公开的所有特征，或公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合。
[0014]下面结合附图对本实用新型做进一步说明:
[0015]实施例1
[0016]使能信号EN与正交时钟CLOCK进行对应变化，当使能信号EN置I时，短路故障时钟HITCHl，具有电性待测装置时序特征的正常时钟SCLK，分别各由场效应管Q9和场效应管Q14作为输出开关控制，场效应管Q9的栅极通过反相器U13连接至与非门UlA的输出端，场效应管Q14的栅极直接连接至与非门UlA的输出端，与非门UlA的输入端接入正交时钟CLOCK的原因是取同步时钟窗口。对于非短路的正交时钟CLOCK，比较器U7输出为常高，电容C4连接比较器U7的一端会被置正，其另一端被置负，二极管D3—直不会被导通，则与非门UlA输出端为常高，场效应管Q14导通，获得正常时钟SCLK，此时，场效应管Q9截止;对于短路的正交时钟CLOCK，电容C4连接比较器U7的一端会被置负，其另一端被置高，场效应管Q9导通，单稳态触发电路发出断路信号CUTCLK后，低噪电源端VSOR没有输出，正交时钟CLOCK被三极管Q8截止，之前电容C4中电荷被二极管D3释放，再由于与非门UlA的输入端没有接入用于同步时钟窗口的正交时钟CLOCK，正常时钟SCLK和短路故障时钟HITCHl最终都会归零;还有一种情况是，当正交时钟CLOCK幅值较小，并且长时间无过零变化，此时分为场效应管Q8导通时和其截止时，当导通时，电容C3变为储电荷态，一定时间后比较器U7的低电极接入电压值终将超过参考电压VREF，会触发一次短路故障时钟HITCHl，与输入短路的正交时钟CLOCK情况类似；当场效应管Q8截止时，正常时钟SCLK具有与电源一致的输出时序特征。值得提出的是，该短路保护信号检测电路并不会将瞬间超过参考电压VREF的正常时钟信号判断为短路，因为电容C4为储荷工作状态，其电极性不会瞬间变化，减少误判。
[0017]实施例2
[0018]所述电源VS0R，可专用以下结构，包括隔离降压变压器、电源滤波器、整流滤波电路、开关稳压电路、单片机、采样电路和脉宽调制电路;所述隔离降压变压器、电源滤波器、整流滤波电路依次相连接，所述隔离降压变压器与交流电源相连接;所述整流滤波电路还与所述开关稳压电路相连接;所述采样电路和脉宽调制电路均与所述开关稳压电路相连接，所述采样电路和脉宽调制电路均与所述单片机相连接。
[0019]硬件出现未知的异变，技术的进步只是选用标准的参考。但是出于改劣实用新型，或者成本考量，仅仅从实用性的技术方案选择。
[0020]以上所述，仅为本实用新型的【具体实施方式】，但本实用新型的保护范围并不局限于此，任何属于本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本实用新型的保护范围之内。
【主权项】
1.一种基于短路时钟信号发现的脉冲检测装置，包括电源VSOR、正交时钟信号CLOCK和使能信号EN，其特征在于，还包括 谐波减小输入电路，连接电源VSOR并接收正交时钟信号CLOCK和使能信号EN; 逻辑电路，用于检测正交时钟信号CLOCK，连接谐波减小输入电路； 自适应导通输出电路，接收逻辑电路输出信号并输出短路故障时钟HITCHl和正常时钟SCLK02.根据权利要求1所述的一种基于短路时钟信号发现的脉冲检测装置，其特征在于，所述的谐波减小输入电路，包括 与门U12，其输入端口接收正交时钟信号CLOCK和使能信号EN; 场效应管Q8，其基极连接与门U12的输出端； 负载电阻R14，其一端连接电源VSOR且另一端连接场效应管Q8的集电极； 第一二极管D4，其低电极连接场效应管Q8的集电极且高电极接地； 第二二极管D5，其低电极连接场效应管Q8的发射极且高电极接地； 第一电容C3，其一端接地且另一端连接场效应管Q8的发射极。3.根据权利要求2所述的一种基于短路时钟信号发现的脉冲检测装置，其特征在于，所述的逻辑电路，包括 比较器U7，其低电极连接场效应管Q8的发射极且高电极连接有参考电压VREF; 与非门UlA，其输入端口连接场效应管Q8的发射极； 第二电容C4，其一端连接与3 _门UIA的输入端口且另一端连接比较器U7的输出端； 第三二极管D3，其高电极连接至与非门UlA的输入端且低电极接地。4.根据权利要求3所述的一种基于短路时钟信号发现的脉冲检测装置，其特征在于，所述的自适应导通输出电路，包括 反相器U13，其输入端连接与非门UlA的输出端； 第一开关场效应管Q9，其栅极连接反相器U13的输出端且源极接地； 第二开关场效应管Q14，其栅极连接与非门UlA的输出端且漏极连接比较器U7的低电极;第一开关场效应管Q9的漏极作为短路故障时钟HITCHl输出端，第二开关场效应管Q14的源极作为正常时钟S CLK的输出端。
【文档编号】G01R29/00GK205665318SQ201620512098
【公开日】2016年10月26日
【申请日】2016年5月31日
【发明人】欧飞
【申请人】绵阳市致勤电子科技有限公司