专利名称：一种利用时钟产生倍频脉冲的方法
技术领域：
本发明属于一种电路设计的方法，尤其涉及利用时钟产生倍频脉冲的方法。
背景技术：
在电路图设计过程中，传统技术采用的多是门电路，门电路的准备时间、维持时间以及过渡时间等参数都与设计密切相关。而在门电路制造时，这些参数又受制程时的多种因素制约，甚至不同厂家同一制程的参数都有区别。以同一与门电路为例，表1显示了不同制程下，上升和下降过渡时间均有差别。
表2给出在其他条件均相同的同一制程下，门电路的上升过渡时间和下降过渡时间这两个重要参数受温度、电压的影响。
由此可以得出结论门电路的设计方法对外界条件要求较高，稳定性相对较差。一旦设计要求或制程稍微有所变换，就不得不重新设计，非常不便于设计的重复利用。此外，在门电路的设计中由于各个路径的延时不同，还经常会产生毛刺，结果导致功能错误。
发明内容
本发明提供一种利用时钟产生倍频脉冲的方法，这种方法的信号都是由单一时钟沿产生，可以用RTL语言来实现，并且不会产生毛刺，增强了设计的灵活性和可读性。
为了实现上述目的，本发明采用如下的技术方案，一种利用时钟产生倍频脉冲的方法，其特征在于，所述方法包括以下步骤(1’)根据需要确定同步时钟信号的上升沿动作时间和下降沿动作时间，(2’)将相应的跳变时间用控制信号来分别表示；(3’)在所述同步时钟信号的上升沿判断相应的控制信号，采取相应的动作，在所述同步时钟信号的下降沿判断相应的控制信号，同样采取相应的动作；(4’)将同步时钟信号上升沿的输出和下降沿的输出进行逻辑处理，成为所需的信号。
下面，参照附图，对于熟悉本技术领域的人员而言，从对本发明方法的详细描述中，本发明的上述和其他目的、特征和优点将显而易见。
图1是本发明方法的流程图；图2是一较佳实施例的波形跳变示意图。
具体实施例方式
请参见图1，所示为本发明方法的流程。下面对整个流程进行说明步骤101，首先根据需要确定同步信号的上升沿动作时间和下降沿动作时间；步骤102，将相应的跳变时间用控制信号来分别表示；步骤103，在同步信号上升沿判断相应的控制信号，并采取相应的动作，在下降沿判断相应的控制信号，同样采取相应的动作；步骤104，根据需要，即电路提供的工作频率，以及该同步电路所要实现的功能等需要，将上升沿的输出和下降沿的输出进行逻辑处理，成为所需的信号；这里的逻辑处理包括或、与、异或等多种情况。
针对不同电路的不同功能，这里的逻辑处理可以是两个信号的与、或、异或等。具体的选择取决于设计时根据所需要实现的不同功能灵活运用。
图2和图3给出两个100MHz时钟电路产生15ns脉冲的示意图。下面先对两图中的标号进行说明。
其中clock为100MHz的时钟信号，reset表示复位信号，用来置初始值。strobe表示处理后的最终输出信号，即每15ns跳变的信号，cur_s为当前的工作状态，该信号不但区分了上升沿动作的时间和下降沿动作的时间，还作为它们的控制信号(current state表示当前时钟信号的状态)；strobe_up表示上升沿寄存器输出信号，构成输出strobe的上升沿跳变部分；strobe_down表示下降沿寄存器输出信号，构成输出信号strobe的下降沿跳变部分。图3中的counter为三进制计数器，用来控制strobe_up和strobe_down的赋值时间；图2所示实施例中采用的逻辑处理方式是两个信号的异或。
步骤一在该例中所需要的输出为每15ns跳变一次，首先确定100MHz工作频率的同步时钟上升沿动作时间和下降沿动作时间。每15ns跳变一次也就是工作周期的1.5倍，如果输出在时钟的上升沿跳变的话，那么在之后的第二次下降沿再跳变一次；如果输出在时钟的下降沿跳变的话，那么在之后的第二次上升沿再跳变一次。并且发现上升沿跳变的间隔为3个时钟，下降沿跳变的间隔也是3个时钟。
步骤二在该例中，用状态作为控制信号。状态的变化由上升沿控制。根据步骤一中分析，确定状态转换为idle-＞down-＞up-＞idle其中，状态为idle时表示输出保持原值不变；状态为down时，表示输出会在下降沿跳变；状态为up时，表示输出会在上升沿跳变。
步骤三在时钟上升沿，判断控制信号cur_s是否为up，如是，上升沿寄存器输出信号strobe_up反向，否则保持原值不变；在时钟下降沿，判断控制信号cur_s是否为down，如是，下降沿寄存器输出信号strobe_down反向，否则保持原值不变。在这个例子中，上升沿跳变的控制信号和下降沿跳变的控制信号是同一个，他们也可以是不同的，如用计数器实现该输出的例子。
步骤四将上升沿跳变的寄存器输出信号strobe_up和下降沿跳变的寄存器输出信号strobe_down进行异或，得到最终所需的输出信号strobe。
由于同步电路输出的上升沿寄存器输出信号strobe_up和下降沿寄存器输出信号strobe_down在异或过程中是在时钟不同的沿进行跳变，所以异或后的信号不会产生毛刺。
而且其跳变时间受时钟沿的控制，相应受温度、电压等外界影响较以前的门电路设计时更小，即使改变制程，即使改变制程，该设计仍能够保持输出每15ns跳变，从而确保跳变时间的精确性。用RTL语言设计时，如果要求输出每25ns跳变，修改步骤一中所需要的参数，即设定为idle-＞up-＞wait1-＞wait2-＞dowm-＞idle其他不变，即能够实现新的功能，设计、修改均非常方便灵活。此外RTL语言还增强了可读性，方便了对代码的维护。
对于图1中的步骤104，针对不同电路的不同功能，所采用的逻辑处理可以是两个信号的与、或、异或等。具体的选择取决于设计时根据所需要实现的不同功能灵活运用。
图3给出的实施例与图2大体相似，不同之处在于是用计数器来产生15ns的脉冲，这里采用的是两个信号的或运算。下面结合图1的流程对本实施例的步骤进行说明。
步骤一与图2所示实施例的步骤一完全一致；步骤二根据步骤一，决定用一个三进制计数器来做控制信号。并确定上升沿和下降沿都在counter为1时赋值；步骤三在上升沿判断counter是否等于1，如果是则置信号strobe_up为1，否则置0；在下降沿判断counter是否等于1，如果是则置信号strobe_down为1，否则置0；步骤四将上升沿跳变的寄存器输出信号strobe_up和下降沿跳变的寄存器输出信号strobe_down进行或运算，得到最终所需的输出信号strobe。
前面提供了对较佳实施例的描述，以使本领域内的任何技术人员可使用或利用本发明。对这些实施例的各种修改对本领域内的技术人员是显而易见的，可把这里所述的总的原理应用到其他实施例而不使用创造性。因而，本发明将不限于这里所示的实施例，而应依据符合这里所揭示的原理和新特征的最宽范围。
权利要求
1.一种利用时钟产生倍频脉冲的方法，其特征在于，所述方法包括以下步骤(1’)根据需要确定同步时钟信号的上升沿动作时间和下降沿动作时间；(2’)将相应的跳变时间用控制信号来分别表示；(3’)在所述同步时钟信号的上升沿判断相应的控制信号，采取相应的动作，在所述同步时钟信号的下降沿判断相应的控制信号，同样采取相应的动作；(4’)将同步时钟信号上升沿的输出和下降沿的输出进行逻辑处理，成为所需的信号。
2.根据权利要求1所述的一种利用时钟产生倍频脉冲的方法，其特征在于，所述步骤(3’)中采取相应的动作所得到输出为寄存器的输出。
3.根据权利要求2所述的一种利用时钟产生倍频脉冲的方法，其特征在于，所述步骤(4’)中的逻辑处理包括或运算。
4.根据权利要求2所述的一种利用时钟产生倍频脉冲的方法，其特征在于，所述步骤(4’)中的逻辑处理包括与运算。
5.根据权利要求2所述的一种利用时钟产生倍频脉冲的方法，其特征在于，所述步骤(4’)中的逻辑处理包括异或运算。
6.根据权利要求2所述的一种利用时钟产生倍频脉冲的方法，其特征在于，所述步骤(1’)进一步包括(1″)确立输出信号的变化与时钟的周期、半周期的关系；(2″)将输出信号分解成上升沿动作和下降沿动作两部分；(3″)确定上升沿动作的时间和下降沿动作的时间。
全文摘要
本发明公开了一种利用时钟产生倍频脉冲的方法，其特征在于，所述方法包括以下步骤(1’)根据需要确定同步时钟信号的上升沿动作时间和下降沿动作时间；(2’)将相应的跳变时间用控制信号来分别表示；(3’)在所述同步时钟信号的上升沿判断相应的控制信号，采取相应的动作，在所述同步时钟信号的下降沿判断相应的控制信号，同样采取相应的动作；(4’)将同步时钟信号上升沿的输出和下降沿的输出进行逻辑处理，成为所需的信号。本发明的信号都是由单一时钟产生，可以用RTL语言来实现，并且不会产生毛刺，增强了设计的灵活性和可读性。
文档编号H03L7/00GK1449115SQ0211119
公开日2003年10月15日 申请日期2002年3月29日 优先权日2002年3月29日
发明者顾丽敏 申请人:扬智电子(上海)有限公司