专利名称：秒脉冲和irig-b直流码时钟同步电路及设备的制作方法
技术领域：
本实用新型涉及工业自动化对时技术领域，尤其涉及一种秒脉冲和IRIG-B直流码时钟同步电路及设备。
背景技术：
目前，在发电厂、变电站、科研机构和无线通讯基站等工业自动化场所的各种自动化设备均需要与UTC时间保持精确的同步。由于GPS系统具有使用简便、定时精度高、信号稳定等优点，因此在广泛应用于许多自动化设备中。GPS设备从卫星上获取UTC时间信息后，主要通过脉冲信号，RS-232/RS-485接口，IRIG-B码和网络等方式发送UTC时间信息给需授时的设备进行授时。IRIG-B码是由美国靶场司令部委员会下属的仪器组(IRIG，Inter-RangerInstrumentation Group)制定的串行格式的时间码,其主要特点是巾贞速率为I巾贞/秒,携带的信息量大，经译码后可获得1，10，100/秒的脉冲信号和BCD编码的日期和时间信息以及控制功能信息。IRIG-B码分为IRIG-B直流码和IRIG-B交流码两种。其中IRIG-B直流码的帧格式如图1所示，它是每秒一帧的串行时间码，每个码元(位)的宽度为10ms，故一个帧周期包括100个码元,每10个码元为一个字。如图2，IRIG-B直流码的码元波形图，码元采用脉宽调制编码，码元均以高电平开始即“准时”时刻的参考点是其脉冲前沿。占空比为20%的码元(高电平2ms，低电平8ms)表示I位二进制数“O” ；占空比为50%的码元(高电平5ms,低电平5ms)表示一位二进制数“I” ；占空比为80%的码元(高电平8ms,低电平2ms)表示I位位置标志码。每一巾 贞均有高电平8ms,低电平2ms的起始码元PR和高电平8ms,低电平2ms的结束码元PO。起始码元PR为巾贞的起始参考点，每10个码元的结尾处插入一个结束码元PO，起始码元PR和结束码元之间有P1，P2，P3，……，P9标志码元。图1所示连续两个8ms宽脉冲表明秒的开始，PR码元的上升沿为一个整秒时刻的开始。如果从起始码元PR开始对码元进行编号，则分别为第0，1，2，……，99个码元。标志码元之间包含秒、分、时、天、年和控制功能等信息。现有技术中，提供了采用GPS设备从卫星上获取UTC时间信息并利用该UTC时间信息为需授时的设备进行授时的时钟同步电路及设备。该现有技术提供的时钟同步电路及设备，由于仅提供从卫星上获取的UTC时间信息作为授时信息，而在发电厂、变电站、科研机构和无线通讯基站等工业自动化场所里的多种电子、电力设备往往需要与某一电子、电力设备保持时间同步，因此现有技术中所提供的时钟同步电路及设备功能单一，不能灵活、自由的根据实际应用为需授时的设备进行授时。
实用新型内容本实用新型的目的在于提供一种秒脉冲和IRIG-B直流码时钟同步电路及装置，旨在解决现有技术中所提供的时钟同步电路及设备功能单一，不能灵活、自由的根据实际应用为需对时的设备进行授时。本实用新型采用以下方案:一种秒脉冲和IRIG-B直流码时钟同步电路，包括:接收GPS信号并筛选UTC时间信息和提供秒脉冲的UTC时间信息输入电路；接收外部设备时间信息的秒脉冲或IRIG-B直流码输入电路；UTC时间信息输入端URXD接所述UTC时间信息输入电路、外部设备时间信息输入端接所述秒脉冲或IRIG-B直流码输入电路，处理所述UTC时间信息输入电路输入的UTC时间信息和所述秒脉冲或IRIG-B直流码输入电路输入的秒脉冲或IRIG-B直流码并生成秒脉冲或IRIG-B直流码的FPGA ；与所述FPGA的输出端连接，输出所述FPGA生成的秒脉冲或IRIG-B直流码的秒脉冲或IRIG-B直流码输出电路。所述秒脉冲和IRIG-B直流码时钟同步电路还包括与所述FPGA的功能选择端KEY连接，设置所述FPGA生成秒脉冲或IRIG-B直流码输出的拨码开关。所述UTC时间信息输入电路包括:接收GPS信号并传输GPS信号和脉冲信号的GPS接收机，解码GPS信号并筛选UTC时间信息传输至所述FPGA的单片机；所述GPS接收机的GPS信号输出端接所述单片机的GPS信号输入端，脉冲输出端接所述FPGA的脉冲输入端PPS ；所述单片机的UTC时间信息输出端接所述FPGA的UTC时间信息输入端URXD。所述秒脉冲或IRIG-B直流码输入电路包括输入电平信号的TTL输入电路和输入光信号的光信号输入电路；所述TTL输入电路的输出端接所述FPGA的第一输入端inputl ；所述光信号输入电路的输出端接所述FPGA的第二输入端input2。所述FPGA的输出端包括单独或同时输出秒脉冲或IRIG-B直流码的第一输出端outputl 和第二输出端 output2 ；所述秒脉冲或IRIG-B直流码输出电路包括输出电平信号的RS485隔离输出电路、第一 TTL输出电路、第二 TTL输出电路、24V隔离输出电路和输出光信号的第一光信号输出电路、第二光信号输出电路；所述RS485隔离输出电路、第一 TTL输出电路、24V隔离输出电路、第一光信号输出电路的输入端均与所述FPGA的第一输出端outputl连接；所述第二 TTL输出电路、第二光信号输出电路的输入端均与所述FPGA的第二输出端output2连接。所述秒脉冲和IRIG-B直流码时钟同步电路还包括与单片机的UTC时间信息输出端连接的，将所述单片机输出的UTC时间信息输出至其他装置以查看时间信息的RS232输出电路。一种秒脉冲和IRIG-B直流码同步设备，包括以上所述的秒脉冲和IRIG-B直流码时钟同步电路。本实用新型提供的秒脉冲和IRIG-B直流码时钟同步电路，FPGA可处理UTC时间信息输入电路输入的UTC时间信息和秒脉冲或IRIG-B直流码输入电路输入的外部设备时间信息的秒脉冲或IRIG-B直流码并生成秒脉冲或IRIG-B直流码，再通过秒脉冲或IRIG-B直流码输出电路输出为需授时的设备进行授时。因此，本实用新型提供的秒脉冲和IRIG-B直流码时钟同步电路，解决了现有技术中所提供的时钟同步电路及设备功能单一，不能灵活、自由的根据实际应用为需授时的设备进行授时。
图1为IRIG-B直流码的帧格式示意图；图2为IRIG-B直流码的码元波形图；图3为本实用新型实施例提供的秒脉冲和IRIG-B直流码时钟同步电路的电路原理框图。
具体实施方式
为使本实用新型的目的、技术方案及优点更加清楚，
以下结合附图及具体实施例对本实用新型作进一步的详细描述。应当理解，此处所描述的具体实施例仅用于解释本实用新型，并不用于限制本实用新型。本实用新型提供的秒脉冲和IRIG-B直流码时钟同步电路，FPGA可处理UTC时间信息输入电路100输入的UTC时间信息和外部设备时间信息输入电路输入的秒脉冲或IRIG-B直流码并生成秒脉冲或IRIG-B直流码，再通过秒脉冲或IRIG-B直流码输出电路300输出为需授时的设备进行授时。参照图3，本实用新型实施例提供的秒脉冲和IRIG-B直流码时钟同步电路的电路原理框图。一种秒脉冲和IRIG-B直流码时钟同步电路，包括:接收GPS信号并筛选UTC时间信息和提供秒脉冲的UTC时间信息输入电路100 ；接收外部设备时间信息的秒脉冲或IRIG-B直流码输入电路200 ；UTC时间信息输入端URXD接UTC时间信息输入电路100、外部设备时间信息输入端接秒脉冲或IRIG-B直流码输入电路200，处理UTC时间信息输入电路100输入的UTC时间信息和秒脉冲或IRIG-B直流码输入电路200输入的秒脉冲或IRIG-B直流码并生成秒脉冲或IRIG-B直流码的FPGA ；与FPGA的输出端连接，输出FPGA生成的秒脉冲或IRIG-B直流码的秒脉冲或IRIG-B直流码输出电路300。该秒脉冲和IRIG-B直流码时钟同步电路，还包括与FPGA的功能选择端KEY连接，设置FPGA生成秒脉冲或IRIG-B直流码输出的拨码开关400。该UTC时间信息输入电路100包括:接收GPS信号并传输GPS信号和脉冲信号的GPS接收机101，解码GPS信号并筛选UTC时间信息传输至FPGA的单片机102 ；GPS接收机101的GPS信号输出端接单片机102的GPS信号输入端，脉冲输出端接FPGA的脉冲输入端PPS ；单片机102的UTC时间信息输出端接FPGA的UTC时间信息输入端URXD。[0046]秒脉冲或IRIG-B直流码输入电路200包括输入电平信号的TTL输入电路201和输入光信号的光信号输入电路202 ；TTL输入电路201的输出端接FPGA的第一输入端inputl ；光信号输入电路的输出端接FPGA的第二输入端input2。FPGA的输出端包括单独或同时输出秒脉冲或IRIG-B直流码的第一输出端output I和第二输出端ouput2 ；秒脉冲或IRIG-B直流码输出电路300包括输出电平信号的RS485隔离输出电路301、第一 TTL输出电路303、第二 TTL输出电路305，24V隔离输出电路304和输出光信号的第一光信号输出电路302、第二光信号输出电路306 ；RS485隔离输出电路301、第一 TTL输出电路303、24V隔离输出电路304、第一光信号输出电路302的输入端均与FPGA的第一输出端outputl连接；第二 TTL输出电路305、第二光信号输出电路306的输入端均与FPGA的第二输出端output2连接。该秒脉冲和IRIG-B直流码同步电路还包括与单片机102的UTC时间信息输出端连接的，将单片机102输出的UTC时间信息输出至其他装置以查看时间信息的RS232输出电路500。本实用新型还提供了一种包括以上所述秒脉冲和IRIG-B直流码同步电路的秒脉冲和IRIG-B直流码同步设备。以下对本实用新型提供的秒脉冲和IRIG-B直流码时钟同步电路的工作原理进行描述。该秒脉冲和IRIG-B直流码时钟同步电路通过GPS信号为需授时的设备进行授时的原理为:GPS接收机101从卫星上接收GPS信号并将所接收到的GPS信号传送至单片机102，GPS接收机101同时发送IOOHz的脉冲信号至FPGA。GPS接收机101发送至FPGA的IOOHz的脉冲信号，可作为IRIG-B直流码的每个码元的起始时刻，FPG还可通过该IOOHz脉冲信号恢复秒脉冲。单片机102将接收到的GPS信号进行解码并筛选UTC时间信息，并将筛选出的UTC时间信息传输至FPGA。FPGA将接收到的UTC时间信息进行IRIG-B直流码编码后通过秒脉冲或IRIG-B直流码输出电路300输出至需授时的设备进行授时。该秒脉冲和IRIG-B直流码时钟同步电路通过外部设备时间信息为需授时的设备进行授时的原理为:秒脉冲或IRIG-B直流码输入电路200的TTL输入电路201可接收外部设备以电平信号输入的秒脉冲或IRIG-B直流码，光信号输入电路202可接收外部设备以光信号输入的秒脉冲或IRIG-B直流码。FPGA根据拨码开关400的设置将秒脉冲或IRIG-B直流码输入电路200输入的秒脉冲或IRIG-B直流码转换成相应的秒脉冲或IRIG-B直流码，并从秒脉冲或IRIG-B直流码输出电路300输出至需授时的设备进行授时。由于FPGA的输出端包括单独或同时输出秒脉冲或IRIG-B直流码的第一输出端outputl和第二输出端output2 ；RS485隔离输出电路301、第一 TTL输出电路303、24V隔离输出电路304、第一光信号输出电路302的输入端均与FPGA的第一输出端outputl连接；第二 TTL输出电路305、第二光信号输出电路306的输入端均与FPGA的第二输出端output2连接；因此，可同时输出秒脉冲或IRIG-B直流码、并且通过通过不同的方式输出至需授时的设备进行授时。具有输出端口齐全，输出方式多样的多功能的效果。本实用新型提供的秒脉冲和IRIG-B直流码时钟同步电路及设备，FPGA可处理UTC时间信息输入电路100输入的UTC时间信息和秒脉冲或IRIG-B直流码输入电路200输入的外部设备时间信息的秒脉冲或IRIG-B直流码并生成秒脉冲或IRIG-B直流码，再通过秒脉冲或IRIG-B直流码输出电路300输出为需授时的设备进行授时。因此，本实用新型提供的秒脉冲和IRIG-B直流码时钟同步电路，解决了现有技术中所提供的时钟同步电路及设备功能单一，不能灵活、自由的根据实际应用为需授时的设备进行授时。同时，该秒脉冲和IRIG-B直流码时钟同步电路可通过秒脉冲和IRIG-B直流码输入电路200的电平信号输入电路201和光信号输入电路202接收外部设备时间信息的以电平信号或光信号传输的秒脉冲或IRIG-B直流码，并可通过拨码开关400设置FPGA转换成秒脉冲或IRIG-B直流码，并通过秒脉冲和IRIG-B直流码输出电路300的RS485隔离输出电路301、TTL输出电路303、24V隔离输出电路304、光信号输出电路302以电平信号或光信号输出秒脉冲或IRIG-B直流码为需授时的设备进行授时。以上所述为本实用新型的优选实施例，并不用于限制本实用新型，凡在本实用新型的原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
权利要求1.一种秒脉冲和IRIG-B直流码时钟同步电路，其特征在于，包括: 接收GPS信号并筛选UTC时间信息和提供秒脉冲的UTC时间信息输入电路； 接收外部设备时间信息的秒脉冲或IRIG-B直流码输入电路； UTC时间信息输入端URXD接所述UTC时间信息输入电路、外部设备时间信息输入端接所述秒脉冲或IRIG-B直流码输入电路，处理所述UTC时间信息输入电路输入的UTC时间信息和所述秒脉冲或IRIG-B直流码输入电路输入的秒脉冲或IRIG-B直流码并生成秒脉冲或IRIG-B直流码的FPGA ； 与所述FPGA的输出端连接，输出所述FPGA生成的秒脉冲或IRIG-B直流码的秒脉冲或IRIG-B直流码输出电路。
2.如权利要求1所述秒脉冲和IRIG-B直流码时钟同步电路，其特征在于，还包括与所述FPGA的功能选择端KEY连接，设置所述FPGA生成秒脉冲或IRIG-B直流码输出的拨码开关。
3.如权利要求1所述的秒脉冲和IRIG-B直流码时钟同步电路，其特征在于，所述UTC时间信息输入电路包括: 接收GPS信号并传输GPS信号和脉冲信号的GPS接收机，解码GPS信号并筛选UTC时间信息传输至所述FPGA的单片机； 所述GPS接收机的GPS信号输出端接所述单片机的GPS信号输入端，脉冲输出端接所述FPGA的脉冲输入端PPS ； 所述单片机的UTC时间信息输出端接所述FPGA的UTC时间信息输入端URXD。
4.如权利要求1所述的秒脉冲和IRIG-B直流码时钟同步电路，其特征在于，所述秒脉冲或IRIG-B直流码输入电路包括输入电平信号的TTL输入电路和输入光信号的光信号输入电路； 所述TTL输入电路的输出端接所述FPGA的第一输入端inputl ； 所述光信号输入电路的输出端接所述FPGA的第二输入端input2。
5.如权利要求1所述的秒脉冲和IRIG-B直流码时钟同步电路，其特征在于，所述FPGA的输出端包括单独或同时输出秒脉冲或IRIG-B直流码的第一输出端outputl和第二输出端 output2 ； 所述秒脉冲或IRIG-B直流码输出电路包括输出电平信号的RS485隔离输出电路、第一TTL输出电路、第二 TTL输出电路、24V隔离输出电路和输出光信号的第一光信号输出电路、第二光信号输出电路； 所述RS485隔离输出电路、第一 TTL输出电路、24V隔离输出电路、第一光信号输出电路的输入端均与所述FPGA的第一输出端outputl连接； 所述第二 TTL输出电路、第二光信号输出电路的输入端均与所述FPGA的第二输出端output2 连接。
6.如权利要求3所述的秒脉冲和IRIG-B直流码时钟同步电路，其特征在于，还包括与单片机的UTC时间信息输出端连接的，将所述单片机输出的UTC时间信息输出至其他装置以查看时间信息的RS232输出电路。
7.一种秒脉冲和IRIG-B直流码同步设备，其特征在于，包括如权利要求1-6任一项所述的秒脉冲和IRIG-B直流码时钟同步电路。
专利摘要本实用新型涉及工业自动化对时技术领域，提供了一种秒脉冲和IRIG-B直流码时钟同步电路及设备。该秒脉冲和IRIG-B直流码时钟同步电路及设备的FPGA可处理UTC时间信息输入电路输入的UTC时间信息和秒脉冲或IRIG-B直流码输入电路输入的外部设备时间信息的秒脉冲或IRIG-B直流码并生成秒脉冲或IRIG-B直流码，再通过秒脉冲或IRIG-B直流码输出电路输出为需授时的设备进行授时。因此，本实用新型提供的秒脉冲和IRIG-B直流码时钟同步电路，解决了现有技术中所提供的时钟同步电路及设备功能单一，不能灵活、自由的根据实际应用为需授时的设备进行授时的问题。
文档编号G04G7/00GK202998116SQ20122032096
公开日2013年6月12日 申请日期2012年7月4日 优先权日2012年7月4日
发明者苏毅波, 黄建钟, 黄清乐, 陈汉新 申请人:深圳市星龙科技有限公司