专利名称：串行数据的再生电路及再生方法
技术领域：
本发明涉及对多通道的接收串行信号的取样中的偏差、跳动进行补偿的串行数据的再生电路及再生方法。
背景技术：
液晶监视器作为个人计算机用的设备急速地代替CRT而被广泛使用。现在的液晶监视器的接口使用VGA连接器，在以VGA连接器连接的系统中，有一种是在机器内部的处理以数字信号进行，传送以模拟信号进行。由于视频信号是高频信号，因此在模拟传送系统中会有信号失真，如果这个失真的信号直接被传送到监视器，则液晶监视器的显示质量就会降低。因此，最近进行数字的DVI(Digital Visual Interface)受到重视。
图10是用DVI电缆130连接视频卡110与液晶控制器120的图。视频卡110由视频控制器111、TMD(Transition Minimized DifferentialSignaling)传送器(编码器)112及DVI连接器113构成，液晶控制器120由DVI连接器121、TMDS接收机(解码器)122以及板接口123构成。TMDS是为了减少噪音和DC平衡的映像信号的数字传送方式，规定了在视频卡上的映像信号的输出电路与显示器侧的输入电路之间的映像信号的传送方式(采用RGB 3对数据信号和1对系统时钟信号)。如果使用DVI连接器，则从图10的输入到液晶控制器为止以数字信号进行传送·处理。
当通过DVI对输入显示装置的串行数据流进行取样时，会发生时钟歪斜的问题。在用于决定对串行数据流进行取样的时刻而采用的时钟信号的相位与串行信号的相位发生歪斜的情况下发生时钟歪斜。时钟歪斜比如在传送时钟信号的导线与传送串行信号的导线在材质、导线长度、密度等方面不同的情况下容易发生。
为了解决时钟歪斜的问题的技术，比如在特许3112688号公报中已经公布。这个技术是对3倍过取样的串行数据经过多数裁决判定进行同步和数据的判定的技术，上述专利发明的串行数据恢复装置具有PLL、多重位块组件、通道间同步电路等构成，是一种复杂的电路结构，因此，希望其具有简单的电路结构。而且，由于将受跳动成分的影响不稳定的数据作为多数裁决判定的基础使用，其‘0，1’判定的结果的正确性也有问题，因此，上述的技术无法解决时钟自身的变动的跳动问题。
DVI假定采用3m到10m的长导线，导线变长以后传送侧的性能容易受到影响，使数据中包含跳动和歪斜。
这样的跳动及歪斜在显示装置上显示映像时，就会引起映像的摇动以及画面的摇动，成为映像难看的重大原因。
发明内容
本发明为了解决这样的问题，其第一个目的是消除和补偿跳动以及歪斜。第二个目的是以简单的电路构成实现对跳动·歪斜的补偿。
本发明1是一种串行数据再生电路，其特征在于具备从在1个系统时钟期间传送多个串行数据的传送系统接收数据的装置；保存接收到的2个系统时钟部分的串行2进制数据的存储装置；将在传送中使用的特定模型信号与构成所述被保存的2个系统时钟部分的串行2进制数据的连续的一部分的数据列进行比较的装置；决定与在传送中使用的特定模型信号一致的所述数据列的装置，根据使用所述决定装置决定的所述数据列的2个系统时钟部分的串行2进制数据的位置信息，进行数据取样。
本发明2是一种串行数据再生电路，其特征在于具备从在1个系统时钟期间传送串行数据的传送系统接收数据的装置；对接收的串行2进制信号进行过取样的装置；从一系列过取样的2进制数据中抽出一系列2进制数据信号的装置；保存2个系统时钟部分的所述被抽出的一系列2进制数据的存储装置；将传送中使用的特殊字符与成为所述保存的2个系统时钟部分的所述抽出的一系列2进制数据的连续的一部分的数据列进行比较的装置；决定与特定模型一致的数据列的装置，对由该决定装置决定的所述数据列的所述2个系统时钟部分的串行2进制数据中的位置信息的持续·迁移进行计算的装置， 根据所述计算结果，从所述多个一系列被取样的2进制数据信号中选择最稳定的一系列被取样的2进制数据信号列。
本发明3是如发明2所述的串行数据再生电路，其特征在于所述过取样装置是n(n是整数)倍过取样装置，具备将该过取样的2进制数据，按照过取样的时序分割成n组数据的装置；在由所述分割装置分割的每个n组中，选择具有与特殊字符的一致持续最长的数据列的组的装置，选择由该选择装置所选择的组的数据。
本发明4是一种串行数据再生方法，其特征在于具有在一个系统时钟期间，从传送串行数据的传送系统接收数据的步骤；保存接收的2个系统时钟部分的串行2进制数据的步骤；将在传送中使用的特定模型信号与成为所述被保存的2个系统时钟部分的串行2进制数据的连续的一部分的数据列进行比较的步骤；决定与特定模型信号一致的所述数据列的步骤，根据所述决定的所述数据列的2个系统时钟部分的串行2进制数据中的位置信息，进行数据取样。
本发明5是一种串行数据再生方法，其特征在于具有从在1个系统时钟期间传送串行数据的传送系统接收数据的步骤；对接收的串行2进制信号进行过取样的步骤；从一系列被过取样的2进制数据中抽出多个一系列2进制数据信号的步骤；保存2个系统时钟部分的所述被抽出的一系列2进制数据的步骤；将在传送中使用的特殊字符与成为从所述被保存的2个系统时钟部分的所述被抽出的一系列2进制数据的连续的一部分的数据列进行比较的步骤；决定与特定模型一致的数据列的步骤，对所述决定的所述数据列的所述2个系统时钟部分的串行2进制数据中的位置信息的持续·迁移进行计算的步骤，根据所述计算结果，从所述多个一系列被取样的2进制数据信号中选择最稳定的一系列被取样的2进制数据信号列的步骤。
本发明6是如发明5所述的串行数据再生方法，其特征在于所述过取样步骤是n倍过取样操作，包括将该被过取样的2进制数据，依照过取样的时序分割成n组数据的步骤；在通过所述分割步骤所分割的每个n组中，选择具有与特殊字符的一致持续最长的数据列的组的步骤，选择通过该选择步骤被选择的组的数据的步骤。
图1是适用本发明的串行数据再生电路的DVI用IC的电路框图。
图2是本发明的串行数据的时序图。
图3是本发明的实施方式的串行数据的再生电路。
图4是说明过取样的动作的图。
图5是表示寄存器与移位数的关系的图。
图6是表示同步检出·数据整列电路的电路构成图。
图7是迁移检出电路的电路框图。
图8选择最佳边缘的处理流程图。
图9是表示用于选择最佳边缘的移位寄存器的动作的图。
图10是表示采用DVI视频卡与液晶控制器连接的示意图。
图中1-串行数据再生电路，2-TNDS解码器，4-过取样器，5、6-寄存器，7-同步检出·数据整列电路，8-迁移检出电路具体实施方式
参照图1对适用于作为本发明实施方式的的串行数据的再生电路的DVI用IC的概要进行说明。
图1表示由DVI的RGB构成的数据以及系统时钟传送到接收侧的处理块。在图中，从DVI提供RGB信号和系统时钟信号，各种信号被锁存保持。串行数据再生电路对由锁存电路供给的串行信号的跳动以及歪斜进行补偿，取得同步，提供给下一段的TMDS解码器。TMDS解码电路2对进行了TMDS编码的信号进行解码，将RGB时钟信号与水平、垂直同步信号一起提供给板接口3。板接口3是将从TMDS解码器2供给的信号变更为显示板用的信号的接口。
本发明是关于所述再生电路的发明，为了补偿跳动、歪斜，利用在数据信号的消隐期间中使用的特定的字符，进行统计的处理，选择得到处理结果的稳定的数据列，进行数据的恢复。
因此对特殊字符进行说明。
图2表示串行信号的时序图。根据DVI的规格，在用于驱动系统而使用的最小的块的一个系统时钟中传送10位串行信号。映像显示期间中，传送RGB数据，在消隐期间中，作为以下的4个表现消隐的信号，传送由10位构成的特殊字符。即1101010100001010101101010101001010101011本发明利用这个特殊字符，对映像信号的再生时的歪斜、跳动进行补偿。
图3表示本发明实施方式的串行数据再生电路的概略构成。对应各个RGB色信号设置串行数据再生电路1，各串行数据再生系统由3倍的过取样器生成3个数据组(边1、边2、边3)，提供给寄存器5(以数字n、n’、n”表示)。依照系统时钟信号，该数据分别被保存到第二寄存器6，与新供给的10位数据一起数据被扩充为20位，提供给下一段的同步检出·数据整列电路7。
同步检出·数据整列电路7，对供给的20位数据与特殊字符进行匹配，将所述20位数据之内与特殊字符匹配的10位数据输出到数据选择电路，将最佳的移位数传送到迁移检出电路。迁移检出电路8计算匹配的数据结构的迁移次数与持续数。而边比较·选择电路9进行每个边的统计处理，选出最安定的边并输出。数据选择电路10基于所述的边选择输出，输出最佳的10位数据。
图4是表示过取样器4的3倍过取样动作的图。在图4中，相当一个系统时钟的接收串行数据由10位串行数据构成，从位3开始到位4为止的10位，是由3倍过取样操作的过取样，即从时钟31到33、21到23、11到13、01到03、91到93、…41到43的过取样操作旋钮的过取样，生成30个2进制值S31、S32、S33、S21、S22、S23、S11、S12、S13、S01、S02、S03、S91、S92、S93、…S41、S42、S43的数据。
这些数据分成边1组、边2组、边3组的3个组。
边1组是通过3倍过取样操作的最初的取样脉冲取样的S31、S21、S11、S01、S91、…S41的数据组，边2组是通过3倍过取样操作的第二个取样脉冲取样的S32、S22、S12、S92…S42的数据组，边3组是通过3倍过取样操作的第三个取样脉冲取样的S33、S23、S13、S93…S43的数据组。
图5是表示由寄存器以及6构成的20位的寄存器与20位的数据的内部连续的10位数据列的移位数的关系图。
这些边组分别被读入图5所示的由D0～D9构成的寄存器5、和由D10～D19构成的寄存器6，扩张成20位，进而整列成每10位的数据列。
即，形成D0～D9的数据列(称此为移位0)，D1～D10的数据列(称此为移位1)，D2～D11的数据列(称此为移位2)，D3～D12的数据列(称此为移位3)…D10～D19的数据(称此为移位9)的数据列。
图6表示同步检出·数据整列电路的构成。同步检出·数据整列电路7具备9个模型匹配器70，所述供给的移位0～9的数据列分别供给模型匹配器70。
模型匹配器70保存所述4个特殊字符，对消隐期间供给的移位0～9的数据列与特殊字符进行比较，如果一致，则在移位数上建立标志的同时生成信号1。当不一致时，生成信号0，输出从各模型匹配器输出的p0～p9。
在消隐期间中接收特殊字符，当为正确接收时，存在与特殊字符一致的模型。
这时的特殊字符与数据列的一致位置，即决定与特殊字符一致的移位数。基于这个移位数读入映像数据的话，便成为了补偿了歪斜的映像数据。
比如，第5个模型与特殊字符的一个匹配，在移位5上建立标志，在以后的映像数据显示期间作为显示用数据读入移位5的数据。
如上所述，映像数据被补偿了歪斜。另外，如果没有与特殊字符一致的模型时，维持至今为止的标志。所述输出信号被提供给下一段的迁移检出电路8。
图7是迁移检出电路8的电路框图。图中，迁移检出电路8由状态计数器80及计算电路81构成，状态计数器80具备状态迁移计数器82及状态维持计数器83。
当从迁移前一段的模型匹配器70的输出信号p0～p9分别被提供给状态计数器80时，状态维持计数器对连续检测到匹配模型的次数进行计数，状态迁移计数器对各移位每次的匹配模型的迁移进行计数。
将这些计数的结果m、n提供给计算电路S。
计算电路81计算在每个移位时与特殊字符匹配的时间的长短，选择被判定为最长匹配时间的移位数。
如上所述，在同步检出·数据整列电路7中，从这个中间探测作为所述消隐期间的特定的模型的特殊字符，检出一致的模型，决定移位数。这样，在每个边，选择移位数，可以取样进行了歪斜补偿的的映像数据。
其次，在迁移检出电路8中，计算这样得到的匹配的模型继续了几次，是否被检测到，或者是否被迁移。
最佳边的选择，是利用边比较·选择电路9、数据选择电路10来实现的。
图8是表示从3个边选择最佳的边的处理流程。开始，在步骤S90提供匹配器的结果，对歪斜补偿后的各数据边是否适合于特殊字符(SPC)进行核对。
接着，在步骤S91，提供匹配器，对各数据边的移位数是否变更其建立的标志位或者维持进行核对。
其次在步骤S92，在每个边设置的15位的移位寄存器上，比较成为比较对象的边的状态，确认其是好坏，如果是好，则向移位寄存器输入‘1’，如果是坏，则向移位寄存器输入‘0’。
在步骤S93中，在所述3个移位寄存器中，将与‘1’多的移位寄存器对应的边作为最佳的边。
步骤S94中，输出被选择的边的数据。
举一个例子进行说明。
作为步骤S90的结果，歪斜补偿后的边1适合于特殊字符，歪斜补偿后的数据边2适合于特殊字符，歪斜补偿后的数据边3不适合于特殊字符。此时，边3未对正确的数据进行取样。
另外，作为步骤91的结果，对于边1的移位数，其标志的高位变化，对于边2的移位数，维持其标志的高位，对于边3的移位数，维持其标志的高位，此时，可以说边1容易受歪斜、跳动的影响。
其次，在步骤S92中，依照所述的结果，对各边进行比较。参照图9对这个比较进行说明。
图9时表示所述3个移位寄存器(101、102、103)的推移的图。各上段的移位寄存器表示前阶段的移位寄存器的状态，各下段的移位寄存器接收所述比较结果，显示变化的移位寄存器的状态。
1对于移位寄存器101在移位寄存器101中，对边1和边2进行比较。由于在所述步骤S91的边1的移位数的标志的高位变化，所以判断为边2比边1好。由于依照上述的规则，边2比边1好，所以向移位寄存器输入‘0’。
2对于移位寄存器102在移位寄存器102中，对边2和边3进行比较。在所述步骤S90中，由于边3歪斜补偿后的数据与特殊字符不一致，所以判断为边2比边3要好，根据所述规则，由于边2比边3好，所以向移位寄存器输入1。
3对于移位寄存器103在移位寄存器103中，对边3和边1进行比较。在所述步骤S90中，由于歪斜补偿后的边3与特殊字符不一致，因此，判断为边1边3好。依照所述的规则，由于边1比边3好，所以向移位寄存器输入‘0’。
在步骤S93中，在所述3个移位寄存器中，移位寄存器101的‘0’比较多，边1与边2比较，可以判断边2好，在移位寄存器102中，‘1’比较多，比较边2与边3可以判断边2好。而且，移位寄存器103的‘0’比较多，比较边3与边1，判断边1好。这样，将这些判断综合起来，可以得出结论，边2是最良的边。
在步骤94中，依照被选择的边2进行数据再生。
采用作为特定的模型信号的特殊字符进行偏移补偿，进而对过取样数据的中的边进行统计的处理，选择稳定性最高的边，进行数据取样，因此可以再生最正确的数据。
而且，作为再生电路，可以由寄存器、匹配电路、计数器等简单电路构成，在成本上从设计方面来看也是极其高效的。
权利要求
1.一种串行数据再生电路，其特征在于具备从在1个系统时钟期间传送多个串行数据的传送系统接收数据的装置；保存接收到的2个系统时钟部分的串行2进制数据的存储装置；将在传送中使用的特定模型信号与构成所述被保存的2个系统时钟部分的串行2进制数据的连续的一部分的数据列进行比较的装置；决定与在传送中使用的特定模型信号一致的所述数据列的装置，根据使用所述决定装置决定的所述数据列的2个系统时钟部分的串行2进制数据的位置信息，进行数据取样。
2.一种串行数据再生电路，其特征在于具备从在1个系统时钟期间传送串行数据的传送系统接收数据的装置；对接收的串行2进制信号进行过取样的装置；从一系列过取样的2进制数据中抽出一系列2进制数据信号的装置；保存2个系统时钟部分的所述被抽出的一系列2进制数据的存储装置；将传送中使用的特殊字符与成为所述保存的2个系统时钟部分的所述抽出的一系列2进制数据的连续的一部分的数据列进行比较的装置；决定与特定模型一致的数据列的装置，对由该决定装置决定的所述数据列的所述2个系统时钟部分的串行2进制数据中的位置信息的持续·迁移进行计算的装置，根据所述计算结果，从所述多个一系列被取样的2进制数据信号中选择最稳定的一系列被取样的2进制数据信号列。
3.如权利要求2所述的串行数据再生电路，其特征在于所述过取样装置是n(n是整数)倍过取样装置，具备将该过取样的2进制数据，按照过取样的时序分割成n组数据的装置；在由所述分割装置分割的每个n组中，选择具有与特殊字符的一致持续最长的数据列的组的装置，选择由该选择装置所选择的组的数据。
4.一种串行数据再生方法，其特征在于具有在一个系统时钟期间，从传送串行数据的传送系统接收数据的步骤；保存接收的2个系统时钟部分的串行2进制数据的步骤；将在传送中使用的特定模型信号与成为所述被保存的2个系统时钟部分的串行2进制数据的连续的一部分的数据列进行比较的步骤；决定与特定模型信号一致的所述数据列的步骤，根据所述决定的所述数据列的2个系统时钟部分的串行2进制数据中的位置信息，进行数据取样。
5.一种串行数据再生方法，其特征在于具有从在1个系统时钟期间传送串行数据的传送系统接收数据的步骤；对接收的串行2进制信号进行过取样的步骤；从一系列被过取样的2进制数据中抽出多个一系列2进制数据信号的步骤；保存2个系统时钟部分的所述被抽出的一系列2进制数据的步骤；将在传送中使用的特殊字符与成为从所述被保存的2个系统时钟部分的所述被抽出的一系列2进制数据的连续的一部分的数据列进行比较的步骤；决定与特定模型一致的数据列的步骤，对所述决定的所述数据列的所述2个系统时钟部分的串行2进制数据中的位置信息的持续·迁移进行计算的步骤，根据所述计算结果，从所述多个一系列被取样的2进制数据信号中选择最稳定的一系列被取样的2进制数据信号列的步骤。
6.如权利要求5所述的串行数据再生方法，其特征在于所述过取样步骤是n倍过取样操作，包括将该被过取样的2进制数据，依照过取样的时序分割成n组数据的步骤；在通过所述分割步骤所分割的每个n组中，选择具有与特殊字符的一致持续最长的数据列的组的步骤，选择通过该选择步骤被选择的组的数据的步骤。
全文摘要
本发明提供一种串行数据再生电路，具备保存接收的串行数据再生电路的串行数据的2个系统时钟部分的数据的存储装置；将在传送中使用的特殊字符与成为所述被保存的2个系统时钟部分的数据列进行比较的装置；决定与特殊字符信号相一致的模型的数据的一致位置(移位数)的装置，根据由该装置所决定的一致位置信息，通过进行数据取样的操作，对歪斜进行补偿。而且，将接收的串行数据进行3倍过取样操作，将被过取样的数据分成3个边组，在各自的边组中，在上述的步骤中检测出与特殊字符一致的移位数，选择移位数的变化最小的边组，通过再生该边组的映像信号，进行对歪斜、跳动的补偿。
文档编号H04L7/033GK1489328SQ03155349
公开日2004年4月14日 申请日期2003年8月27日 优先权日2002年8月27日
发明者住吉信哉, 平川雅也, 也 申请人:罗姆股份有限公司