专利名称：面型图像传感器的制作方法
技术领域：
本发明是涉及装入例如数码相机的CMOS型面型图像传感器(areaimage sensor)(二维图像传感器)。
背景技术：
现有的CMOS型面型图像传感器的一例，在日本专利申请公开公报P2001-36816A中已有记述。如该公报的图1所示，现有的面型图像传感器包含矩阵状配置的多个摄像元件(各摄像元件由光电二极管与开关晶体管所组成)。摄像元件的纵的排列称为列，摄像元件的横的排列称为行。与摄像元件的各列平行设置有一条信号线，与各行平行设置有一条地址线。各信号线上连接有对应的一列的摄像元件(更明确地讲是开关晶体管的输出端)。而且，各地址线上连接有对应的一行的摄像元件(更明确地讲是开关晶体管的栅极)。各信号线的输出端连接有模拟—数字转换器，各A/D转换器的输出端连接有移位寄存器。
在上述面型图像传感器中，地址线一次一个地顺次选择。由此从与选择的地址线相对应的行的摄像元件向A/D转换器输出信号电压。A/D转换器在比较输入的信号电压与基准电压之后，将数字的图像信号输出到移位寄存器。移位寄存器将数字的图像信号同步输出成移位脉冲(该输出的数据称为“图像数据”)。
一帧(画面)的图像数据是通过完全扫描全部地址线，从移位寄存器输出与各摄像元件相对应的数字像素信号而得到的。因此，例如在帧频为FR(fps帧/秒)，全部地址线的条数为NA的情况下，A/D转换器需要大体在1/(FR×NA)秒左右的时间(“周期”)内将模拟的信号电压变换为数字像素信号。
一般地，周期越短，A/D转换器的稳定动作就越会有受到一定影响的倾向。如上所述，现有的周期为1/(FR×NA)。所以，FR增大时(在NA一定)，有可能出现A/D转换器不能发挥正常功能的问题。
发明内容
本发明是鉴于上述问题而提出，其目的在于提供不影响A/D转换器的稳定动作，并能够提高帧频的面型图像传感器。
由本发明的第一方面所提供的面型图像传感器(矩阵型图像传感器)，具有形成多个元件行与多个元件列地配置成矩阵状的多个摄像元件；对于所述多个元件列中的一个元件列分配的多条信号线；以及分别与对应的一条信号线相连接的多个A/D转换器。属于所述一个元件列的摄像元件的各个，分别仅与所述多条信号线中的任一条相连接，且所述多条信号线各自与属于所述一个元件列的上述摄像元件中的至少一个相连接。
优选各摄像元件是由光电变换元件与连接于该光电变换元件的开关元件所构成。
优选，属于所述一个元件列的上述摄像元件包含相互邻接的两个摄像元件，所述两个摄像元件中的一个与所述多条信号线中的一条相连接，所述两个摄像元件中的另一个与所述多条信号线中的另一条相连接。
优选，本发明的面型图像传感器还包含多条地址线、以及连接于这些地址线的地址线选择电路。所述多条地址线的各个分别与属于所述多个元件行中对应的一个元件行的摄像元件相连接，所述地址线选择电路具有可同时选择所述多条地址线中的多条的结构。
优选，本发明的面型图像传感器还具与所述多个A/D转换器相连接的移位寄存器。
根据本发明的第二方面，提供将多个摄像元件配置为多行多列的面型图像传感器。该面型图像传感器具有分配给摄像元件的一列或二列的多条信号线与分别连接于所述各信号线的模拟/数字转换器。在所述摄像元件的各列中，每连续跨越与所述信号线的分配条数相同的数目而排列的摄像元件形成小组，同时，在小组内，各摄像元件分别连接于不同的信号线。而且，在所述摄像元件的各列中，每连续跨越两个以上而排列的小组形成大组，在该大组内，至少存在两个对于小组单位的信号线的连接图案。
优选，在所述摄像元件的各列中，每到小组数目为2的乘方数个数时形成大组。
优选，在所述摄像元件的各列中，形成小组数不同的2种以上的大组。
优选，本发明的面型图像传感器，还具有给所述摄像元件的各行各分配1条、利用1条该行内的摄像元件全部连接的地址线，可同时选择这些地址线中的多条地构成的地址线选择电路；取得从所述模拟/数字转换器各自输出的数字信号、同时将这些数字信号通过多条传送线而输出的移位寄存器；以及切换所述传送线、输出数字信号的双转换开关电路(双工机)或多路转换器电路。
优选所述模拟/数字转换器比较输入的信号电压与既定的基准电压，将两电压一致时的计数值作为数字信号输出到所述移位寄存器。
图1是表示基于本发明第一实施例的面型图像传感器的主要部分的电路图。
图2是上述面型图像传感器的摄像元件的电路图。
图3是表示上述图像传感器的A/D转换器的方框图。
图4A是说明上述A/D转换器的动作定时的时序图。
图4B是说明对于本发明的比较例的时序图。
图5是说明上述A/D转换器的另一动作定时的时序图。
图6是表示基于本发明第二实施例的面型图像传感器的主要部分的电路图。
图7是图6的面型图像传感器的摄像元件的电路图。
图8是说明摄像元件的连接模式的图。
图9是第二实施例的面型图像传感器中所使用的A/D转换器的方框图。
图10是说明上述A/D转换器动作的图。
图11是说明信号处理顺序的图。
图12是说明另一信号处理顺序的图。
图13是说明另一信号进一步处理顺序的图。
图14是表示基于本发明第三实施例的面型图像传感器的主要部分的电路图。
图15是说明本发明第三实施例的面型图像传感器中摄像元件的连接模式的图。
图16A是说明作为比较例的信号处理顺序的图。
图16B是说明第三实施例的面型图像传感器中信号处理顺序的图。
图17是说明第三实施例的面型图像传感器中另一信号处理顺序的图。
图18是表示基于本发明第四实施例的面型图像传感器的主要部分的电路图。
图19是说明本发明第四实施例的面型图像传感器中摄像元件的连接模式的图。
图20是表示基于本发明第五实施例的面型图像传感器的主要部分的电路图。
图21是说明本发明第五实施例的面型图像传感器中摄像元件的连接模式的图。
图22是说明第五实施例的变形例的图。
图23是说明上述变形例中摄像元件的连接模式的图。
具体实施例方式
下面参照附图具体说明本发明的实施方式。
图1是表示基于本发明第一实施例的CMOS型面型图像传感器的构成图。面型图像传感器1，例如可以作为构成数字相机的一个部件而使用，但本发明并不仅限于此。
图示的面型图像传感器1具有矩形的受光部1A，该受光部包含多个光电二极管10与多个开关元件20。各光电二极管10与对应的一开关元件20组合成对，构成一个摄像元件。包含该摄像元件的单位区域相当于一个像素。多个摄像元件配置为矩阵状。摄像元件的纵的排列称为“列”，横的排列称为“行”。
对应于摄像元件的各列设置有4条信号线Lij(i、j＝1，2，3，…)。例如，对于第一列的摄像元件设置有信号线L11、L12、L13、L14，各信号线与对应的多个开关元件的输出端20A相连接。同样，对于第二列的摄像元件设置有信号线L21、L22、L23、L24。各信号线的输出端与模拟/数字转换器(A/D转换器)30相连接，转换器30的输出端与移位寄存器40相连接。
而且，对应于摄像元件的各行设置有1条地址线Ak(k＝1，2，3，…)。例如，对于第一行的摄像元件设置有地址线A1，该地址线与对应的多个开关元件的栅极20B相连接。同样，对于第二行的摄像元件设置有地址线A2。各地址线与地址线选择线路(ASC)50相连接。
图2是摄像元件的电路图。开关元件20是由3个晶体管，即复位用晶体管TR1、开关用晶体管TR2、以及源极跟随放大用晶体管TR3所构成。复位用晶体管TR1与开关用晶体管TR2是CMOS型器件。而且，每行设置有复位线(第一行的符号为R1)，每列设置有公共线(第一列的符号为C1)(在图1中这些线省略)。复位用晶体管TR1的源极、栅极、及漏极，分别与光电二极管10的输出端、复位线R1、以及公共线C1相连接。开关用晶体管TR2的源极、栅极、及漏极，分别与公共线C1、地址线A1、及源极跟随放大用晶体管TR3的源极相连接。源极跟随放大用晶体管TR3的栅极与光电二极管10的输出端相连接，漏极与信号线L11相连接。源极跟随放大用晶体管TR3的漏极与信号线L11的接点相当于开关元件20的输出端20A，开关用晶体管TR2的栅极与地址线A1的接点相当于开关元件20的输入输出栅极20B。当栅极20B为通电状态，开关元件20为接通(ON)时，对应于受光量的信号电荷从光电二极管10流入信号线L11，通过该信号线向A/D转换器30输入信号电压。
这里，注意属于第一列的开关元件20与信号线L11～L14，看它们的连接关系。排列在第一列的开关元件20，每4个连接于同一信号线。具体地，第1+4n个(n＝0、1、2，…)开关元件20的输出端20A连接于信号线L11，第2+4n个开关元件20连接于信号线L12。而且，第3+4n个开关元件20的输出端20A连接于信号线L13，第4+4n个开关元件20连接于信号线L14(对于其它列也是同样)。采用这样结构的技术意义将在后面叙述。
图3是表示图像传感器的A/D转换器30的主要结构的方框图。A/D转换器30包含比较器(CM)31与计数器(CT)32。比较器31中通过信号线L输入模拟信号的信号电压(Sv)，同时输入与动作时钟成比例增大的基准电压(Rv)(参照图4A)。基准电压是在地址线选择线路50的每一个既定的选择周期(周期时间(CTM))而输入。比较器31比较周期时间内输入的信号电压Sv与基准电压Rv，在两电压一致的时刻向计数器32输入闭锁信号。计数器32计数时钟的数目，在从比较器31接受闭锁信号时，将该时刻的时钟计数(CCN)作为数字像素信号输出到移位寄存器40(图1)。
移位寄存器40具有由触发电路等构成的多个寄存器41。各寄存器41与对应的A/D转换器30的输出端相连接。从图1可知，对于各列的摄像元件，设置有4个转换器30与4个寄存器41。移位寄存器40内的寄存器41，可以分为4个组，属于同一组的寄存器41相互连接。具体地，与信号线Li1(i＝1、2、3…)相对应的寄存器41相互连接。而且，与信号线Li2(i＝1、2、3…)相对应的寄存器41也相互连接(对于其它的寄存器也同样)。在来自A/D转换器30的数字像素信号取入寄存器41之后，移位寄存器40与时钟等同步边顺序移动边将数字像素信号输出到从左到右的寄存器41。
地址线选择线路50一次分别选择4条地址线，使与这些地址线相对应的摄像元件处于接通状态。具体地，线路50首先选择地址线A1～A4，使与这些地址线相对应的摄像元件处于接通状态(结果是从摄像元件向转换器30输出信号电压)。接着，经过上述“周期时间CTM”之后，选择地址线A5～A8，使与这些地址线相对应的摄像元件处于接通状态。以下重复该选择动作。
接着，参照图4A、4B及图5对面型图像传感器1的全体动作加以说明。图4A及图5是说明A/D转换器30的动作定时的时序图，图4B是为了比较的现有例的时序图。
首先，地址线选择线路50归纳选择从第一行到第四行的地址线A1～A4。这样，与这些地址线A1～A4相连接的从第一行到第四行的开关元件20处于接通状态。同时，从与接通的各开关元件20成对的发光二极管10，通过对应的一条信号线，将光电变换的信号电压供给到A/D转换器30。
如图4A所示，A/D转换器30在周期时间CTM内比较增加的基准电压Rv与信号电压Sv。而且，A/D转换器30将两者一致时的时钟计数CCN作为数字图像信号输出到移位寄存器40(该图像信号在选择下面的第五行到第八行的地址线期间，从移位寄存器40输出。)。
地址线A1～A4的选择结束时，通过选择第一行到第四行的复位线(图2中仅表示了复位线R1)，使第一行到第四行的光电二极管10复位。另一方面，接着选择第五行到第八行的地址线，进行与上述同样的处理。通过重复这样一连串的动作，能够得到与受光部1A全体相对应的一帧的图像数据。
这里，例如考虑帧频为60fps，地址线的全体数目为N的情况。在这种情况下，各A/D转换器30的处理时间，为1帧1/60秒(实际上会产生一些误差)。而且，在该处理时间内，A/D转换器30进行N/4次的AD变换。由此，一次AD变换所需要的时间(周期时间)为1/(15×N)秒。另一方面，根据现有的方式(对于各列各选择一条信号线和一条地址线)，在一帧的处理时间(1/60秒)内总计进行N次的AD变换。所以，周期时间为1/(60×N)秒。
这样，根据本发明(图4A)，与现有例(图4B)相比，周期时间增加到4倍，能够减小一个周期时间内基准电压的变化率。其结果是，在将A/D转换器的动作时钟作为相同的情况下，每一个像素的数字像素信号的比特数增大(即灰度等级数增大)。
根据本发明，使周期时间为图4A所示的一半即可(图5)。通过缩短周期时间CTM，能够使帧频增大。在这种情况下，本发明的周期时间也比现有的周期时间(图4B)长，每一个像素的灰度等级数比现有的多。
而且，根据本发明，即使是A/D变换器的动作时钟设定得比现有的低，也能够实现与现有同样或高于现有的灰度等级数。通过减低动作时钟，有能够减少A/D变换器中消费电力的优点。
在上述实施例中，是多个摄像元件排列成矩阵状，但本发明并不限于此。例如也可以是多个摄像元件排列成蜂巢状。而且，分配给摄像元件的各列的信号线的条数，也可以是5条以上。
而且，在上述实施例中，与一条信号线(例如信号线L11)相连接的开关元件20与开关元件20之间不相互邻接。但是，与同一条信号线相连接的多个开关元件也可以相互邻接配置。根据图1所示例的说明，属于第一列(最左列)的开关元件20分为4个组(第一组到第四组)，属于各组的开关元件20相互邻接配置。在此基础上，例如属于第一组的开关元件20与信号线L11相连接，同时属于第二组的开关元件20与信号线L12、属于第三组的开关元件20与信号线L13、属于第四组的开关元件20与信号线L14分别相连接。各列的开关元件分为几个组，与对于该列所使用的信号线的数目有关。例如，在对于一列使用5条信号线时，该列的开关元件20分为5个组。在这样的情况下，属于同一组的两个以上的开关元件20(它们与共同的信号线相连接)，必须是不能同时处于接通状态的结构。
A/D变换器30也不限于是使用倾斜状的基准电压的方式。例如，也可以是逐次比较型的变换器。在这种情况下，输入信号电压与变换器内数字地产生的基准电压逐次进行比较。
图6是表示基于本发明第二实施例的面型图像传感器的构成图。对于第二实施例的面型图像传感器的构成要素中与第一实施例的面型图像传感器的构成要素相同或类似的元件，都使用相同的参照符号。关于这一点，在后面说明的第三到第五实施例中也是同样。
如图6所示，具有摄像部1A的面型图像传感器1，包含多个光电二极管10、多个开关元件20、多个模拟/数字转换器(A/D转换器)30、移位寄存器40、地址线选择线路50、双转换开关电路60、纵向延伸的信号线L以及横向延伸的地址线A。
光电二极管10与开关元件20相互连接成对，作为摄像元件发挥功能。多个摄像元件由排列为多行多列的阵列所构成。信号线L对于每一列摄像元件各设置2条(La1及Lb2等)。在这些信号线L上，按照既定的规则图案模式连接有开关元件20的输出端20A。这些规则图案模式将在后面叙述。信号线L的输出端连接有A/D转换器30，A/D转换器30的输出端连接于移位寄存器40，移位寄存器40的输出端连接于转换开关电路60。地址线A是对于每一行摄像元件各设置1条(A1等)。各行的地址线A上连接有一行全部的开关元件20的输入输出栅极20B。这些全部的地址线A连接于地址线选择线路50。
图7是表示一个摄像元件的电路图。开关元件20是由复位用晶体管TR1、开关用晶体管TR2、以及源极跟随放大用晶体管TR3所构成。复位用晶体管TR1与开关用晶体管TR2是由CMOS结构而构成的。而且，虽然图6中予以省略，但每一行设置有复位线R(第一行的符号为R1)，每一列设置有公共线C(第一列的符号为C1)。复位用晶体管TR1的源极、栅极、及漏极，分别与光电二极管10的输出端、复位线R1、以及公共线C1相连接，开关用晶体管TR2的源极、栅极、及漏极，分别与公共线C1、地址线A1、及源极跟随放大用晶体管TR3的源极相连接。源极跟随放大用晶体管TR3的栅极与光电二极管10的输出端相连接，漏极与信号线L11相连接。其中，源极跟随放大用晶体管TR3的漏极与信号线La1的接点相当于开关元件20的输出端20A，开关用晶体管TR2的栅极与地址线A1的接点相当于开关元件20的输入输出栅极20B。在各像素中，使输入输出栅极20B作为通电状态使开关元件20处于接通状态时，来自光电二极管10的光电变换后的信号电荷流入信号线，通过这些信号线向A/D转换器30输入信号电压。
接着，作为一例，注意第一列的摄像元件与信号线La1、La2，详细叙述这些规则图案模式。还有，对于第一列以外的各列，也适用与第一列完全相同的规则图案模式。
图8是为了说明第一列的规则模式的说明图。如该图所示，排列在第一列中的摄像元件P1～P32，每连续的两个形成一个小组(g1、g2、g3等)，同时，在一个小组内，相邻的两个摄像元件分别连接于不同的信号线L1(La1)、L2(La2)。而且，每连续的两个小组构成一个大组。例如，大组G1是由小组g1与g2所构成。图中，“OM”意味着动作模式，“CF”意味着时钟频率，“Px”意味着像素，“SL”意味着信号线。而且，“1”表示接通，“0”表示断开。
这里，例如观察大组G1，对于其中包含的小组g1的信号线L1、L2的连接模式，与对于小组g2的信号线L1、L2的连接模式分别不同。这对于其它大组G2～G8也是同样。而且，在各大组内，位于第2n+1(n＝0、1)的两个摄像元件分别连接于不同的信号线。例如，在大组G1中，P1与P3分别连接于不同的信号线。而且，在大组G2中，P5与P7分别连接于不同的信号线。
进而，如图8所示，由G1及G2形成更大的组G#1。组G#1包含4(＝22)个小组(g1～g4)。同样，由G3及G4形成组G#2，由G5及G6形成组G#3，由G7及G8形成组G#4。而且，由G#1及G#2形成更大的组G％1。组G％1包含8(＝23)个小组(g1～g8)。同样，由G#3及G#4形成组G％2。而且，由G％1及G％2形成更大的组G&1。组G&1包含16(＝24)个小组(g1～g16)。
从图8可知，向关于组G#1的信号线的连接模式与向关于组G#4的信号线的连接模式相同，向关于组G#2的信号线的连接模式与向关于组G#3的信号线的连接模式相同。但是，向关于组G#1的信号线的连接模式与向关于组G#2的信号线的连接模式不同。在组G#1内，位于第4n+1(n＝0、1)的两个摄像元件(P1与P5)分别连接于不同的信号线La1、La2。同样地，在组G#2内，位于第4n+1(n＝0、1)的两个摄像元件(P9与P13)分别连接于不同的信号线La1、La2。
进而，在组G％1内，位于第8n+1(n＝0、1)的两个摄像元件(P1与P9)分别连接于不同的信号线La1、La2。同样地，在组G％2内，位于第8n+1(n＝0、1)的两个摄像元件(P17与P25)分别连接于不同的信号线La1、La2。而且，在组G&1内，位于第16n+1(n＝0、1)的两个摄像元件(P1与P17)分别连接于不同的信号线La1、La2。
根据这样的规则模式，在进行全部取样扫描(从全部的摄像元件抽出信号)的情况下，各小组(g1～g32)中所包含的两个摄像元件(即P1与P2的对，P3与P4的对，等)同时为接通状态。具体地，首先P1、P2同时为接通状态，使对于第一行及第二行的信号电压通过信号线同时输入到A/D转换器30。接着，通过P3、P4的同时为接通状态，使对于第三行及第四行的信号电压通过信号线同时输入到A/D转换器30(对于其它列也是同样)。
在按照二选一的比例在两条之间进行地址线选择扫描的情况下(1/2取样扫描)，在组G1内，摄像元件P1、P3同时为接通状态，在组G2内，摄像元件P5、P7同时为接通状态。这样，两行部分的信号分压，就通过信号线同时输入A/D转换器30。
而且，在进行1/4取样扫描的情况下，在组G#1内，摄像元件P1、P5同时为接通状态，在组G#2内，摄像元件P9、P13同时为接通状态。同样，在进行1/8取样扫描的情况下，在组G％1内，摄像元件P1、P9同时为接通状态，在组G％2内，摄像元件P17、P25同时为接通状态。而且，在进行1/16取样扫描的情况下，在组G&1内，摄像元件P1、P17同时为接通状态。
如图9所示，各A/D转换器30包含比较器31与计数器32。如图10所示，比较器31中通过信号线输入作为模拟信号而被取样保持的信号电压(图中图示标出)，同时输入与动作时钟成比例倾斜变化的基准电压。比较器31比较输入的信号电压与基准电压，在两电压一致的时刻向计数器32输入闭锁信号。计数器32计数时钟的数目，在从比较器31接受闭锁信号时，将该时刻的时钟计数作为数字像素信号输出到移位寄存器40。
如图6所示，移位寄存器40设置有寄存器41。各寄存器41与A/D转换器30的输出端相连接。寄存器41与每列两个的A/D转换器30的输出端相对应而成两段地设置，与信号线L1相对应的一组连接于第一传送线42A，与信号线L2相对应的一组连接于第二传送线42B。这样的移位寄存器40，在将来自各A/D转换器30的数字像素信号临时存入各寄存器41之后，与移位脉冲同步，通过两条传送线42A、42B逐个传送数字像素信号。此时，转换开关电路60随移位寄存器40的动作而连动，以适当的时刻切换传送线42A、42B。例如，转换开关电路60在与第一传送线42A相连接的状态下顺次输出第一传送线42A上的数字像素信号。该输出完了后，切换至与第二传送线42B相连接，顺次输出第二传送线42B上的数字像素信号。这样，由移位寄存器40串行输出两行的数字像素信号。
接着，参照图11～图13，对面型图像传感器1的动作加以说明。为了容易理解动作原理，假定摄像部1A具有4行4列总计16个像素。
图11是作为动作模式对地址线A1～A4逐条选择扫描的全部取样扫描。还有，该动作模式是比较例，不是基于本发明。另一方面，图12是表示每次同时选择两条扫描的全部取样扫描，图13是表示以在两条中选择一条的比例每次同时两条扫描的1/2取样扫描。在各图的上段中表示时间流程图，下段中模式地表示移位寄存器的动作。
如图11所示，在基于地址线选择信号ASS每次一条顺次选择扫描地址线A1～A4的情况下，地址线选择线路50通过判断帧信号FS(F1、F2、F3，…)而顺次选择地址线A1～A4。这里所谓帧信号，是指用于给出周期地取入1帧图像数据的定时的信号。帧信号的频率与帧频相一致。
选择了一条地址线A1时，与该地址线A1相连接的第一行的开关元件20为接通状态，同时从与接通的开关元件20成对的光电二极管10，通过信号线向A/D转换器30供给光电变换的信号电压。在图11中，“OD”意味着输出数据。而且，“F11”是表示对于帧信号F1选择了地址线A1时所输出的输出数据。同样地，“F23”是表示对于帧信号F2选择了地址线A3时所输出的输出数据。
如图10所示，A/D转换器30比较每次选择扫描时的倾斜状基准电压与模拟输入的信号电压。A/D转换器30将两者一致时的时钟计数作为数字像素信号输出到移位寄存器40。移位寄存器40输出数字像素信号，直至一次的选择扫描终了。其后，同样地顺次选择地址线A2、A3、A4，从移位寄存器40对于每次选择扫描输出各行的数字像素信号。就是说，图11所示的地址线选择信号ASS及输出数据的一个周期部分相当于线扫描周期，由4线扫描周期完成1帧的处理，根据这样的全部取样扫描，A/D转换器30必须进行对于每1帧4次的AD转换处理，动作时钟(时钟频率)也与此对应成为高频。此时的时钟频率为“f”。
接着，考虑每次选择扫描两条地址线A1～A4的实际的全部取样扫描(帧频与上述为同一条件)。在这种情况下，如图12所示，地址线选择线路50在判断帧信号时同时选择两条地址线(A1及A2，A3及A4)，进行扫描。
具体地，通过最初同时选择地址线A1、A2，使连接于这些地址线的第一、第二行的开关元件20为接通状态。其结果是，从与处于接通状态的开关元件20成对的两行的光电二极管10，通过信号线将信号电压供给到A/D转换器30。
A/D转换器30对于每一次选择比较基准电压与信号电压，将两电压一致时的时钟计数作为数字图像信号输出到移位寄存器40。移位寄存器40输出两行的数字图像信号，直至一次的选择终了。其后同样地同时选择地址线A3、A4，从移位寄存器40输出两行的数字图像信号。这种情况图12所示的地址线选择信号及输出数据的一个周期部分相当于线扫描周期，由两个线扫描周期完结一帧的处理。
这里，与前面所述的全部取样扫描的不同点在于，是由一次的选择得到两行的数字图像信号。而且，如图12所示，由于移位寄存器40是在线扫描周期内由转换开关电路60而切换传送线42A、42B，所以通过该转换开关电路60而将两行的数字像素信号的串行输出这一点也不同。此时，转换开关电路60切换传送线42A、42B，使来自移位寄存器40的数字像素信号按照行的顺序输出。
就是说，根据本发明的全部取样扫描，由A/D转换器30的AD转换处理，每一帧进行两次。其结果是，能够将线扫描周期设定得更长，使时钟频率为比前面的全部取样扫描低的f/2左右。
进而，考虑帧频与上述同样条件的1/2亚全部取样扫描。在这种情况下，如图13所示，地址线选择线路50每次判定帧信号F1、F2时，同时选择扫描与组G1内的第2n+1(n＝0、1)相对应的地址线A1、A3。同时选择两条地址线A1、A3时，与这些地址线A1、A3相连接的第一、第三行的开关元件20为接通状态。同时，从与处于接通状态的开关元件20成对的两行的光电二极管10，通过信号线L1、L2将光电变换的信号电压供给到A/D转换器30。
A/D转换器30对于每一次选择将数字图像信号输出到移位寄存器40。移位寄存器40输出两行的数字图像信号，直至一次的选择终了。由于这种情况图13所示的地址线选择信号及输出数据的一个周期部分相当于线扫描周期，所以由一个线扫描周期完结一帧的处理。
在这样的1/2取样扫描中，是由一次的选择扫描得到两行的数字图像信号，但该数字图像信号是隔一行的数据。就是说，如图13所示，由于移位寄存器40是在线扫描周期内由转换开关电路60而切换传送线42A、42B，所以通过该转换开关电路60隔行的数字像素信号串行输出。此时，即使是在隔一行的数字像素信号中，也如图13所示，第二、第四列的数字像素信号被废弃。因此，最终从4行4列的16像素抽出4个像素的数字图像信号，一帧的数据量为全部取样扫描的1/4。
这样，根据1/2取样扫描，由A/D转换器30的AD转换处理，每一帧由一次完成，能够将线扫描周期设定得更长，使时钟频率为f/4。基于同样的原理，根据1/4、1/8、1/16取样扫描，能够使时钟频率分别为f/8、f/16、f/32。
再一次参照图8进行说明，全部取样扫描时，由于每到每P1、P2的两行及P3、P4的两行得到图像数据，所以能够使时钟频率为f/2。
而且，1/2取样扫描时，由于是每到P1、P3的两行及P5、P7的两行得到图像数据，所以能够使时钟频率为f/4。
进而，1/4取样扫描时，由于是每P1、P5的两行及P9、P13的两行得到图像数据，所以能够使时钟频率为f/8。
进一步，由于是每P1、P9的两行及P17、P25的两行得到图像数据，所以能够使时钟频率为f/16。
取样率最小的1/16取样扫描时，由于是每P1、P17的两行及P33、P49(P33以后图示省略)的两行得到图像数据，所以能够使时钟频率为f/32左右。
所以，根据该实施形式，例如在1/2取样扫描时，与每次选择扫描一条地址线A情况下的A/D转换器30的动作时钟(时钟频率)相比，该动作时钟能够递减到f/4，所以由动作时钟与消耗电力的比例关系，能够大幅度降低电力的消耗。
而且，在1/4取样扫描时，动作时钟能够递减到f/8，消耗电力能够得到大幅度递减。如果是1/8、1/16取样扫描，则在节约电力上能够取得更好的效果。
而且，如果平衡良好地调整取样扫描时A/D转换器30的动作时钟，或地址线选择线路50的线扫描周期，则能够同时实现高帧频化与节省电力。
图14是表示本发明第三实施例中面型图像传感器的构成图。在第三实施例中，每一列摄像元件P设置有4条信号线。这些信号线上按照以下说明的规则模式连接有摄像元件P。
图15是说明本发明第三实施例中的第一列的规则图案模式的说明图。如该图所示，排列在第一列的摄像元件(P1、P2，…)每连续的4个构成一个小组(g1，g2，…)，同时在一个小组内4个摄像元件分别连接于不同的信号线L1～L4。连续的两个小组形成一个大组(g1及g2形成G1等)。
例如注意到组G1，其中包含的小组g1的对于信号线L1～L4的连接模式，与小组g2的对于信号线L1～L4的连接模式各自不同(其他的组G2、G3，…也是同样)。对位于各个组G1、G2…内的第2n+1个(n＝0、1、2、3，…)的4个摄像元件(P1、P3、P5、P7及P9、P11、P13、P15)，分别连接于不同的信号线L1～L4。
根据图15的理解，在组G#1内，对位于第4n+1个(n＝0、1、2、3，…)的4个摄像元件(P1、P5、P9、P13)，分别连接于不同的信号线L1～L4。同样，在组G#2内，对位于第4n+1个(n＝0、1、2、3，…)的4个摄像元件(P17、P21、P25、P29)，分别连接于不同的信号线L1～L4。进而，在组G％1内，对位于第8n+1个(n＝0、1、2、3，…)的规则顺序的4个摄像元件(P1、P9、P17、P25)，分别连接于不同的信号线L1～L4。
根据这样的规则模式，在进行为了从全部的摄像元件抽出信号的全部取样扫描的情况下，摄像元件P1～P4及摄像元件P5～P8同时为接通状态，连续4行的信号电压能够通过信号线同时输送到A/D转换器30。另一方面，在从两条中选择一条地址线A的1/2取样扫描的情况下，能够使组G1内的摄像元件P1、P3、P5、P7同时为接通状态，组G2内的摄像元件P9、P11、P13、P15同时为接通状态。就是说，即使是在1/2取样扫描的情况下，也能够通过信号线将4行的电压同时输入到A/D转换器30。
而且，在进行1/4取样扫描的情况下，在组G#1内，能够使摄像元件P1、P5、P9、P13同时为接通状态，同时，在组G#2内，能够使摄像元件P17、P21、P25、P29同时为接通状态。
在进行1/8取样扫描的情况下，能够使组G％1内摄像元件P1、P9、P17、P25同时为接通状态。
如图14所示，移位寄存器40的寄存器41，与信号线L1相对应的一组连接于第一传送线42A，与信号线L2相对应的一组连接于第二传送线42B，与信号线L3相对应的一组连接于第三传送线42C，与信号线L4相对应的一组连接于第四传送线42D。就是说，移位寄存器40能够与移位脉冲同步、通过4条传送线42A、42B、42C、42D一次一个地传送数字像素信号。此时，多路转换开关电路61与移位寄存器40的动作连动，以适当的时刻切换4条传送线42A、42B、42C、42D。例如，多路转换开关电路61逐个按顺序输出第一传送线42A上的数字像素信号之后，切换至第二传送线42B的连接，输出数字像素信号，进而切换至第三传送线42C的连接，最后切换至第四传送线42D的连接，输出数字像素信号。由此，由移位寄存器40对每行输出串行化的4行数字像素信号。
接着对第三实施例的动作加以说明。还有，为了容易理解动作原理，摄像元件仅由图14所示的8行6列总计48个像素所构成。A/D转换器30及移位寄存器40的周边电路也是与此对应的构成。
图16及图17是为了说明信号处理顺序的说明图。特别是，图16A是与作为动作模式而逐条选择扫描地址线A1～A8的全部取样扫描相对应的时刻图，图16B是与每次同时选择扫描4条的全部取样扫描相对应的时刻图，图17是与按在2条中选择1条的比例每次同时选择扫描4条的1/2取样扫描相对应的时刻图。还有，图16A仅是为了比较参考用，实际上没有每次选择扫描一条地址线A的模式。
假定是在进行一次一条顺序选择扫描地址线A1～A8的全部取样扫描的情况下，如图16A所示，地址线选择线路50在每次判定帧信号时一次一条顺序选择扫描地址线A1～A8。
选择扫描一条地址线A1时，与该地址线A1相连接的第一行的摄像元件为接通状态。同时，从处于接通状态的摄像元件通过信号线La1、Lb1向A/D转换器30供给信号电压。
A/D转换器30将数字像素信号输出到移位寄存器40。移位寄存器40输出数字图像信号，直至一次的选择扫描终了。其后，同样地顺次选择扫描地址线A2、A3等，从移位寄存器40对于每次选择扫描输出各行的数字图像信号。图16A所示的地址线选择信号及输出数据的一个周期部分相当于线扫描周期，由8个线扫描周期完结一帧的处理。A/D转换器30对于一帧必须进行8次AD变换处理，动作时钟(时钟频率)也与此对应成为高频。
接着，考虑帧频与上述同样的条件，每次4条选择扫描地址线A1～A8的本发明的全部取样扫描。在这种情况下，如图16B所示，地址线选择线路50每在判定帧信号时同时选择扫描地址线A1～A4及A5～A8。
最初，同时选择扫描4条地址线A1～A4时，与这些地址线A1～A4相连接的第一到第四行的摄像元件P为接通状态。同时，从处于接通状态的摄像元件P通过信号线L1～L4向A/D转换器30供给信号电压。
A/D转换器30将数字图像信号输出到移位寄存器40。移位寄存器40输出4行的数字图像信号，直至一次的选择扫描终了。其后，同样地同时选择扫描地址线A5～A8，从移位寄存器40输出4行的数字像素信号。在这种情况下，图16B所示的地址线选择信号及输出数据的一个周期部分相当于线扫描周期，由2个扫描周期完结一帧的处理。
这里，与前面所述的全部取样扫描的不同点在于，是由一次的选择扫描得到4行的数字图像信号。而且，由于移位寄存器40是在线扫描周期内由多路转换开关电路61而切换传送线42A、42B、42C、42D，所以通过该多路转换开关电路61串行输出4行的数字像素信号。还有，多路转换开关电路61切换传送线42A、42B、42C、42D，使来自移位寄存器40的数字像素信号按照行的顺序输出。例如，在输出最初的4行的阶段(地址线A1～A4的选择扫描阶段)，传送线切换为42A、42B、42C、42D的顺序，在下一个输出4行的阶段(地址线A5～A8的选择扫描阶段)，传送线切换为42B、42C、42D、42A的顺序。根据上述全部取样扫描，由A/D转换器30所进行的AD变换处理，每一帧进行两次。其结果是，能够将线扫描周期设定得更长，使时钟频率为比前面的全部取样扫描低的f/4左右。
进而，考虑帧频与上述同样的条件的1/2亚全部取样扫描。在这种情况下，如图17所示，地址线选择线路50在每次判定帧信号时同时选择组G1内的与第2n+1(n＝0、1、2、3)相对应的地址线A1、A3、A5、A7。
同时选择扫描4条地址线A1、A3、A5、A7时，与这些地址线A1、A3、A5、A7相连接的第一、第三、第五、第七行的摄像元件P为接通状态。同时，从处于接通状态的摄像元件P通过信号线L1～L4向A/D转换器30供给信号电压。
A/D转换器30对于每一次选择扫描将数字图像信号输出到移位寄存器40。移位寄存器40输出4行的数字图像信号，直至一次的选择扫描终了。在这种情况下，由于图17所示的地址线选择信号及输出数据的一个周期部分相当于线扫描周期，所以由1个扫描周期完结一帧的处理。
在这样的1/2取样扫描中，虽然是由一次的选择扫描得到4行的数字图像信号，但得到的该数字图像信号是隔一行的信号。由于移位寄存器40是在线扫描周期内由多路转换开关电路61而以符号42A、42B、42C、42D的顺序切换传送线，所以通过该多路转换开关电路61隔行的数字像素信号串行输出。此时，即使是在一行的数字像素信号中，第二、第四、第六列的数字像素信号被废弃。因此，最终从8行6列的48像素抽出12像素的数字像素信号，一帧的数据量为全部取样扫描的1/4。
这样，根据第三实施例的1/2取样扫描，由A/D转换器30的AD转换处理，每一帧由一次完成，能够将线扫描周期设定得更长，使时钟频率为f/8。基于同样的原理，根据1/4、1/8取样扫描，能够使时钟频率为f/16、f/32左右。
接着对第四实施例加以说明。图18是第四实施例的面型图像传感器的构成图。第四实施例的面型图像传感器是适用于彩色输入方式的传感器。各摄像元件中设置有与RGB三原色中一色的滤色器。具体地，由假想线所示的2行2列的摄像元件单元为一个像素，作为一例，滤色器可以是左上为G、右上为R、左下为B、右下为G的配置。在这样的结构中，各个摄像元件称为“子像素”。所以一个像素相当于4个子像素。
在第四实施例中，关于每一列的信号线L的数目(4条)与第三实施例相同。而信号线与摄像元件的连接模式与第三实施例不同。
图19是为了说明对于第四实施例中第一列的摄像元件(子像素SPX)的连接模式的图。第四实施例的摄像元件组的构成与第三实施例同样。从该图可知，关于各小组(g1、g2，…)的信号线连接模式仅有两种。具体地，关于各个小组g1、g4、g6、g7，连接模式为[L1→L2→L3→L4]。而关于各个小组g2、g3、g5、g8，连接模式为[L3→L4→L1→L2]。根据这样的结构，在各大组Gi内，位于第4n+1、4n+2(n＝0、1)的4个摄像元件分别连接于不同的信号线L1～L4。具体地，在大组G1内，摄像元件P1、P2、P5、P6分别连接于不同的信号线L1～L4。而且，大组G2内，摄像元件P9、P10、P13、P14分别连接于不同的信号线L1～L4。
进而，在各组G#1、G#2内，位于第8n+1、8n+2(n＝0、1)的4个摄像元件分别连接于不同的信号线L1～L4。具体地，关于组G#1，摄像元件P1、P2、P9、P10分别连接于不同的信号线L1～L4，关于组G#2，摄像元件P17、P18、P25、P26分别连接于不同的信号线L1～L4。而且，在由符号G％1所示的组中，位于第16n+1、16n+2(n＝0、1)的4个摄像元件(P1、P2、P17、P18)分别连接于不同的信号线L1～L4。
根据这样的规则模式，在进行为了从全部的摄像元件抽出信号的全部取样扫描的情况下的动作，与第三实施例相同。另一方面，在进行按2条选择一条的比例选择扫描地址线A的1/2取样扫描的情况下，各个大组G1、G2，…内的位于第一、第二、第五、第六的摄像元件同时为接通状态。就是说，即使是1/2取样扫描，也能够通过信号线将4行的信号电压同时输入到A/D转换器30。
而且，在进行1/4取样扫描的情况下，能够使各个大组G#1、G#2内的位于第一、第二、第九、第十的摄像元件(P1、P2、P9、P10及P17、P18、P25、P26)同时为接通状态。
在进行1/8取样扫描的情况下，能够使各个组G％1内的位于第一、第二、第十七、第十八的摄像元件P1、P2、P17、P18同时为接通状态。就是说，即使是1/2、1/4、1/8取样扫描，也能够通过信号线L将4行的信号电压一起输入到A/D转换器30。
在全部取样扫描的情况下，地址线选择线路50同时选择4条地址线(A1～A4，A5～A8)，成为通电状态。另一方面，在1/2取样扫描的情况下，地址线选择线路50边按单位划分大组G1、G2边同时选择大组G1、G2内的对应于第4n+1与4n+2(n+0、1)的4条地址线(A1、A2、A5、A6)，成为通电状态。而且，在1/4取样扫描的情况下，地址线选择线路50同时选择组G#1、G#2内的对应于第8n+1与8n+2(n+0、1)的4条地址线(符号省略)，成为通电状态。进而，在1/8取样扫描的情况下，地址线选择线路50同时选择组G％1内的对应于第16n+1与16n+2(n+0、1)的4条地址线(符号省略)，成为通电状态。就是说，在全部取样扫描、1/2、1/4、1/8取样扫描中任意一种情况下，都是每选择扫描一次，可同时使4条地址线A处于接通状态。
接着，对第四实施例的动作加以说明，还有，关于动作定时，与第三实施例中对应的图16及图17的内容相同。
作为第四实施例的动作模式，考虑帧频与全部取样扫描为同一条件的1/2亚全部取样扫描。在这种情况下，地址线选择线路50对于每一次判定帧信号同时选择扫描大组G1内的对应于第4n+1与4n+2(n+0、1)的地址线A1、A2、A5、A6。
同时选择扫描地址线A1、A2、A5、A6时，与这些地址线A1、A2、A5、A6相连接的第1、第2、第5、第6行的摄像元件P为接通状态。同时，从处于接通状态的摄像元件P通过信号线L1～L4向A/D转换器30供给信号电压。
A/D转换器30将数字图像信号输出到移位寄存器40。移位寄存器40输出4行的数字图像信号，直至一次的选择扫描终了。其后，在大组G2中重复同样的动作。所以，即使是这样的1/2取样扫描，也与前面的第三实施例同样，由1个线扫描周期完结一帧的处理。而且，1帧的数据量相当于全部取样扫描的1/4。这样，关于A/D转换器30的动作时钟(时钟频率)，成为约f/8。
而且，根据与第三实施例同样的原理，，如果进行1/4、1/8取样扫描，能够使各自的时钟频率为f/16及f/32。
而且，在进行1/2取样扫描时由于是连接于不同信号线L1～L4的每P1、P2、P5、P6的4行及每P9、P10、P13、P14的4行而得到像素数据，所以时钟频率约为f/8。
进而，在1/4取样扫描时，由于是每P1、P2、P9、P10的4行及每P17、P18、P25、P26的4行得到像素数据，所以时钟频率约为f/16。
取样率最小的1/8取样扫描时，由于是分别连接于不同信号线L1～L4的每P1、P2、P17、P18的4行及P33、P34、P49、P50的4行(P33以后图示省略)得到像素数据，所以时钟频率为f/32。
进而对第五实施例加以说明。
图20是第五实施例的面型图像传感器的构成图。第五实施例的面型图像传感器与第四实施例的面型图像传感器同样，是适用于彩色输入方式的传感器。RGB三原色的滤色器配置为与图18同样的模式，由假象线所示的2行2列的摄像元件(子像素)构成一个像素。
在第五实施例中，对于2列分配有8条信号线L1～L8(1列的信号线为4条)。
图21是为了说明第五实施例中第一列的规则模式的说明图。在第五实施例中，在组的构成方面与第四实施例同样。另一方面，注意限于第一列的列全体，关于小组(g1、g2等)，尽管对于单位信号线L1～L8的连接模式有4种，但其中的两种是仅以信号线L1～L4为对象，其它两种是仅以信号线L5～L8为对象。因此，对位于各大组(G1、G2)内的第4n+1、4n+2(n＝0、1)的4个摄像元件P1、P2、P5、P6及P9、P10、P13、P14，能够对应于信号线L1～L4，或信号线L5～L8中的任意一组，分别连接于不同的信号线(L1～L4，L5～L8)。
而且，对位于大组G#1内的第8n+1、8n+2(n＝0、1)的4个摄像元件P1、P2、P9、P10及位于大组G#2内的第8n+1、8n+2(n＝0、1)的4个摄像元件P17、P18、P25、P26，分别连接于不同的信号线L1～L8。
进而，对位于大组G％1内的第16n+1、16n+2(n＝0、1)的规则顺序的4个摄像元件(P1、P2、P17、P18)，分别连接于不同的信号线L1～L4。
而且，如图20所示，列全体的连接模式，奇数的第一列与第三列为同一模式，偶数的第二列与第四列为同一模式。这样，相邻的第一列与第二列，第三列与第四列之间就形成对称的连接模式。
根据这样的规则模式，也能够实现与第四实施例同样的动作。所以，在进行1/2、1/4、1/8取样扫描的情况下，与各自的取样扫描相对应，4行的信号电压通过8条信号线L1～L8中的4条，一起输入到A/D转换器30。
在全部取样扫描时，由于是构成小组的每4行P1～P4及P5～P8而得到像素数据，所以时钟频率约为f/4。
而且，在1/2取样扫描时，由于是每次连接于不同信号线L1～L8的P1、P2、P5、P6的4行及P9、P10、P13、P14的4行而得到像素数据，所以时钟频率约为f/8。
进而，在1/4取样扫描时，由于是对每一大组G#1、G#2进行划分，每次按照分别连接于不同信号线L1～L8的P1、P2、P9、P10的4行、P17、P18、P25、P26的4行而得到像素数据，所以时钟频率约为f/16。
取样率最小的1/8取样扫描时，由于是按照分别连接于不同信号线L1～L4的每P1、P2、P17、P18的4行及P33、P34、P49、P50(P33以后图示省略)的4行得到像素数据，所以时钟频率为f/32。
还有，作为第五实施例的变形例，还可是图22及图23所示结构。
在这样的变形例中，也是对于2列配置有8条信号线，每1列的信号线有4条。作为与前面的第五实施例的不同点，相对的两个像素元件P经常是相对于相邻的信号线而连接。因此，对位于各个大组G1、G2内第4n+1、4n+2(n＝0、1)的4个摄像元件(P1、P2、P5、P6及P9、P10、P13、P14)，与奇数列信号线L1、L3、L5、L7或偶数列信号线L2、L4、L6、L8的任意一组相对应，分别连接于不同的信号线(L1、L3、L5、L7及L2、L4、L6、L8)。
而且，注意由符号G#1、G#2所表示的大组，对位于各大组内第8n+1、8n+2(n＝0、1)的4个摄像元件(P1、P2、P9、P10及P17、P18、P25、P26)，分别连接于不同的信号线L1～L8。
对位于大组G％1内第16n+1、16n+2(n＝0、1)的4个摄像元件(P1、P2、P17、P18)，分别连接于不同的信号线L1、L3、L5、L7。
即使这样的连接模式，也能够实现与前面第五实施例同样的动作。
在彩色输入方式的情况下，每个摄像元件的滤色器，也可以是分解为YMC与G的补色系的滤色器。
以上是对本发明所作的说明，显然也可以将其改变为其它的形式。所作的变更不超出本发明的要求及范围，同行所作的全部变更，都应该包含在权利要求的范围内。
权利要求
1.一种面型图像传感器，其特征在于，其结构具有形成多个元件行与多个元件列地配置成矩阵状的多个摄像元件；对于所述多个元件列中的一个元件列分配的多条信号线；和分别与对应的一条信号线相连接的多个A/D转换器，属于所述一个元件列的各个摄像元件，分别仅与所述多条信号线中的任一条相连接，且所述多条信号线的各个与属于所述一个元件列的所述摄像元件的至少一个相连接。
2.根据权利要求1所述的传感器，其特征在于各摄像元件是由光电变换元件和连接于该光电变换元件的开关元件所构成。
3.根据权利要求1所述的传感器，其特征在于属于所述一个元件列的所述摄像元件包含相互邻接的两个摄像元件，所述两个摄像元件中的一个与所述多条信号线中的一条相连接，所述两个摄像元件中的另一个与所述多条信号线中的另一条相连接。
4.根据权利要求1所述的传感器，其特征在于在还具多条地址线、和连接于这些地址线的地址线选择电路的结构中，所述多条地址线的各个分别与属于所述多个元件行中对应的一个元件行的摄像元件相连接，所述地址线选择电路具有可同时选择所述多条地址线中的多条的结构。
5.根据权利要求1所述的传感器，其特征在于还具有与所述多个A/D转换器相连接的移位寄存器。
6.一种面型图像传感器，多个摄像元件配置为多行多列，其特征在于，具有分配给摄像元件的一列或二列的多条信号线；和分别连接于所述各信号线的模拟/数字转换器，在所述摄像元件的各列中，每连续跨越与所述信号线的分配条数相同的数目而排列的摄像元件形成小组，在小组内，各摄像元件分别与不同的信号线连接，在所述摄像元件的各列中，每连续跨越两个以上而排列的小组形成大组，在该大组内，至少存在两个对于小组单位的信号线的连接图案。
7.根据权利要求6所述的面型图像传感器，其特征在于在所述摄像元件的各列中，每到2的乘方个数的小组形成大组。
8.根据权利要求6所述的面型图像传感器，其特征在于在所述摄像元件的各列中，形成有小组数不同的2种以上的大组。
9.根据权利要求6所述的面型图像传感器，其特征在于，具有给所述摄像元件的各行分别分配1条、该行内的全部摄像元件与该1条连接的地址线；可同时选择这些地址线中的多条地构成的地址线选择电路；取得从所述模拟/数字转换器的各个所输出的数字信号、并将这些数字信号通过多条传送线而输出的移位寄存器；和切换所述传送线、输出数字信号的双转换开关电路或多路转换开关电路。
10.根据权利要求6所述的面型图像传感器，其特征在于所述模拟/数字转换器对输入的信号电压与既定的基准电压进行比较，将两电压一致时的计数值作为数字信号，而输出到所述移位寄存器。
全文摘要
本发明的面型图像传感器(1)具有形成多个元件行与多个元件列地配列成矩阵状的多个摄像元件(10、20)。对于所述多个元件列中的一个元件列，分配有多条信号线(L11～L14)。在各信号线的输出端连接有A/D转换器(30)。属于所述一个元件列的各个摄像元件分别仅与所述多条信号线中的任一条相连接，且所述多条信号线的各个与属于所述一个元件列的所述摄像元件中的至少一个相连接。
文档编号H04N5/374GK1703902SQ200380101187
公开日2005年11月30日 申请日期2003年10月10日 优先权日2002年10月11日
发明者清水诚 申请人:罗姆股份有限公司