专利名称：用于信道交织存取的多路分解器的制作方法
技术领域：
本发明一般地涉及通信系统领域，尤其涉及用于具有多个载波和/或发送机分集的通信系统的信道交织的多路分解。
背景技术：
通信系统常常使用信道编码以及与其有关的信道交织器。信道交织器对于在衰落信道上通信尤其重要。交织器一般形成为比特位置的行和列的矩阵，用于存储数据单元，或比特。将这些比特一行行写入交织器，并一列列地从交织器中读出。交织器混合编码过程中产生的比特的次序。一种特别有用的交织器形式是位序颠倒交织器(bit-reversal interleaver)，它对行进行再次排列，作为交织处理的一部分，由此，使相邻的写比特之间的时间间隔最大化。
信道交织器的主要目的是使衰落信道上的可完成分集增益最大化。在一个单信道通信系统中，即在具有单个载波(即，单个频带)与单个天线的通信系统中，可以通过进行交织，使连续发送的比特时间上隔开，实现分集，由此在发送的比特之间产生减小的相关性。当将卷积编码器，或把卷积码用作其成分码的多元编码器(即，turbo编码器)用于信道编码时，相互靠近的比特可能导致多重错误事件。因此位序颠倒交织器特别有效，因为在位序颠倒交织之后，两个比特之间的距离将粗略地与两个比特在交织之前它们之间的距离成反比。
作为一个例子，考虑一个384比特交织器，它构成为一个64行与6列的矩阵。将数据单元，或比特一列列写入交织器矩阵。在发送之前，按位序颠倒的行号一行行读出比特。在有关部分中出现的示例性交织器矩阵如下
064128192256320165129193267321..................1680144208272336..................3296194195196197....................................63127191255319383]]>在发送中，首先发送第0行，然后是第32行，然后是第16行，等等。第1行，即具有单元1，65，129，193，267和321的行作为第32行发送。由此，0比特与1比特由191个其他比特分开。比特0到6将在下面位置中发送0为比特0，192为比特1，96为比特2，288为比特3，48为比特4，240为比特5，144为比特6。熟悉本领域的人很容易认识到在交织之后，任何两个相邻的比特由至少96个其他比特分开，并且由一个比特分开的任何两个比特本身由至少48其他比特分开。因而，位序颠倒交织器广泛地应用于例如在衰落信道上发生通信的无线通信系统。
但是，传统的位序颠倒交织技术在当使用天线分集或多个载波(频带)的系统中，在实现分集增益上不太有效。例如，当使用天线分集时，发送的比特分裂为两个比特流，它们分别从两个天线发送。分离的自然选择为将偶数比特传给第一天线(天线1)，并将奇数比特传给第二天线(天线2)。但是，从上述例子可看到，前面七个比特全部是偶数，因此将由天线1发送，该模式会使接收机性能恶化。即，在接收机端的解码处理中，与由不同天线发送这些比特相比，它们将更加可能影响多个失误事件。因此，未完全利用天线分集的优点。
对使用多个载波的无线电通信系统，可以进行类似的分析。在这种系统中，比特将传到两个或更多不同频率的调制器，而不是传到两个不同的天线。因此，需要一个装置，增强信道交织器在使用发送机分集和/或多个载波的通信系统中提供分集增益的能力。
发明内容
本发明针对一种装置，它增强了信道交织器在使用发送机分集和/或多个载波的通信系统中提供分集的能力。相应地，在本发明的一个方面，用于信道交织的多路分解器有利地包括分布模块，配置得连续地将多个数据单元分布至多个位置，其中，每一个数据单元分布到一个与前面的数据单元所分布到的位置不同的位置；转换模块，耦合到所属分布模块，并配置得控制所述分布模块，以在分布了预定数量的数据单元之后跳过分配给一个位置一次。
在本发明的另一个方面，一种多路分解器有利地配置得连续地将多个数据单元分布到多个位置，其中，每一个数据单元分布到与前面一个数据单元所分布到的位置不同的位置，多路分解器还配置得在分布了预定数量数据单元之后跳过分配给一个位置一次。
在本发明的另一个方面，一种数字无线电通信系统的发送部分有利地包括信道编码器、耦合到所述信道编码器的信道交织器、和多路分解器，该分解器耦合到所述信道交织器，并配置得连续地将数据单元分布到多个位置，其中，每一个数据单元分布到与前面的数据单元所分布到的位置不同的位置，多路分解器还配置得在分布了预定数量的数据单元之后跳过分配给一个位置一次。
在本发明的另一个方面中，一种多路分解数据单元的方法有利地包括步骤连续将数据单元传到多个位置，使每一个数据单元传到与前面一个数据单元所传位置所不同的位置；每当传送了预定数量的数据单元时，绕过一个位置一次。
在本发明的另一个方面中，一种多路分解器有利地包含用于连续地将数据单元传到多个连续的位置，使将每一个所述数据单元传送到与前一个数据单元所传位置不同的位置的装置；用于每当传送了预定数量数据元时，绕过一个位置一次的装置。
在本发明的另一个方面中，一种用于信道交织的多路分解器有利地包含分布模块，配置得连续地将多个数据单元分布到多个位置，所述每一个数据单元分布到与前面一个数据单元所分布到的位置不同的位置；转换模块，耦合到分布模块，并配置得控制分布模块，从而在分布了预定数量数据单元之后重复一个位置一次。
在本发明的另一个方面中，一种多路分解器有利地配置得连续地将多个数据单元分布到多个位置，所述每一个数据单元分布到与前面一个数据单元所分布到的位置不同的位置，多路分解器还配置得在分布了预定数量的数据单元之后重复一个位置一次。
在本发明的另一个方面中，数字无线电通信系统的发送部分有利地包含信道编码器、耦合到所述信道编码器的信道交织器、和多路分解器，该分解器耦合到所述信道交织器，并配置得连续地将数据单元分布到多个位置，所每一个数据单元分布到与前面一个数据单元所分布到的位置不同的位置，多路分解器还配置得在分布了预定数量的数据单元之后重复一个位置一次。
在本发明的另一个方面中，一种多路分解数据单元的方法有利地包含步骤将数据单元连续传到连续的多个位置，使所述每一个数据单元传到与前面一个数据单元所传位置不同的位置；和每当发送了预定数量的数据单元之后重复一个位置一次。
在本发明的另一个方面中，一种多路分解器有利地包含用于连续地将数据单元传到连续的多个位置，使所述每一个数据单元传到与前面一个数据单元所传位置不同的位置的装置；用于每当传送了预定数量的数据单元时重复一个位置一次的装置。
本发明第一方面的多路分解器，用于对数据单元进行信道交织，其特征在于，包括一分配模块，按顺序接收多个数据单元；该分配模块将多个接收到的数据单元中的每一个连续分配给多个输出位置其中的一个，使得各个接收到的数据单元所分配给的输出位置与所述顺序中的前一个接收到的数据单元所用的输出位置不同；以及一转换模块，与分配模块连接，在分配了预定数目的所接收到的数据单元后对多个接收到的数据单元的分配进行重组。
本发明第二方面的多路分解数据单元的方法，其特征在于，包括下列步骤按顺序接收多个数据单元；将多个接收到的数据单元中的每一个连续分配给多个输出位置其中的一个，使得各个接收到的数据单元所分配给的输出位置与前一个接收到的数据单元所分配给的输出位置不同；以及每当分配了预定数目的所接收到的数据单元，便对多个接收到的数据单元的分配进行重组。
本发明第三方面的用于对数据单元进行信道交织的装置，其特征在于，包括用于将多个所接收到的数据单元连续每一个分配给多个输出位置当中与前一个接收到的数据单元所分配给的输出位置不同的那个输出位置的装置；以及用于每当分配了预定数目的接收到的数据单元便对所接收到的数据单元的分配进行重组的装置。
图1是通信系统发送部分的方框图。
图2是传统的多路分解器的方框图，这种多路分解器与单个天线、单个载波通信系统中的信道交织器联合使用。
图3是传统多路分解器的方框图，这种多路分解器用于使用发送机天线分集的通信系统中。
图4是传统的多路分解器的方框图，这种多路分解器用于使用多个载波的通信系统中。
图5是一种多路分解器的方框图，这种多路分解器用于使用发送机天线分集的通信系统中。
图6是一种多路分解器的方框图，这种多路分解器用于使用多个载波的通信系统中。
图7A是一种多路分解器的概图，这种多路分解器用于使用发送机天线分集的通信系统中。
图7B是关于图7A的多路分解器的时序图。
图8A是一种多路分解器的概图，这种多路分解器用于使用多个载波的通信系统中。图8B是与图8A的多路分解器相关的时序图。
图9是用于产生复合I和Q信号的伪随机噪声扩频器的方框图。
具体实施例方式
根据一个实施例，如图1所示，通信系统(图中未示)的发送部分10包括信道编码器12、信道交织器14、扩频模块16、多路分解器(demux)18、第一和第二发送天线28，30。将数据位以连续帧输入到信道编码器12，该编码器12根据传统编码技术(例如卷积编码或turbo编码)，对数据位编码。
将信道编码器12耦合到信道交织器14，并提供数据码元给信道交织器14。信道交织器14可以是构成为行与列的矩阵的块交织器14。将数据码元一行行写入交织器14，并一列列从交织器14中读出。交织器14有利地配置为使用位序颠倒模式，从而各个行地址在交织器14中重新安排，或混洗。位序颠倒技术使交织器14可对相邻输入码元进行交织，以产生时间上间隔最大的输出码元。
信道交织器14耦合到扩频模块16，并将交织的数据码元提供给扩频模块16。扩频模块16还配置得接收扩频码。扩频模块16还可以有利地为正交扩频模块16，这种扩频模块接收正交扩频码。在这种情况下，通信系统有利地为数字无线电通信系统，它根据码分多址空中接口配置，如下所述。扩频模块16通过接收到的扩频码对数据码元进行扩频，产生数据片组，每一个数据片组表示一个数据码元。有利的是执行M元正交扩频，其中，M＝2m，例如，M等于16，32，64或128。
将扩频模块16耦合到多路分解器18，并将数据片提供给多路分解器18。该多路分解器18多路分解数据片，将数据片流分割或解析为第一和第二数据片流，分别发送到第一和第二复合I和Q扩频器20、22。有利的是表示一个数据码元的每一组数据片交替发送到复合I和Q扩频20、22，下文将说明。另外，下面还将详细描述，多路分解器18中的转换逻辑(图中未示)用于每一旦已经发送了给出的帧的预先确定的数量的数据码元，即跳过复合I和Q扩频器20、22中的一个。或者，下面还会详细描述，每一旦已经发送了给出的帧的预定数量的数据码元，转换逻辑可用于使复合I和Q扩频器20，22中的一个重复工作。在如图1表示的实施例中，当一个帧的一半的码元由多路分解器18发送后，转换逻辑控制多路分解器18跳过复合I和Q扩频器20，22中的一个。结果，有效颠倒了码元段，即，在帧的中点，一个复合I和Q扩频器20接收两组连续的数据片(每一组表示一个数据码元)，而另一个复合I和Q扩频器22跳过或重复接收一组表示一个数据码元的数据片。在帧的中点以后，以上述交替方式继续发送。
在另一个实施例中，将多路分解器18配置得沿三个数据路径发送数据片组，并且将转换逻辑配置得每当已经发送了一个帧的1/3码元时，跳过(或者重复)一个数据路径。在另一个实施例中，将多路分解器18配置得沿三个数据路径发送数据片组，并将转换逻辑配置得每当已经发送了一个帧的1/4码元时，跳过(或重复)一个数据路径。因此，码元的最后第四个按照码元的前第四个发送的方式发送。熟悉本领域的技术人员将容易理解，除了实体设计和时间设计的限制以外，从多路分解器18来的数据路径的数量以及所执行的“跳过”或“重复”的数量都不受任何的限制。另外，那些技术人员还将知道，在已经由多路分解器18处理了预先确定的数量的数据单元之后，发生特定数据路径(即特定的天线或载波频带)传送路由的受控跳过或重复，其中“数据单元”表示数据码元(即，实际上为一个比特，但是代表多个数据比特)，或一组数据片(即，实际上为多个比特，但是代表一个数据码元)。
熟悉本领域的技术人员将知道，多路分解器18也能够直接耦合到信道交织器14。然后可将第一和第二扩频模块耦合到多路分解器18的输出数据路径。
在如图1所示的实施例中，将第一复合I和Q扩频器20配置得接收伪随机噪声扩频码。通过该伪随机扩频码，第一复合I和Q扩频器20由接收到的数据片产生复合I和Q信号。同样，将第二复合I和Q扩频器22配置得接收伪随机噪声扩频码。通过该伪随机扩频码，第二复合I和Q扩频器22由接收到的数据片产生复合I和Q信号。
将第一和第二复合I和Q扩频器20、22分别耦合到第一和第二上变频器24、26。第一和第二复合I和Q扩频器20、22将复合I和Q信号提供给各个第一和第二上变频器24、26。分别将第一和第二上变频器24、26耦合到第一和第二天线28、30。上变频器24、26将信号上变频到适当的载波频率，诸如800MHz(蜂窝系统)或1900MHz(PCS系统)，并将信号转换为模拟形式以进行空中RF发射。
有利的是使用两个天线28，30，提供天线分集。或者，可将天线28、30耦合到配置得将各个信号上变频到不同载波频带的上变频器。在一个实施例中，使用三个天线提供三个载波频率。在另一个实施例中，使用多个天线提供分集和多载波的好处。
电信工业协会已经颁布了作为空中接口标准的“TIA/EIA临时标准95(IS-95)”及其派生标准，诸如IS-95B(下面共同称为IS-95)，它定义了码分多址(CDMA)数字无线电通信系统。基本上根据IS-95标准的用途处理射频(RF)信号的系统和方法在第5,103,459号美国专利中有描述，该专利已经转让给本发明的受让人，并按参考文献在此充分引用。图1的实施例中，通信系统有利的是根据IS-95标准配置的数字无线电通信系统，诸如，蜂窝或PCS电话系统。
在图2中，将传统多路分解器100配置得用于使用单个发送天线和单个载波的通信系统中(图中未示)。分解器18接收一个X输入，并产生两个Y输出，具体地说，YI输出和YQ输出。
图3中，将传统多路分解器200配置得用于两个天线的扩频数字无线电通信系统，该通信系统包括第一多路分解器202，第二和第三多路分解器204，206，以及四个码元中继器208、210、212、214。第一多路分解器202在X输入接收数据码元。第一多路分解器202多路分解数据码元，通过YI输出提供偶数个码元至第二多路分解器204，并通过YQ输出提供奇数个码元至206。第二和第三多路分解器204、206接收并多路分解码元。第二多路分解器204提供第一码元流给码元中继器208，而提供第二码元流给码元中继器210。第三多路分解器206提供第一码元流给码元中继器212，提供第二码元流给码元中继器214。第一和第三码元中继器208、212各自为每一个接收到的输入码元产生两个同样的输出码元。第二和第四码元中继器210，214各自为每一个接收到的码元产生输出码元和其补码。码元中继器208产生YI1输出，码元中继器210产生YI2输出，码元中继器212产生YQ1输出，码元中继器214产生YQ2输出。由此，对于在X输入端陆续接收到的四个码元，第一个码元作为由第一天线发射的I码元选择路由，第二个码元作为由第二天线发射的I码元选择路由，第三个码元作为由第一天线发射的Q码元选择路由，第四个码元作为由第二天线发射的Q码元选择路由。如上所述，与位序颠倒信道交织器结合使用，多路分解器200无法使两个天线的系统中的正交发送分集最大化。
在图4中，传统的多路分解器300(配置得用于三个载波的扩频数字无线电通信系统中)包括第一多路分解器302和第二多路分解器304。第一多路分解器302在X输入端接收数字码元。第一多路分解器302多路分解接收到的码元，通过YI输出，将偶数的码元提供给第二多路分解器304，并通过YQ输出，将奇数的码元提供给第二多路分解器304。第二多路分解器302接收并多路分解两个输入码元流，由此在输出端YI1，YQ1，YI2，YQ2，YI3和YQ3产生六个输出码元流。由此，对于在X输入端陆续接收到的六个码元，第一个码元作为在第一载波频率发送的I码元选择路由，第二个码元作为在第一载波频率发送的Q码元选择路由，第三个码元作为在第二载波频率发送的I码元选择路由，第四个码元作为在第二载波频率发送的Q码元选择路由，第五个码元作为在第三载波频率发送的I码元选择路由，第六个码元作为在第三载波频率发送的Q码元选择路由。如上所述，与位序颠倒信道交织器结合使用，多路分解器300无法使三个载波的系统中的分集增益最大化。
根据一个实施例，多路分解器400(配置得用于两个天线扩频数字无线电通信系统中)包括由转换逻辑(图中未示)修改的多路分解器402以及四个码元中继器404、406、408、410，如图5所示。多路分解器402耦合到四个码元中继器404、406、408、410。多路分解器402在X输入端接收数据码元，并多路分解接收到的码元，产生四个输出码元流。将第一输出码元流(包含在X输入端接收的每四个码元中的第一个)提供给第一码元中继器404。将第二输出码元流(包含在X输入端接收到的每四个码元中的第二个)提供给第二码元中继器406。将第三输出码元流(包含在X输入端接收到的每四个码元中的第三个)提供给第三码元中继器408。将第四输出码元流(包含在X输入端接收到的每四个码元中的第四个)提供给第四码元中继器410。第一和第二码元中继器404、406对接收到的每一个码元各自产生两个同样的输出码元。第三和第四码元中继器408、410对每一个接收到的码元各自产生输出码元及其补码。
在X输入端接收到的码元以帧接收，其中每一帧有预定数量的码元。对于每一个帧，当码元的前面一半由多路分解器400处理时，第一码元中继器406的输出作为由第一天线发射的I码元选择路由(即输出表示为YI1)，第二码元中继器406的输出作为由第一天线发射的Q码元选择路由(即输出表示为YQ1)，第三码元中继器408的输出作为由第二天线发射的I码元选择路由(即，输出表示为YI2)，而第四码元中继器410的输出作为由第二天线发射的Q码元选择路由(即，输出表示为YQ2)。在对帧的后一半中的第一个码元进行处理时，通过转换逻辑转换来自多路分解器400的输出码元的路由，这将在下面描述。相应地，对于帧的持续时间，第一码元中继器406的输出代之以作为由第二天线发射的I码元选择路由发送(即输出表示为YI2)，第二码元中继器406的输出代之以作为由第二天线发射的Q码元选择路由(即，输出表示为YQ2)，第三码元中继器408的输出代之以作为由第一天线发射的I码元选择路由(即输出表示为Y11)，而第四码元中继器410的输出作为代之以由第一天线发射的Q码元选择路由(即，输出表示为YQ1)。与位序颠倒信道交织器结合使用，多路分解器400使两个天线的系统中的正交发送分集最大化。
根据一个实施例，如图6所示，多路分解器500(配置得用于三个载波的扩频数字无线电通信系统中)包括由转换逻辑(图中未示)修改的多路分解器502。多路分解器502在X输入端接收数据码元。多路分解器502将接收到的码元分解六路，产生六个输出码元流。第一输出码元流包含在X输入端接收到的每六个码元中的第一个。第二输出码元流包含在X输入端接收的每六个码元中的第二个。第三输出码元流包含在X输入端接收的每六个码元中的第三个。第四输出码元流包含在X输入端接收到的每六个码元中的第四个。第五输出码元流包含在X输入端接收到的每六个码元中的第五个。第六输出码元流包含在X输入端接收到的每六个码元中的第六个。
在X输入端接收到的码元以帧接收，每一个帧有预定数量的码元。对于每一个帧，在前四分之一码元由多路分解器500处理时，多路分解器502的第一输出代之以作为在第一载波频率发送的I码元选路(即，输出表示为YI1)，多路分解器502的第二输出作为第一载波频率发送的Q码元选路(即，输出表示为YQ1)，多路分解器502的第三输出代之以作为在第二载波频率发送的I码元选路(即，输出表示为YI2)，，多路分解器502的第四输入作为第二载波频率发送的Q码元选路(即，输出表示为YQ2)，多路分解器502的第五输出代之以作为在第三载波频率发送的I码元选路(即，输出表示为YI3)，多路分解器502的第六输出代之以作为在第三载波频率号3发送的Q码元选路(即，输出表示为YQ3)。
在处理帧的第二个四分之一中的第一码元时，由转换逻辑转换多路分解器500的输出码元的路由，这将在下面描述。相应地，对于帧的第二个四分之一的持续时间，多路分解器502的第一输出代之以作为在第三载波频率号3发送的I码元选路(即，输出表示为YI3)，多路分解器502的第二输出代之以作为在第三载波频率的发送的Q码元选路(即，输出表示为YQ3)，多路分解器502的第三输出代之以作为在第一载波频率发送的I码元选路(即，输出表示为YI1)，多路分解器502的第四输出代之以作为在第一载波频率发送的Q码元选路(即，输出表示为YQ1)，多路分解器502的第五输出代之以作为在第二载波频率发送的I码元选路(即，输出表示为YI2)，多路分解器502的第六输出代之以作为在第二载波频率发送的Q码元选路(即，输出表示为YQ2)。
在处理帧的第三个四分之一中的第一码元时，由转换逻辑再次转换多路分解器500的输出码元的路由。相应地，对于帧的第三个四分之一的持续时间，多路分解器502的第一输出代之以作为在第二载波频率发送的I码元选路(即，输出表示为YI2)，多路分解器502的第二输出代之以作为在第二载波频率的发送的Q码元选路(即，输出表示为YQ2)，多路分解器502的第三输出代之以作为在第三载波频率发送的I码元选路(即输出表示为YI3)，多路分解器502的第四输出代之以作为在第三载波频率发送的Q码元选路(即输出表示为YQ3)，多路分解器502的第五输出代之以作为在第一载波频率发送的I码元选路(即，输出表示为YQ1)，多路分解器502的第六输出代之以作为在第一载波频率发送的Q码元选路(即，输出表示为YQ1)。
当处理帧的最后四分之一中的第一个码元时，由转换逻辑再次转换多路分解器500的输出码元的路由。此时，转换逻辑将发送模式返回到它在帧的初始四分之一所处的状态。相应地，对于帧的持续时间，多路分解器502的第一输出代之以作为在载波频率号1发送的I码元选路(即，输出表示为YI1)，多路分解器502的第而输出代之以作为在载波频率号1的发送的Q码元选路(即，输出表示为YQ1)，多路分解器502的第三输出代之以作为在载波频率号2发送的I码元选路(即输出表示为YI2)，多路分解器502的第四输出代之以作为在载波频率号2发送的Q码元选路(即输出表示为YQ2)，多路分解器502的第五输出代之以作为在载波频率号3发送的I码元选路(即，输出表示为YI3)，多路分解器502的第六输出代之以作为在载波频率号3发送的Q码元选路(即，输出表示为YQ3)。
如上所述，与位序颠倒信道交织器结合使用，多路分解器500使三个载波的系统中的分集增益最大化。那些熟悉本领域的技术人员将知道，仅仅是为了易于实现，用于三个载波系统的多路分解器500包括每帧四次转换码元路由的转换逻辑。在另一个实施例中，在三个载波系统中可以使用修改为每帧转换三次码元路由的多路分解器。
根据一个实施例，如图7A所示，多路分解器600包括码元(即，比特或数据单元)分配模块603和转换模块602。由虚线示出转换模块602，分配模块603包含了所有不在转换模块602中的元件。在图7B的时序图中说明了各种属于多路分解器600的信号。将多路分解器600配置得在使用两个天线提供发送分集的通信系统中提供最大的分集增益。多路分解器600在具有分立门逻辑的硬件中实现有利，如图所示。在另一个实施例中，多路分解器可以作为留在传统存储媒体中、并由传统微处理器执行的软件模块(或固件指令)来实现。
在多路分解器600中，转换模块602包括一个与门，它配置得接收CLOCK_INHIBIT_PULSE信号以及PULSE波形。将转换模块602的输出提供给触发器(FF)606。FF606的输出是脉冲禁止SQUARE波形，如图7B所示。脉冲禁止SQUARE波形提供作为输入到与门608和反相器610的控制输入。将反相器610的输出提供给与门612。与门608、612还接收输入给多路分解器600的数据码元流。
将与门608的输出提供给与门614和与门616。提供2xSQUARE波形，作为输入给与门614和输入给反相器618的控制输入。反相器618的输出提供给与门616。与门612的输出提供给与门620和与门622。提供2xSQUARE波形，作为输入给与门620和反相器624的控制输入。将反相器624的输出提供给与门622。
将与门614的输出提供给缓冲器626。将与门616的输出提供给缓冲器628。将与门620的输出提供给缓冲器630。将与门622的输出提供给缓冲器632。
提供2xPULSE波形，作为输入给与门634，636的数据。FF606的输出(脉冲禁止SQUARE波形)耦合到与门634和反相器638作为控制输入。将反相器638的输出提供给与门636。将与门634的输出提供给与门640、642。提供2xSQUARE波形，作为输入到与门640和输入到反相器644的控制输入。将反相器644的输出提供给与门642。将与门636的输出提供给与门646，648。提供2xSQUARE波形，作为输入到与门646和输入到反相器650的控制输入。将反相器650的输出提供给与门648。
将与门640的输出(如图所示，I1_LOAD波形)提供给缓冲器626。将与门642的输出(如图7B所示，Q1_load波形)提供给缓冲器626。将如图7B所示的I2_LOAD波形，即与门646的输出提供给缓冲器630。将如图7B所示的Q2_LOAD的波形，即与门648的输出提供给缓冲器632。
将如图7B所示的I1信号，即缓冲器626的输出提供给缓冲器652。将如图7B所示的Q1信号，即缓冲器628的输出提供给缓冲器654。将如图7B所示的I2信号，即缓冲器630的输出提供给缓冲器656。将如图7B所示的Q2信号，即缓冲器632的输出提供给缓冲器658。缓冲器652，654，656，658各自接收LOAD_PULSE波形作为输入。如图7B所说明，来自缓冲器652，654，656，658的输出的码元流，分别为I1_OUT，Q1_OUT，I2_OUT和Q2_OUT，由于各个缓冲器652，654，656，658而时间同步。
根据一个实施例，如图8A所示，多路分解器700包括码元(即，比特或数据单元)分配模块703和转换模块702。由虚线示出转换模块702，并且分配模块703包围了所有不在转换模块702中的元件。在图8B所示的时序图中说明属于多路分解器700的各种信号。将多路分解器700配置得在具有三个载波频带的通信系统中提供最大分集增益。如图所示，在具有分立的门逻辑的硬件中实现多路分解器700有利。在另一个实施例中，多路分解器可以作为留在传统存储媒体中、并可由传统微处理器执行的软件模块(或固件指令)来实现。
在多路分解器700中，转换模块702包括配置得接收CLOCK_INHIBIT_PULSE信号以及PULSE波形。在处理了每一个四分之一帧之后提供一个CLOCK_INHIBIT_PULSE信号，以达到理想的路由转换。但是，在处理了第四个四分之一帧之后(即，后续帧之间)，不提供CLOCK_INHIBIT_PULSE信号。将转换模块702的输出提供给模3计数器706。将模3计数器706的双重输出提供给模-3计数器708。通过逻辑和FF的组合实现解码器逻辑708有利。将来自解码器逻辑708的第一输出，即C0波形提供给与门710。将来自解码器逻辑708的第二输出，即C1波形提供给与门712。将来自解码器逻辑708的第三输出，即C2波形提供给与门714。与门710，712，714还接收数据码元流，该码元流输入到多路分解器700。
将与门710的输出提供给与门716和与门718。提供2xSQUARE波形，作为输入到与门716和输入到反相器720的控制输入。将反相器720的输出提供给与门718。将与门712的输出提供给与门722和与门724。提供2xSQUARE波形，作为输入到与门722和反相器726的控制输入。将反相器726的输出提供给与门724。将与门714的输出提供给与门728和与门730。提供2xSQUARE波形，作为输入到与门728和输入到反相器732的控制输入。将反相器732的输出提供给与门730。
将与门716的输出提供给缓冲器734。将与门718的输出提供给缓冲器736。将与门722的输出提供缓冲器738。将与门724的输出提供给缓冲器740。将与门728的输出提供给缓冲器742。将与门730的输出提供给缓冲器744。
提供2xPULSE波形，作为输入到与门746，748，750的数据。与门746还接收C0波形作为输入。与门748还接收C1波形作为输入。与门750还接收C2波形作为输入。将与门746的输出提供给与门752，754。提供2xSQUARE波形，作为输入到与门754和输入到反相器756的控制输入。将反相器756的输出提供给与门752。将与门748的输出提供给与门758，760。提供2xSQUARE波形，作为输入到与门760和输入到反相器762的控制输入。将反相器762的输出提供给提供给与门758。将与门750的输出提供给与门764，766。提供2xSQUARE波形，作为输入到与门766和反相器768的控制输入。将反相器768的输出提供给与门764。
将与门752的输出，即如图8B所示的I1_LOAD波形提供给缓冲器734。将与门754的输出，即如图8B所示的Q1_LOAD波形提供给缓冲器736。将与门758的输出，即如图8B所示的I2_LOAD波形提供给缓冲器738。将与门760的输出，即如图8B所示的Q2_LOAD波形提供给缓冲器740。将与门764的输出，即如图8B所示的I3_LOAD波形提供给缓冲器742。将与门766的输出，如图8B所示的Q3_LOAD波形提供给缓冲器744。
将缓冲器734的输出，即如图8B所示的I1信号提供给缓冲器770。将缓冲器736的输出，即如图8B所示的Q1信号提供给缓冲器772。将缓冲器738的输出，即如图8B所示的I2信号，提供给缓冲器774。将长期740的输出，即如图8B所示的Q2信号提供给缓冲器776。将缓冲器742的输出，即如图8B所示的I3信号，提供给缓冲器778。将缓冲器744的输出，即如图8B所示的Q3信号提供给缓冲器780。缓冲器770、772、774、776、778、780各自接收LOAD_PULSE波形，作为输入。如图8B所示，来自缓冲器770，772，774，776，778，780的输出码元流，分别是I1_OUT，Q1_OUT，I2_OUT，Q2_OUT，I3_OUT和Q3_OUT，由于各个缓冲器770，772，774，776，778，780而时间同步。
在图9中，根据一个实施例，能够用于图1的发送部分10中的码元I和Q扩频器800包括复数乘法器802(按说明需要用虚线表示)、第一和第二基带滤波器804和806、第一和第二乘法器808，810，以及加法器812。复数乘法器802包括四个乘法器814，816，818，820，以及两个加法器822，824。复数乘法器802‘乘法器808，810和加法器812有利地为现有技术中的传统装置。
必需指出，在下面的描述中用于输入和输出的注释包括下标1，表示复合I和Q扩频器800用于与第一发送机天线连接使用。在使用多于两个天线的通信系统中，诸如多个载波系统中，复合I和Q扩频器800能够等效地与第二发送机天线或任何发送机天线连接使用。
应当注意，复合Q和I扩频器800包括上变频电路，如下文所述。因此，如果复合I和Q扩频器800替代图1的发送部分10中的复合I和Q扩频器20，则图1的发送部分10中的上变频器24将是不必要的。要包含在从复合I和Q扩频器800输出复合I和Q信号S1(t)的I分量中的数据片由复合I和Q扩频器800在YI1输入端接收。将YI1输入端耦合到乘法器814和816。要包含在输出信号S1(t)的Q分量的数据片由复合I和Q扩频器800在YQ1输入端接收。将YQ1输入端耦合到乘法器818和820。将I分量的伪随机噪声(PN)码通过PN1输入端，耦合到四个乘法器814，816，818，820中的每一个。将Q分量的PN码通过PNQ输入端，耦合到四个乘法器814，816，818，820中的每一个。将从乘法器814产生的输出提供给加法器822。将从乘法器816产生的输出提供给加法器824。将从乘法器818产生的输出提供给加法器822。将从乘法器820产生的输出提供给加法器824。
配置加法器824，对两个接收到的输入求和，并将Q数据片输出流提供给第二基带滤波器806。配置加法器822，从由乘法器818接收的输入减去由乘法器814接收的输入，并将I数据片输出流提供给第一基带滤波器804。加法器802和804可以通过编程，按照需要配置为做加法或做减法。
第一基带滤波器804(有利的是传统的数字滤波器804)对接收到的I数据片流滤波，将处于基带频率的I数据片流提供给乘法器808。第二基带滤波器806(同样有利的是传统的数字滤波器806)对接收到的Q数据片流滤波，以将处于基带频率的Q数据片流提供给乘法器810。
配置乘法器808，以在第二输入端接收cos(2πfct)信号，其中，fc是载波频率，例如在蜂窝系统中为800MHz，在PCS系统中为1900MHz，t表示时间。乘法器808使两个接收到的信号相乘，由此将I数据片上变频到载波频率，并将产生的输出信号提供给加法器812。配置乘法器810，以接收在第二输入端处的sin(2πfct)信号。乘法器810使两个接收到的信号相乘，由此将Q数据片上变频到载波频率，并将产生的输出信号提供给加法器812。加法器812对两个接收到的信号求和，以产生复合I和Q输出信号S1(t)，它基本上转换为模拟RF形式，并发送。
上述实施例结合位序颠倒信道交织器，说明了实现改进的天线分集的方案。由此，在示例性实施例中，当将384比特交织器(安排为具有6行和64列的矩阵)耦合(直接或间接)到多路分解器，该多路分解器配置得使上述天线分集最优化，在每一帧的发送的前半部分，天线分配不变。但是，当发送该帧的后半数据比特时，即，第192个比特到第383个比特(假设一个第0个比特)时，偶数的比特传到天线2，奇数的比特传到天线1。即，在发送第192个比特之前，转换数据路径，从而“跳过”天线1，当发送第192个比特时，代之以选择天线2。或者，“重复”使用天线2，由此当发送第192个比特时代之以选择该天线。由此，在位序颠倒信道交织器中的两个相邻的比特将从不同天线发射。
在另一个示例性实施例中，将信道交织器耦合(直接或间接)耦合到多路分解器，该多路分解器最低限地的在上述多路分解器(即两个天线分集的实施例)进行了修改。配置该多路分解器，使3x多载波传送最优化，或者使三个天线分集最优化。假设，将三个频带，或载波(或，三个天线)表示为1，2和3，每一块或每一帧数据分为三个基本上相同的块。对于第一块数据，比特按照下面的顺序发送1，2，3，1，2，3，等等。在块的结尾，“跳过”一个载波(或一个天线)，发送从下一个载波(或天线)开始。例如，如果在一块数据的结尾，在频带(或天线)1，2，3，1，2，3，发生发送，并在频带3结束，下一块数据的第一比特在频带(或天线)2上，而不是频带(或天线)1上发送。然后，发送数据块按照顺序3，1，2，3，1，2，3等顺序继续。或者，重发一个载波(或一个天线)，并从该载波(或天线)开始。例如，如果在数据块的结束处，在频带(或天线)1，2，3，1，2，3发生发送，在频带3结束，下一个数据块的第一个比特在频带(或天线)3上再次发送。然后按照顺序1，2，3，1，2，3等继续发送数据块。
熟悉本领域的人将知道，所述实施例允许应用单个信道交织器设计，它对于各种不同发送系统具有最优化的分集增益。通过多路分解器转换方案的简单修改，可将位序颠倒信道交织器用于实现通过任何数量的天线或载波实现最优化分集增益。
那些熟悉本领域的人还将知道，根据一个实施例，交织器可以一般描述如下如果交织器输入码元从0到块长度N-1陆续写到地址NIN，则由下列地址从交织器读出码元NOUT＝(2m)(NINmodN)+Bit_Revm([NIN/N])，其中，〔NIN/N〕表示小于或等于NIN/N的最大整数，Bit_Revm(〔NIN/N〕)表示m比特的[NIN/N〕值位序颠倒。
由此，已经描述了一种多路分解器，用于在具有多个载波和/或发送机分集的通信系统中的信道交织。那些熟悉本领域的人知道，虽然这里所揭示的实施例在基于IS-95的数字无线电蜂窝电话系统情况下作了说明，但本发明也同样很适合用于任何形式的通信系统，包括例如，卫星通信系统。那些熟悉本领域的人还将知道，这里描述的实施例可以用于数据或声音通信的信道编码。还可知道，上面的描述中涉及到的数据、指令、命令、信息、信号、比特、码元和数据片，由电压、电流、电磁波、磁场或微粒，光场或光粒子，或它们的任何组合表示有利。
熟悉本领域的技术人员还可理解，结合这里所揭示的实施例描述的各种说明性的逻辑块和算法步骤可以通过数字信号处理器(DSP)、专用集成电路(ASIC)，分立门电路或晶体管逻辑、分立硬件(诸如寄存器、FIFO)、实现一组固件指令的处理器或传统的可编程软件模块和处理器来实现或执行。该处理器最好是微处理器，但或者，该处理器可以是任何一种传统的处理器、控制器、微控制器，或状态机。该软件模块可以安置在RAM存储器、闪存、寄存器、或任何其他形式的，现有技术中已知的可写存储媒体。
因此，已经示出和描述了本发明的较佳实施例。对于现有技术中普通的技术人员，显然可以在不背离本发明的主旨或范围的条件下，对这里所揭示的实施例可以有各种修改。因此，本发明仅由下面的权利要求限制。
权利要求
1.一种用于对数据单元进行信道交织的装置，其特征在于，包括用于将多个所接收到的数据单元连续每一个分配给多个输出位置当中与前一个接收到的数据单元所分配给的输出位置不同的那个输出位置的装置；以及用于每当分配了预定数目的接收到的数据单元便对所接收到的数据单元的分配进行重组的装置。
2.如权利要求1所述的装置，其特征在于，所接收到的数据单元在分配前分区为各帧。
3.如权利要求2所述的装置，其特征在于，接收到的数据单元的所述预定数目等于一帧中所接收到的数据单元的数目当中的一部分。
4.如权利要求1所述的装置，其特征在于，所接收到的数据单元还包括经过位序颠倒交织的数据单元。
全文摘要
一种多路分解器(402)，用于具有多个载波和/或发送机分集的通信系统中的信道交织，该多路分解器包含将数据比特连续分配到连续发送机天线的分配模块(700)，以及耦合到分配模块的转换模块。该分配模块(700)将一个数据比特传到每一个天线，从而没有数据比特传到和前面的数据比特相同的天线。转换模块控制分布模块(700)，每当传送了预定数量数据比特时，传送处理中跳过传给一个天线一次。或者，转换模块可控制分布模块，每当发送了预定数量的数据比特时，在传送处理中重复传给一个天线一次。或者发送机天线可为不同载波频带。
文档编号H04L1/00GK1545218SQ200410047449
公开日2004年11月10日 申请日期1999年12月9日 优先权日1998年12月10日
发明者龄富云, J·P·奥登沃尔德, 奥登沃尔德 申请人:高通股份有限公司