专利名称：信号转换器、输出放大设备声频装置和发射与接收系统的制作方法
技术领域：
本发明的背景技术1.发明领域本发明涉及信号转换器、输出放大设备、声频装置和发射与接收系统。
2.相关技术的描述扬声器阵列可用作适合家庭影院使用的扬声器系统或声频和视频系统(AV)系统。波阵面合成应用于这样的扬声器阵列。这样的扬声器阵列还能用于声场的播放或控制。
图22表示扬声器阵列10控制声场的一个实例。扬声器阵列10包括许多扬声器(扬声器单元)SP1至SPn。在此情况下，例如，扬声器的数量为256个，这些扬声器的孔径为几厘米。扬声器SP1至SPn实际上在一个平面内进行二维排列。但是，在下面的解释中，为了简化起见，它们在水平方向上排列成一条直线。
声频信号从信号源SC提供给延迟电路DL1至DLn以能被延迟预定的延迟时间τ1至τn。延迟过的声频信号经过相应的功率放大器PA1至PAn提供给相应的扬声器SP1至SPn。下面将描述延迟电路DL1至DLn的延迟时间τ1至τn。
在任何点，扬声器SP1至SPn输出的声波经过合成，能够获得对应于该合成结果的声压。将由图22所示的扬声器SP1至SPn限定的声场中的所需点设定为升高声压点ptg的方法通常分为如图22和23所示的两种方法，其中升高升压点ptg就是希望能够听到声源SC声音的点和声压高于周围环境的点，换句话说，是声压升高的点。
如图22所示的方法被称为“聚焦型”。在此情况下，延迟电路DL1至DLn的延迟时间τ1至τn设定为τ1＝(Ln-L1)/s，τ2＝(Ln-L2)/s，
τ3＝(Ln-L3)/s，τn＝(Ln-Ln)/s＝0，这里，L1至Ln表示扬声器SP1至SPn到升高声压点ptg的距离，s表示声速。
信号源SC输出的声频信号转换为声波，从扬声器SP1至SPn延迟输出一段用上述方程式表示的时间τ1至τn。因此，所有声波都在相同的时间内到达升高的声压点ptg，升高声压点ptg的声压大于周围环境的气压。
换句话说，在图22的系统中，由扬声器SP1至SPn到升高声压点ptg的路径长度之间差距产生的声波之间的时间差通过延迟电路DL1至DLn进行补偿，这样声音就能聚焦在升高声压点ptg上。
如图23所示的方法称之为方向型。在此情况下，延迟电路DL1至DLn的延迟时间τ1至τn的设定要使扬声器SP1至SPn输出的行波(声波)具有相同的相位波阵面。因此，对声波设置方向性，该方向性位于升高声压点ptg的方向上。该系统还能被看成是在聚焦型的系统中距离L1至Ln是无穷大的一种情况。
扬声器阵列10使用的每个功率放大器PA1至Pan可以是D类功率放大器。每个D类功率放大器通过开关操作执行功率放大，如图24所示进行排列。在图24所示的D类功率放大器中，四个输出开关元件与一个扬声器进行桥接以便输出级以全桥结构排列。
话句话说，数字声频信号Pin经过输入端11提供给Δ∑调制电路12以能转换为数字声频信号，其中在数字声频信号中能够抑制可听频带中的量化噪音和减少比特的数量，例如，量化比特的数量为六。如图25所示，该数字声频信号提供给脉宽调制(PWM)电路13A和13B以能转换为一对PWM信号PA和PB。
在此情况下，PWM信号PA和PB的脉宽根据用输入信号Pin表示的电位(作为每次采样信号Pin的模拟信号的电位，该电位适用于下面的描述)而变化。而且，如图25所示，PWM信号PA的脉宽对应于用输入信号Pin表示的电位，PWM信号PB的脉宽对应于用输入信号Pin表示的电位的2的补码。而且，PWM信号PA和PB的上升沿固定在PWM信号PA和PB的周期(参考周期)的起点上，PWM信号PA和PB的下降沿根据用输入信号Pin表示的电位而变化。
每个PWM信号PA和PB的载频fc(＝1/Tc)，例如，是输入数字声频信号Pin的采样频率fs的16倍。如果采样频率为48kHz，就能获得下面的载频fc＝16fs＝16×48kHz＝768kHz.
PWM信号PA提供给驱动放大器14A，如图25和图26的部分A所示，能够生成一对与信号PA电位相同的驱动电压VA+和与信号PA电位相反的驱动电压VA-。驱动电压VA+和VA-分别提供给一对n沟道金属氧化物半导体场效应管Q11和Q12(MOS-FETs)的栅极。FETs Q11和Q12组成推挽电路15A。FET Q11的漏极与正极电源电压+VDD的电源线相连接，FET Q11的源极与FET Q12的漏极相连接。FET Q12的源极与负极电源电压-VDD的电源线相连接。
FET Q11的源极和FET Q12的漏极经过低通滤波器16A与扬声器SP的一端连接。
而且，来自PWM电路13B的PWM信号PB的处理与PWM信号PA的处理过程相同。换句话说，PWM信号PB提供给驱动电路14B时，如图26的部分B所示，就能够生成一对与信号PB电位相同的驱动电压VB+和与信号PB电位相反的驱动电压VB-。驱动电压VB+和VB-分别提供给组成推挽电路15B的一对n沟道MOS-FETs Q13和Q14的栅极。
FET Q13的源极和FET Q14的漏极经过低通滤波器16B与扬声器SP的另一端连接。
因此，在电压VA+是高电位(H)和电压VA-是低电位(L)时，由于FETQ11被导通和FET Q12被截止，如图26部分C所示，FETs Q11和Q12之间节点的电压VA就是+VDD。与此相反，在电压VA+是低电位和电压VA-是高电位时，由于FET Q11被截止和FET Q12被导通，电压VA就是-VDD。
同样，在电压VB+是高电位和电压VB-是低电位时，由于FET Q13被导通和FET Q14被截止，如图26部分D所示，FETs Q13和Q14之间节点的电压VB就是+VDD。与此相反，在电压VB+是低电位和电压VB-是高电位时，由于FET Q13被截止和FET Q14被导通，电压VB就是-VDD。
在电压VA是+VDD和电压VB是-VDD的周期过程中，电流i依次地经过包括低通滤波器16A、扬声器SP和低通滤波器16B的线路从FETs Q11和Q12之间的节点流到FETs Q13和Q14之间的节点，如图24和图26中B部分所示。
在电压VA是-VDD和电压VB是+VDD的周期过程中，电流i依次地经过包括低通滤波器16B的线路、扬声器SP和低通滤波器16A从FETs Q13和Q14之间的节点流到FETs Q11和Q12之间的节点。在电压VA和VB是+VDD，和电压VA和VB是-VDD的周期过程中，电流i不流通。换句话说，推挽电路15A和15B组成平衡无变压器(BTL)电路。
电流i流通的周期根据PWM信号PA或PB增大时的周期而变化。而且，在电流i在扬声器SP中流通时，电流i使用低通滤波器16A和16B进行积分。因此，在扬声器SP中流通的电流i是一个对应于用输入信号Pin表示的电位的模拟电流，并且是一个功率放大的电流。换句话说，功率放大的输出提供给扬声器SP。
因此，如图24所示的电流的操作要使输出级用作D类全桥功率放大器。由于FETs Q11至Q14通过转换+VDD和-VDD之间的电源电压进行功率放大，能够实现功率效率的提高。因此，在需要许多功率放大器PA1至PAn的扬声器阵列10中，如图24所示的放大器适合用作功率放大器PA1至PAn。
图27表示D类功率放大器的输出级以半桥结构排列的一种情况，其中一对开关元件相互串接以便从开关元件的连接中间点获得输出。在此情况下，在FETs Q11和Q12之间的节点获得如图26中部分C所示的电压VA，该电压VA经过低通滤波器16A提供给扬声器SP。
因此，在上述的放大器中，功率放大的输出还提供给扬声器SP，而且，由于功率放大是通过转换+VDD和-VDD之间的电源电压进行的，并能够实现电源效率的提高。因此，在需要许多功率放大器PA1至PAn的扬声器阵列10中，如图27所示的放大器适合用作功率放大器PA1至PAn。
在日本未经审查的专利申请出版物No.9-233591中公开了一个已知技术的例子。
在扬声器阵列10的功率放大器PA1至PAn为如上所述的D类功率放大器时，D类功率放大器PA1至PAn与扬声器SP1至SPn连接，如图28A或28B所示(图28A和28B表示后端侧的扬声器SP1至SPn，换句话说，图28A和28B是从连接端侧观看的图示说明)。为了更简化解释，四个扬声器SP1至SP4组成扬声器阵列10，这些扬声器SP1至SP4以一个2行×2列的矩阵进行排列，如图29所示(图29表示从前端侧观看的图示说明)。
在放大器PA1至PA4以全桥结构进行排列时，如图24所示，就需要八根扬声器缆线，如图28A所示。在放大器PA1至PA4以半桥结构进行排列时，如图27所示，就需要五根扬声器缆线，如图28B所示。换句话说，包括n个输出放大器PA1至PAn的输出级以全桥结构进行排列时，就需要2n根扬声器缆线。在包括n个输出放大器PA1至PAn的输出级以半桥结构进行排列时，就需要(n+1)根扬声器缆线。
因此，在n表示256时，如果功率输出放大器PA1至PA256以全桥结构进行排列时，就必须给定5 12根扬声器缆线。而且，如果功率放大器PA1至PA256以半桥结构进行排列时，就必须给定257根扬声器缆线。给定这么多数量的缆线是比较麻烦的，也是不实际的。
如果包括延迟电路DL1至DL256的部分和如图22或23所示的功率放大器PA1至PA256排列在扬声器箱中，只有两根将信号源SC的声频信号提供给扬声器箱的缆线(一对缆线)出现在扬声器箱的外部。但是，在此情况下，功率放大器PA1至PA256和扬声器内部中扬声器SP1至SP256之间的缆线数量依然较多。这样在布线和组装时就耗费大量的时间和劳动。
本发明的概述为了解决上述问题，根据本发明的一种输出放大设备包括转换电路，用于执行将p×q个信道的声频信号转换为p+q个信道的脉宽调制信号的转换处理；p+q个输出放大器，将从转换电路输出的p+q个信道输出的相应脉宽调制信号提供给p+q个输出放大器。从p+q个输出放大器中的p个输出放大器的输出和q个输出放大器的输出经过微分提供给相应的p×q个扬声器。
根据本发明，如果使用m×m个扬声器，这些扬声器就能够与使用了2m根扬声器缆线的输出放大器相连接。因此，就能够减少扬声器缆线的数量，连接和组装就能很容易地实现。
附图的简述
图1表示根据本发明一个实施例的连接图；图2表示用于解释本发明的连接图3表示用于解释本发明的波形图；图4表示用于解释本发明的波形图；图5表示用于解释本发明的例图；图6表示用于解释本发明的例图；图7表示用于解释本发明的例图；图8表示本发明另一个实施例的部分的连接图；图9表示本发明另一个实施例的部分的连接图；图10表示本发明另一个实施例的部分的连接图；图11表示用于解释本发明的例图；图12表示本发明另一个实施例的部分的连接图；图13表示本发明另一个实施例的部分的连接图；图14表示本发明另一个实施例的部分的连接图；图15表示本发明另一个实施例的部分的连接图；图16表示本发明另一个实施例的部分的连接图；图17表示本发明另一个实施例的部分的连接图；图18表示用于解释本发明的例图；图19表示本发明另一个实施例的部分的透视图；图20表示本发明另一个实施例的部分的分解视图；图21表示本发明另一个实施例的部分的连接图；图22表示聚焦型扬声器阵列；图23表示方向型扬声器阵列；图24表示用于解释已知技术的连接图；图25表示用于解释已知技术的波形图；图26表示用于解释已知技术的波形图；图27表示已知技术的连接图；图28A和28B表示用于解释已知技术的连接图；和图29表示用于解释已知技术的透视图。
较佳实施例的描述(I)全部结构和操作图1表示本发明的一个例子。在本例子中，为了更简化解释，扬声器阵列10包括扬声器SP1至SP4(扬声器SP1至SPn的n表示4(＝2×2))。
如图2所示，四个SP1至SP4在一个2行×2列的矩阵内排列。图2表示后端侧的扬声器SP1至SP4，换句话说，图2表示从连接端侧观看的例图。扬声器SP1和SP2限定了第一行，扬声器SP3和SP4限定了第二行。而且，扬声器SP1和SP3限定了第一列，扬声器SP2和SP4限定了第二列。此外，如图1所示，S1至S4分别表示从扬声器SP1至SP4输出的声音。
参考图1，从信号源SC提取数字声频信号PSC。该数字声频信号PSC提供给延迟电路211至214，并分别生成延迟过预定时间τ1至τ4的四信道数字声频信号P11至P14。在此情况下，延迟时间τ1至τ4是用于实现参考图22或23进行解释的聚焦型或方向型扬声器阵列10的值。
声频信号P11至P14提供给Δ∑调制电路221至224以能转换为数字声频信号P21至P24，其中在数字声频信号中能够抑制可听频带中的量化噪音和减少比特的数量，例如，量化比特的数量为六。数字声频信号P21至P24提供给脉宽调制(PWM)电路231至234以能转换为PWM信号P31至P34。
在此情况下，如图3所示，PWM信号P31至P34的脉宽根据用输入声频信号PSC表示的电位(作为每次采样信号PSC的模拟信号的电位，该电位适用于下面的描述)随6比特分辨率而变化。而且，PWM信号P31至P34的上升沿固定在PWM信号P31至P34的周期Tc的起点上，PWM信号P31至P34的下降沿根据用输入信号PSC表示的电位而变化。
每个PWM信号P31至P34的载频fc(＝1/Tc)，例如，是输入数字声频信号PSC的采样频率fs的16倍。如果采样频率fs为48kHz，就能获得下面的载频fcfc＝16fs＝16×48kHz＝768kHz.。
对于一个已知系统来说，PWM信号P31至P34经过D类功率放大，提供给扬声器SP1至SP4，然后作为声音S1至S4输出。
但是，在图1所示的系统中，PWM信号P31至P34提供给转换电路24以能被转换为预定的PWM信号PA至PD，例如，如图4所示。下面将描述转换电路24和PWM信号PA至PD。转换电路24时分PWM信号P31至P34以能转换为PWM信号PA至PD。
来自PWM信号PA至PD中的PWM信号PA提供给输出放大器25A。输出放大器25A包括驱动电路251和D类功率放大的推挽电路252。因此，PWM信号PA提供给驱动电路251，如图4所示，能够生成一对与PWM信号PA电位相同的驱动电压VA+和与PWM信号PA电位相反的驱动电压VA-，驱动电压VA+和VA-提供给推挽电路252。
推挽电路252包括一对n沟道MOS-FETs Q21和Q22。驱动电压VA+和VA-分别提供给FETs Q21和Q22的栅极。FET Q21的漏极与正极电源电压+VDD的电源线相连接，FET Q21的源极与FET Q22的漏极相连接。FET Q22的源极与负极电源电压-VDD的电源线相连接。
而且，转换电路24的PWM信号PB至PD提供给具有与输出放大器25A相同排列的输出放大器25B至25D。
扬声器SP1连接在输出放大器25A的输出端和输出放大器25C输出端之间，扬声器SP2连接在输出放大器25B的输出端和输出放大器25C输出端之间。而且，扬声器SP3连接在输出放大器25A的输出端和输出放大器25D输出端之间，扬声器SP4连接在输出放大器25B的输出端和输出放大器25D输出端之间。
正常情况下，低通滤波器连接在输出放大器25A至25D和扬声器SP1至SP4之间。下面将描述低通滤波器的连接。
如图4所示，由于具有这样的结构，在电压VA+是高电位和电压VA-是低电位时，FET Q21就被导通和FET Q22被截止。与此相反，在电压VA+是低电位和电压VA是高电位时，FET Q21就被截止和FET Q22被导通。因此，通过D类功率放大PWM信号PA获得的输出电压VA在推挽电路252的输出端提取，如图4所示。而且，通过D类功率放大PWM信号PB至PD获得的输出电压VB至VD分别从输出放大器25B至25D的输出端提取，因此，电压VA和电压VC之间的压差(VA-VC)提供给扬声器SP1，声音S1根据压差(VA-VC)从扬声器SP1输出。而且，电压VB和电压VC之间的压差(VB-VC)提供给扬声器SP2，声音S2根据压差(VB-VC)从扬声器SP2输出。而且，电压VA和电压VD之间的压差(VA-VD)提供给扬声器SP3，声音S3从扬声器SP3输出。电压VB和电压VD之间的压差(VB-VD)提供给扬声器SP4，声音S4从扬声器SP4输出。
在信号P31至P34，信号PA至PD，电压VA至VD和声音S1至S4中构成差异被忽略，和仅考虑包含在信号P31至P34，信号PA至PD，电压VA至VD和声音S1至S4中的信息时，就能获得下面的方程式S1＝VA-VCS2＝VB-VCS3＝VA-VDS4＝VB-VD ...(1)然后，获得下面的方程式VA＝PAVB＝PBVC＝PCVD＝PD ...(2)因此，从方程式(1)和(2)中，获得下面的方程式S1＝PA-PCS2＝PB-PCS3＝PA-PDS4＝PB-PD ...(3)而且，由于聚焦型或方向型扬声器阵列10是在通过D类功率放大PWM信号P31至P34获得的信号提供给扬声器SP1至SP4时实现的，因此获得下面的方程式S1＝P31S2＝P32S3＝P33S4＝P34 ...(4)因此，从方程式(3)和(4)中，获得下面的方程式P31＝PA-PCP32＝PB-PCP33＝PA-PDP34＝PB-PD ...(5)因此，如上所述，PWM信号P31至P34在转换电路24中转换为PWM信号PA至PD时，如果满足方程式(5)的转换，换句话说，如果与扬声器SP1至SP4的矩阵连接互补的转换被执行时，PWM信号P31至P34经过D类功率放大而提供给扬声器SP1至SP4。因此，两个实现聚焦型或方向型扬声器阵列10。
根据图1所示的系统，D类功率放大过的电压能够提供给扬声器阵列10中的扬声器SP1至SP4。在此情况下，如图2所示，只有4(2+2)根扬声器缆线用于输出放大器25A至25D和扬声器SP1至SP4之间的连接。另一种可选择的方案是，如果扬声器的数量为256，由于256是通过方程式256＝16×16获得的，因此输出放大器能够使用32(16+16)根扬声器缆线与扬声器连接。
换句话说，通常，扬声器的数量用方程式n＝m×m表示时，输出放大器就能够使用2m根扬声器缆线与扬声器连接。因此，能够减少扬声器缆线的数量，很容易地实现连接和组装。
(II)转换电路24将描述参考图1至4进行解释的扬声器数量n是4的一种情况。此下文，因为需要，每个PWM信号P31至P34的周期Tc用Tc1、Tc2、Tc3等表示。而且，虽然输出放大器25A至25D输出的电压VA至VD是PWM波形，但是为了简化起见它们被看成是模拟电压。此外，模拟电压的单元在这里被省略了。
正如参考图3所解释那样，在周期Tc中每个PWM信号P31至P34的分辨率是6比特，如图5的部分A所示。如果周期Tc等分为第一半周期T1和最后半周期T2，在周期T1中PWM信号P31的分辨率就是5比特，在周期T2中PWM信号P31的分辨率也是5比特，如图5的B部分所示。
从扬声器SP1至SP4输出的声音S1至S4的极性和声级分别根据PWM信号P31至P34而变化，例如，如图5的D部分所示。换句话说，扬声器SP1至SP4被要求输出，如图5的D部分所示的极性和声级分别根据PWM信号P31至P34而变化的声音S1至S4。但是，如图5的D部分所示，声音S2和S3相对于声音S1和S4延迟一个周期Tc/2。
如图5的C部分的第一行所示，在周期Tc1的第一半周期T1中，如果电压VA是0和电压VC是0，在周期Tc1的最后半周期T2中，电压VA是1，电压VC是0，如图5的D部分所示，就用下面的方程式获得在周期Tc1中提供给扬声器SP1的压差(VA-VC)的合并值(0-0)+(1-0)＝1。
此外，在周期Tc2的第一半周期T1中，如果电压VA是1和电压VC是5，在周期Tc2的最后半周期T2中，电压VA是3，电压VC是0，就用下面的方程式获得在周期Tc2中压差(VA-VC)的合并值(1-5)+(3-0)＝-1。
而且，在周期Tc3的第一半周期T1中，如果电压VA是2和电压VC是5，在周期Tc3的最后半周期T2中，电压VA是3，电压VC是0，就用下面的方程式获得在周期Tc3中压差(VA-VC)的合并值(2-5)+(3-0)＝0。
换句话说，如果电压VA和VC的值如图5的C部分的第一行所示而变化时，周期Tc的压差(VA-VC)的合并值就如图5的D部分的第一行所示而变化。这里，根据方程式(1)S1＝VA-VC，如果电压VA和VC的值如图5的C部分的第一行所示而变化时，预期的声音S1就如图5的D部分的第一行中所示从扬声器SP1输出。
而且，如果电压VB和VC的值如图5的C部分的第二行所示而变化，在最后半周期T2和随后的第一半周期T1被看成是一对周期时，在该对周期(T2+T1)中的压差(VB-VC)的合并值就如图5的D部分的第二行所示而变化。这里，根据方程式(1)S2＝VB-VC，如果电压VB和VC的值如图5的C部分的第二行所示而变化时，预期的声音S2就如图5的D部分的第二行中所示从扬声器SP2输出。
同样，根据方程式(1)S3＝VA-VD和S4＝VB-VD，如果电压VA，VB和VD的值如图5的C部分所示而变化时，预期的声音S3和S4就分别从扬声器SP3和SP4输出。
正如方程式(2)所示VA＝PA，VB＝PB，VC＝PC和VD＝PD，如果用PWM信号PA至PD表示的值根据如图5的C部分所示的PWM信号P31至P34而变化，就输出声音S1至S4。换句话说，转换电路24将PWM信号P31至P34转换为如图5的C部分所示的经过时分的PWM信号PA至PD，转换电路24根据一个顺序，例如，如图6所示，执行上述的转换。图6表示一个用于解释处理次序的信号(*11)至(*29)添加到图5的C部分的图例。
换句话说，执行下面的处理(A)周期Tc1的第一半周期T1
信号PA和PC；和PB和PC分别设定为起始值(*11)和(*21)。
(B)周期Tc1的最后半周期T2值(*12)从周期Tc1中的信号P31和P33的值和值(*11)中确定。
同样，值(*22)从周期Tc1中的信号P32和P34的值和值(*21)中确定。这里，值(*13)和(*23)从值(*12)和(*22)中自动确定。
(C)周期Tc2的第一半周期T1值(*14)和(*24)从周期Tc1中的信号P31至P34的值和值(*13)和(*23)中确定。这里，值(*15)和(*25)自动确定。
(D)周期Tc2的最后半周期T2值(*16)和(*26)从周期Tc2中的信号P31至P34的值和值(*15)和(*25)中确定。这里，值(*17)和(*27)自动确定。
(E)周期Tc3的第一半周期T1和随后的周期重复交替地执行与处理(C)和(D)相同的处理。
因此，能够分配图5中C部分所示的值。因此，PWM信号P31至P34转换为PWM信号PA至PD。
换句话说，对于PWM信号P31至P34的周期TC的每个半周期(周期T1或T2)来说，在半周期(周期T1或T2)中的信号P31至P34的值从周期Tc中的信号P31至P34的值和从半周期(周期T2或T1)中的信号PA至PD立即进行确定。
在此情况下，信号PA至PD不能单独地从信号P31至P34中进行确定。但是，信号P31至P34在几个周期Tc内转换为信号PA至PD，从数组信号PA至PD中最合适的一组信号PA至PD，例如，所有信号PA至PD是5比特或更小的一组作为转换结果输出。
从上面的描述中可知，能够假定下面的情况。在周期Tc的周期T1和T2中信号PA至PD的值如图7所示。i表示在周期Tc/2内时间序列中的序数，和j表示在周期Tc内时间序列中的序数，即，在i和j是0，1，2，3，...时，如果i是0，2，4...和j是i/2，下面的方程式满足PA(i)VA+(i+1)-PC(i)-PC(i+1)＝P31(j) ...(11)PB(i)VB+(i+1)-PD(i)-PD(i+1)＝P34(j) ...(14)和，如果i是1，3，5...和j是(i-1)/2，下面的方程式满足
PB(i)VB+(i+1)-PC(i)-PC(i+1)＝P32(j) ...(12)PA(i)VA+(i+1)-PD(i)-PD(i+1)＝P32(j) ...(13)因此，转换为预期的信号PA至PD通过顺序获得满足方程式(11)至(14)的值序实现。虽然有多种不同的获得这种值序的步骤，但是它们不在这里作描述。例如，这种值序能够根据参考图6解释的步骤获得。
换句话说，如果在i是0时，起始值预先确定，就能获得在i是0时满足方程式(11)的信号PA(1)和PC(1)和满足方程式(14)的信号PB(1)至PD(1)。在此情况下，每个信号没有单独确定，存在许多信号的组合。
然后，获得在i是1时满足方程式(12)的信号PB(2)和PC(2)和满足方程式(13)的信号PA(2)至PD(2)。在此情况下，也存在许多信号的组合。
然后，在i是2或更大时，能够通过重复上述的处理过程获得信号PA至PD。
但是，在此情况下，虽然存在许多上述的信号组合，但是随即选择的信号组合可超过一个使用给定数量的比特(在此情况下，5比特)表示的范围。例如，即使输出一个较小的压差(VA-VC)，也能要求除去较大值的信号PA和PC。在此情况下，信号PA和PC不能用给定数量的比特表示。
因此，例如，最好是，信号PA至PD通过预读信号P31至P34进行选择以使转换的信号PA至PD不超过给定数量的比特，和以使用全部信号PA至PD表示的一个值处在会聚为0的方向上。为了实现这样转换处理，转换电路24可包括预读信号P31至P34的存储器，将信号P31至P34的值转换为信号PA至PD的值的表格，和使用表格执行转换处理的中央处理单元(CPU)或数字信号处理器(DSP)。
(III)延时的校正对于上述的转换电路24来说，如图5的D部分所示，声音S2和S3相对于声音S1和S4延迟一个周期Tc/2。由于延迟量充分地小于一个周期和一个声频信号的采样周期，这不会直接产生听觉问题。例如，对于上述的值的例子来说，声音S2和S3的延迟量Tc/2大致为0.65μs。如果声频信号的频率为20kHz，周期就为50μs，采样周期大致为20.8μs。因此，声音S2和S3的延迟量不会直接产生听觉问题。
但是，由于扬声器阵列10使用从扬声器SP1至SP4输出的声音S1至S4的时间延迟或相位延迟，因此将描述校正延迟量的一种情况。
图8至10表示校正延时的校正电路的例子。在图8中所示的校正电路28中，来自延迟电路211和214的数字声频信号P11至P14提供给延迟电路281和284以能变化为经过周期Tc/2延迟的信号P81和P84。延迟信号P81和P84取代原始信号P11和P14提供给Δ∑调制电路221和224。
通过转换电路24，信号P11和P14相对于信号P12和P13延迟周期Tc/2，信号P32和P33相对于信号P31和P34延迟周期Tc/2。因此，从转换电路24输出的信号PA至PD相互没有延迟。因此，扬声器阵列10能够正确地形成。
但是，对于这样的处理来说，信号P11和P14的定时信号(同步信号)与信号P81和P84的定时信号相差Tc/2周期。因此，必须为Δ∑调制电路221至224和PWM电路231至234设置具有不同相位的两个系统的时钟信号。这就是使电路结构的形成比较复杂。
图9中所示的校正电路28包括过采样滤波器271和274以及抽取滤波器291和294。过采样滤波器271和274分别排列在延迟电路281和284的前级，抽取滤波器291和294分别排列在延迟电路281和284的后级。延迟电路211和214的数字声频信号P11和P14提供给过采样滤波器271和274，提取在采样频率进行过采样的信号P71和P74，其中该采样频率是信号P11和P14的采样频率fs的32倍(fs×32＝fc×2＝2/Tc)。
图11的A部分表示原始信号P11和P14，图11的B部分表示信号P71和P74(作为绘图方便的问题，图示的是一种信号在4倍于采样频率fs的频率被过采样的情况)。信号P71和P74包括添加到原始信号P11和P14(用白色圆圈表示)中的新采样信号(用黑色圆圈表示)。
信号P71和P74提供给延迟电路281和284，如图11的C部分所示，生成延迟Tc/2周期的信号P81和P84。信号P81和P84提供给抽取滤波器291和294，从信号P81和P84中提取在原始信号P11和P14(图11的A部分中自色圆圈)存在时一个点的采样信号作为数字声频信号P91和P94，如图11的D部分所示，用×标记表示。信号P91和P94相对于输入信号P11和P14延迟Tc/2周期，但是通过相同的定时信号同步输出。信号P91和P94取代信号P11和P14提供给Δ∑调制电路221至224。
因此，从扬声器SP1至SP4输出的声音S1至S4相互没有被延迟。因此，可正确地构成扬声器阵列10。而且，Δ∑调制电路221至224和PWM电路231至234能够使用相同的时钟信号进行操作。因此，能够避免复杂的电路形成。
在图10所示的校正电路28中，信号P11和P14的处理和信号P12和P13的处理正对于如图9所示的校正电路28排列。换句话说，数字信号P12和P13提供给过采样滤波器272和273而改变为过采样信号P72和P73。信号P72和P73提供给延迟电路282和283而改变为延迟信号P82和P83。信号P82和P83提供给抽取滤波器292和293，并提取输出信号P92和P93。而且，数字信号P11和P14提供给延迟电路281和284而改变为延迟信号P81和P84。
在此情况下，在延迟电路282和283中，执行一个周期Ts-Tc/2的延迟，这里Ts表示1/fs(例如，Ts＝1/48kHz)。信号P92和P93相对于原始信号P12和P13延迟一个周期Ts-Tc/2，但是通过相同的定时信号同步输出。
与此相反，延迟电路281和284执行一个周期Ta＝Ts的延迟，输出信号P81和P84相对于输入信号P11和P14延迟一个周期Ts。因此，信号P92和P93相对于信号P81和P84延迟一个周期Tc/2。
由于信号PS1和P84以及信号P92和P93提供给Δ∑调制电路221至224，从转换电路24输出的数字信号PA至PD相互没有延迟。因此，可正确地构成扬声器阵列10。在此情况下，由于延迟时间Ta是采样周期Ts的整数倍，因此信号P81和P84以及信号P92和P93可用相同的定时信号(时钟信号)进行驱动。
在图9或10所示的校正电路28中，考虑到过采样滤波器271至274和抽取滤波器291至294进行重新采样处理所需的时间时，给Δ∑调制电路221和224的输入信号应该对于给Δ∑调制电路222和223的输入信号相对延迟一个周期Tc/2。例如，在图10所示的校正电路28中，如果重新采样处理需要的时间为Ts×(k-1)(k是整数)，延迟电路281和284执行的延迟周期为Ta＝Ts×k。
而且，上述延时的校正处理不必在Δ∑调制电路221至224的前级中执行。延时的校正处理可在任何级执行，只要该级是在转换电路24前。此外，由于Δ∑调制电路221至224也执行如上所述的过采样处理，延时的校正处理能够包含在Δ∑调制电路221至224中。在此情况下，就可省略抽取滤波器，由此能够实现更简单的电路结构。
而且，延迟校正通过组合上述扬声器阵列10中的延迟电路211至214的功能进行排列。虽然校正电路28可通过硬件表示，但是校正处理可通过软件处理，如使用CPU或DSP来实现。
(IV)输出放大器25A至25D和扬声器SP1至SP4之间的校正在图1中，省略了连接在输出放大器25A至25D和扬声器SP1至SP4之间的低通滤波器。如图12所示，由于扬声器SP1至SP4通常是电动式扬声器，可听频带中的信号成分通过使音圈的电感部件用作低通滤波器进行滤波。显然，例如，如图24所示，低通滤波器可分布在输出放大器和扬声器之间。
而且，如果扬声器SP1至SP4是电动式扬声器，每个扬声器SP1至SP4可被看作是等效地包括一个，例如，如图13所示的谐振系统。在此情况下，音圈的振动速度增加到较低谐振频率附近，生成较大的反电动势。因此，例如，虽然扬声器SP1由输出放大器25A和25C进行差分驱动，但是在扬声器SP1中生成的反电动势还是作用于扬声器SP2和SP3上。这样就会对扬声器SP2和SP3的操作产生影响。
为了减小这种影响，就减小输出放大器25A至25D的输出阻抗。另一种可选择方案是，如图14所示，在电压信号线中执行减法。而且，一个输出放大器不与许多扬声器相连接，如图14或15所示。
换句话说，在图14中，输出放大器25A至25D是差分输入功率放大器，输出放大器25A至25D的非反相输入和反相输入与PWM信号PA至PD进行矩阵连接。在此情况下，扬声器SP1至SP4和相应的输出放大器25A至25D可以成为一整体。在此情况下，压差(VA-VC)至(VB-VD)提供给扬声器SP1至SP4。因此，能够实现扬声器阵列10。
而且，如图1 5所示，每个输出放大器25A至25D包括一对输出放大器，功率放大过的信号PA至PD差分地提供给扬声器SP1至SP5。
在图14或15中所示的结构中，转换电路24的输出信号PA至PD使用少量的缆线传输给功率放大器单元和扬声器阵列单元。此外，信号处理单元与功率放大器单元相分离。
而且，如图16所示，扬声器SP1至SP4可以是压电扬声器或磁致伸缩扬声器。在此情况下，使用变压器等能够实现阻抗匹配。
(V)扬声器的数量＝16
虽然上面已经描述了扬声器数量是4的情况，但是如果扬声器数量是16，如图17和18所示的结构也是可能的。换句话说，如图17所示，扬声器阵列10包括4行×4列的扬声器SP1至SP16。而且，生成对应于16个扬声器SP1至SP16的16种类型的PWM信号Pi(i＝31至39和310至316)，PWM信号Pi提供给转换电路24(未图示)。
如图18的A部分所示，如果在周期Tc中PWM信号Pi的分辨率是6个比特，通过将周期Tc划分为四分之一周期T1至T4，如图18的B部分所示，在每个周期T1至T4中PWM信号Pi的分辨率就是4个比特。
在转换电路24中，PWM信号Pi转换为在每个周期Tc的每个时间T1至T4中改变的PWM信号PA至PH。来自PWM信号PA至PH中的PWM信号PA至PD，作为由输出功率放大器25A至25D进行D类放大的电压VA至VD，提供给扬声器SP1至SP16中的第一至第四列扬声器的一端。PWM信号PE至PH通过输出功率放大器25E至25H进行D类放大，提供给第一至第四行扬声器的另一端。
因此，有效周期被延迟一个Tc/4时间的电压(VA-VE)至(VD-VH)，(VB-VE)至(VA-VH)，(VC-VE)至(VB-VH)和(VD-VE)至(VC-VH)提供给扬声器SP1至SP16，如图18的C部分所示，扬声器SP1至SP16分别由PWM信号P1至P16进行驱动。
在此情况下，输出放大器25A至25H使用8(＝4+4)根扬声器缆线与扬声器SP1至SP16相连接，这样必要的输出电压能够提供给扬声器SP1至SP16。
(VI)扬声器阵列10的连接方法图19表示包括扬声器SP1至SP64(扬声器的数量n为64)的扬声器阵列10的连接方法的实例。在本实例中，每个扬声器(扬声器单元)SP1至SP64作为一个整体排列成圆柱形状，这种排列方式要使每个扬声器SP1至SP64的声轴的方向位于圆柱的中心轴方向上。而且，连接端子TX和TY设置在每个扬声器SP1至SP64的后表面上。
扬声器SP1至SP64以8行×8列的矩阵安装在双面印刷板26上。8个线性布线图26X1至26X8在垂直方向上排列在印刷板26的一个表面上。8个线性布线图26Y1至26Y8在水平方向上排列在印刷板26的另一个表面上，如图虚线所示。
扬声器SP1至SP64的端子TX通过印刷板26的通孔焊接到布线图26X1至26X8上。端子TY通过印刷板26的通孔焊接到布线图26Y1至26Y8上。实际上，由于扬声器SP1至SP64固定在扬声器箱的前隔音板上，因此印刷板26具有柔性板的功能。
由于具有这种结构，扬声器SP1至SP64通过布线图26X1至26X8和布线图26Y1至26Y8进行矩阵连接，通过印刷板26合并为一整块。
根据扬声器SP1至SP64的数量n(n＝64(64＝8×8))设有16个(16＝8+8)输出放大器25A至25P。输出放大器25A至25H的输出端经过缆线与布线图26Y1至26Y8相连接，输出放大器25I至25P的输出端经过缆线与布线图26X1至26X8相连接。因此，能够减少输出放大器25A至25P和扬声器SP1至SP64之间的缆线数量。而且，能够很容易地实现单元的连接、组装和交换。
图20表示扬声器阵列10包括64个扬声器SP1至SP64情况的一个实例，与图19所示的实例一样，减小了扬声器SP1至SP64之间的间隔，设置两个单面印刷板26X和26Y来取代双面印刷板26。在此情况下，布线图26X1至26X8设置在印刷板26X上，布线图26Y1至26Y8设置在印刷板26Y上。
扬声器SP1至SP64的奇数行(奇数列)中的扬声器安装在印刷板26X上，扬声器SP1至SP64的偶数行(偶数列)中的扬声器安装在印刷板26Y上以能使它们相互之间大致在每个扬声器的半径附近转移。扬声器SP1至SP64作为一个整体以交错的方式进行排列。
因此，在本实例中，能够减少输出放大器25A至25P和扬声器SP1至SP64之间的缆线数量，能够很容易地实现连接和组装。而且，由于扬声器SP1至SP64的行距小于图19所示扬声器阵列10的行距，因此能够减小总体的尺寸。
(VII)其它虽然在所示的(I)至(IV)实例中从延迟电路211到转换电路24的每个电路是作为一个独立的电路进行排列的，但是从延迟电路211到转换电路24的这些电路可作为一个DSP20进行排列，如图21所示。
在此情况下，除了延迟时间τ1至τ4外，声音S1至S4的声级和相位也可以进行控制。因此，这种结构排列对于扬声器阵列10来说更为有效。而且，如果设置DSP20，数字声频信号P11至P14的延迟时间、相位、声级和频率特性就由控制电路30输出的控制信号进行控制，以便能够改变播放的声场。而且，转换电路24可将数字信号P21至P24(没有产生PWM信号P31至P34)转换为PWM信号PA至PD。
虽然在(VI)解释中扬声器SP1至SP64直接焊接在印刷板26上，但是可焊接插座来取代扬声器SP1至SP64，以便扬声器SP1至SP64安装在插座上。因此，能够很容易地实现维护。
而且，虽然已经解释了扬声器数量n是用方程式n＝m×m表示的一种情况，但是本发明并不局限于此。本发明还可适用于扬声器数量n是用方程式n＝p×q(p＞q)表示的一种情况。在此情况下，可生成具有p系统的延时的q信号。另一种可选择方案是，例如，一种系统的排列要使扬声器数量n是用方程式n＝p×p表示，并仅使用p×q个信道。
而且，虽然本发明应用于上述的能够取代扬声器阵列10的放大器，但是本发明还适用于播放每个信道(每个划分的播放频率范围)声音的扬声器和多路扬声器系统中扬声器的驱动放大器。特别是，为了使用大功率的扩音器(PA)/声音增强器(SR)，在播放频率范围内可使用许多扬声器，对每个扬声器可单独设置驱动放大器。因此，频率信道的数量可以不等于驱动放大器或扬声器的数量。
而且，虽然在上面的描述中扬声器SP1至SPn是以矩阵方式进行排列的，但是本发明还可适用于扬声器SP1至SPn不是以矩阵方式进行排列的情况，只要输出放大器以矩阵方式与扬声器SP1至SPn相连接即可。
而且，能够实现使用传输线传输转换电路24输出的PWM信号、对接收机接收到的每个PWM信号执行减法、并获得对应于原始信号的PWM信号的发射和接收系统。这种结构对于将被传输的信号的信道数量大于传输线的信道数量的情况比较有效。在此情况下，上述延时的校正处理可在传输和接收侧来执行。
权利要求
1.一种执行转换处理的信号转换器，用于将p×q个信道的输入信号转换为p+q个信道的脉宽调制信号，其特征在于从脉宽调制信号中，通过p信道的每个脉宽调制信号和q信道的每个脉宽调制信号之间的减法处理获得的p×q个信道的输出差信号对应于p×q个信道的输入信号。
2.如权利要求1所述的信号转换器，其特征在于脉宽调制信号的参考周期的1/p时差发生在由于成为脉宽调制信号的转换处理和减法处理而形成的p+q个信道的脉宽调制信号之间。
3.如权利要求2所述的信号转换器，它包括校正时差的校正电路，其特征在于p×q个信道的输出差信号相互之间没有时间延迟。
4.一种输出放大设备，它包括转换电路，用于执行将p×q个信道的声频信号转换为p+q个信道的脉宽调制信号的转换处理；和p+q个输出放大器，从转换电路输出的p+q个信道输出的相应脉宽调制信号提供给它，其中从p+q个输出放大器中的p个输出放大器的输出和q个输出放大器的输出经过微分提供给相应的p×q个扬声器。
5.如权利要求4所述的输出放大设备，它还包括一种电路，对从信号源提供的声频信号至少执行延迟处理而能产生p×q个信道的声频信号，其中p×q个扬声器组成扬声器阵列。
6.如权利要求4所述的输出放大设备，其特征在于p×q个扬声器组成多路扬声器系统，和p×q个信道的声频信号是通过将一个声频信号划分为许多频带而获得的信号。
7.如权利要求4所述的输出放大设备，它还包括一种电路，用于校正由于转换处理和提供给转换电路的p×q个信道的声频信号对扬声器的差分供给而产生的时间延迟。
8.一种声频装置，它包括p×q个扬声器；转换电路，用于执行将p×q个信道的声频信号转换为p+q个信道的脉宽调制信号的转换处理；和p+q个输出放大器，从转换电路输出的p+q个信道输出的相应脉宽调制信号提供给它，其中从p+q个输出放大器中的p个输出放大器的输出和q个输出放大器的输出经过微分提供给相应的p×q个扬声器。
9.如权利要求8所述的声频装置，它还包括一种电路，对从信号源提供的声频信号至少执行延迟处理而能产生p×q个信道的声频信号，其中p×q个扬声器组成扬声器阵列。
10.如权利要求8所述的声频装置，其特征在于p×q个扬声器组成多路扬声器系统，和p×q个信道的声频信号是通过将一个声频信号划分为许多频带而获得的信号。
11.如权利要求8所述的声频装置，它还包括一种电路，用于校正由于转换处理和提供给转换电路的p×q个信道的声频信号对扬声器的差分供给而产生的时间延迟。
12.如权利要求8所述的声频装置，其特征在于输出放大器和相应的扬声器可成为一整体。
13.一种发射和接收系统，它包括发射装置；和接收装置；其中发射装置包括信号转换单元，用于执行将p×q个信道的输入信号转换为p+q个信道的脉宽调制信号的转换处理；和发射单元，用于发射通过转换处理单元获得的p+q个信道的脉宽调制信号；和接收装置包括接收单元，用于接收经过发射的p+q个信道的脉宽调制信号；和减法处理单元，用于从接收单元接收到的脉宽调制信号中，在p信道的每个脉宽调制信号和q信道的每个脉宽调制信号之间执行减法处理，并获得p×q个信道的输出差信号。
14.如权利要求13所述的发射和接收系统，其特征在于脉宽调制信号的参考周期的1/p时差发生在由于成为脉宽调制信号的转换处理和减法处理而形成的p+q个信道的脉宽调制信号之间。
15.如权利要求14所述的发射和接收系统，其特征在于至少发射装置和接收装置的其中一个它包括校正时差的校正电路；和p×q个信道的输出差信号相互之间没有时间延迟。
全文摘要
本发明提供相互之间是矩阵连接的四个扬声器。还设置一种转换电路，用于将四个信道的声频信号转换为经过时分的四个信道的脉宽调制信号以能与矩阵连接互补。设置了四个D类输出放大器，其中转换电路输出的相应脉宽调制信号提供给它们。输出放大器的输出提供给扬声器。
文档编号H04R3/12GK1620190SQ20041010237
公开日2005年5月25日 申请日期2004年10月25日 优先权日2003年10月23日
发明者浅田宏平, 板桥彻德 申请人:索尼株式会社