专利名称：多层系统和时钟控制方法
技术领域：
本发明涉及一种包括允许同时处理来自多个主模块的命令的多层开关的多层系统和一种多层系统中的时钟控制方法。
背景技术：
最近的移动电话已变得具有多功能性，不只具有电话功能而且还具有网络互连功能、照相功能等。另外，为了实现小型化、轻型化及降低功耗，已经研发了在一个芯片上结合多个功能的片上系统(SoC)技术。
这种移动电话需要高速度及同时处理。因此，已提出了一种允许同时访问多个从模块的多层开关。
多层开关的使用允许执行将图像数据从照相机写入给定的存储器区域中的处理以及读出存储在存储器中的图像数据并同时将其显示在屏幕上的处理。
图5示出一种包括多层开关的系统的结构实例。多个主要模块(在下文中简称″主模块″)11和从属模块(″从模块″)13连接多层开关模块(″多层开关″)12。多层开关12包括连接每个主模块11的开关主模块部分120和连接每个从模块13的开关从模块部分121。
时钟发生器14持续不断地提供时钟信号给主模块11，多层开关12和从模块13。
图6示出一个芯片上的电路的布局实例。例如，诸如CPU的作为主模块11的MO置于一角。其他模块，诸如SWM0、SWS0、S0和S1分散布置在芯片上。时钟发生器14持续不断地将时钟信号提供给每个模块。
每个模块都接收时钟信号并进行操作，从而消耗电能。驱动缓冲器15位于每个模块和时钟发生器14之间的线路中，以便防止信号波形或控制时序的恶化。如果每个模块和时钟发生器14之间的线路长度很长，许多驱动缓冲器15都如图6所示的那样放置。当晶体管的输出端从高变为低或者从低变为高时，由于通过电流，因此驱动缓冲器15也消耗电能。
日本未审专利申请No.2003-141061公开了一种仅将电能提供给标准总线结构中的多个总线中的某些总线。但是，这些总线不具有允许同时处理来自多个主模块的命令的多层开关功能。
如上所述，本发明已认识到由于常规多层系统要将时钟信号提供给所有的主模块、从模块和多层开关，因此其需要大量电能。
发明内容
根据本发明的一个方面，提供一种多层系统，其包括多个主模块；多个从模块；置于主模块和从模块之间并同时处理来自多个主模块的命令的多层开关；以及向主模块、从模块和多层开关提供时钟信号的时钟发生器，其中多个主模块包括时钟发生器持续不断地向其提供时钟信号的第一主模块和按需向其提供时钟信号的第二主模块，当通过第一主模块激活第二主模块时，第一主模块将激活第二主模块的激活信号通过相应于第二主模块的从模块输出给第二主模块，第二主模块响应激活信号被激活并且向时钟发生器输出请求向第二主模块提供时钟信号的时钟请求信号，以及时钟发生器响应时钟请求信号向第二主模块提供时钟信号。在本发明中，由于第二主模块是通过激活信号激活并且向时钟发生器输出请求向第二主模块提供时钟的时钟请求信号，以致时钟发生器响应时钟请求信号向第二主模块提供时钟信号，因此能够减少提供时钟信号的时间并实现电路的节能。
根据本发明的一个方面，提供一种多层系统中的时钟提供方法，该多层系统包括多个主模块；多个从模块；置于主模块和从模块之间并同时处理来自多个主模块的命令的多层开关；以及提供时钟信号的时钟发生器，多个主模块具有时钟发生器持续不断地向其提供时钟信号的第一主模块和按需向其提供时钟信号的第二主模块，该方法包括当通过第一主模块激活第二主模块时，第一主模块将激活第二主模块的激活信号通过相应于第二主模块的从模块输出给第二主模块；响应激活信号激活第二主模块并且第二主模块向时钟发生器输出请求向第二主模块提供时钟信号的时钟请求信号；以及时钟发生器响应时钟请求信号向第二主模块提供时钟信号。在本发明中，由于本发明包括通过激活信号激活第二主模块，以致第二主模块向时钟发生器输出请求向第二主模块提供时钟的时钟请求信号，以及时钟发生器响应时钟请求信号向第二主模块提供时钟信号，因此能够减少提供时钟信号的时间并实现电路的节能。
本发明提供一种低电耗的多层系统和一种多层系统中的时钟控制方法。
通过与附图结合的以下描述，将更清楚本发明的上述及其他的目的、优点和特征，其中图1是本发明的多层系统的框图；图2是示出本发明的多层系统的具体结构实例的框图；图3是对比实例的时序图；图4是本发明的具体实施例的时序图；图5是常规多层系统的框图；以及图6是说明在常规技术中要解决的问题的图。
具体实施例方式
现在将在此参考示例性具体实施例来描述本发明。本领域技术人员将认识到利用本发明的讲解可以实现多个替代具体实施例，并且本发明并不限于为说明目的所示的具体实施例。
图1示出本发明的多层系统的框图。多层系统包括多个主模块1(M0，M1，M2)，多个从模块3(S0，S1，S2)，用于主模块1和从模块3的多层开关2，以及向每个模块提供时钟信号的时钟发生器4。
主模块1是一种控制系统的模块，该系统诸如为中央处理器单元(CPU)、数字信号处理器(DSP)、图像旋转装置、照相机图像处理电路，液晶显示(LCD)控制器，等等。在这个例子中，M0是一个始终在进行操作的CPU。M1和M2是根据来自M0的指令按需做操作的模块。
多层开关2允许同时处理来自多个主模块的命令。多层开关2是一种允许使用系统中的多个主模块和从模块之间的并行访问通路的互连总线系统。该总线系统是通过利用更复杂的互连矩阵来实现的，并提供许多优点，诸如增加了结构选择权和整体总线带宽。例如，多层开关2由ARM有限公司提供，如高级高性能总线(AHB)、AHB-Lite。
从模块3是一种由主模块1控制的模块。从模块3包括存储器、寄存器、计时器、串行接口电路，等等。在这个例子中，S1和M1是一对，而S2和M2是一对。例如，如果M1是LCD控制器的主要电路部分，那么S1就是LCD控制器的寄存器部分。该寄存器部分包括参数设置寄存器和激活控制寄存器。从模块3彼此独立地实施时钟控制。具体地说，在普通时间内不向从模块3提供时钟，而是当主模块1访问从模块3时，将时钟信号提供给被访问的从模块3。
以下将详细描述多层开关2的结构。多层开关2具有连接每一主模块1(M0，M1，M2)的开关主模块部分20(SWM0，SWM1，SWM2)以及连接每一从模块3的从开关部分21(SWS0，SWS1，SWS2)。
开关主模块部分20具有响应主模块1的访问而确定连接那个从模块3并且将访问请求发送给相应于要连接的从模块3的从开关部分21的功能。此外，开关主模块部分20产生给时钟发生器4的时钟请求信号，以便将时钟信号提供给要访问的从模块3和相应于要访问的从模块3的从开关部分21。
开关从模块部分21的主要功能是仲裁来自每个开关主模块部分20的访问信号，选出一个访问并连接所选择的从模块3。开关从模块部分21彼此独立地实施时钟控制。具体地说，在普通时间内不向开关从模块部分21提供时钟，而当主模块1访问相应的从模块3时向其提供时钟信号。
在图1中，时钟发生器4产生提供给每个模块的时钟信号。时钟发生器4根据时钟请求信号来启动或停止对相应模块提供时钟信号。
时钟发生器4包括时钟信号振荡器41，“或”电路420、421、422和“与”电路430、431、432、433、434。时钟信号振荡器41输出时钟振荡信号。时钟信号振荡器41可以置于芯片外部。“或”电路420、421和422的输入端连接SWM0、SWM1和SWM2的输出端。从模块时钟请求信号被从SWM0、SWM1和SWM2输入到“或”电路420、421和422。
“与”电路430-434的一个输入端连接时钟信号振荡器41的输出端。时钟信号振荡器41向“与”电路430-434提供时钟振荡信号。“与”电路430的另一个输入端连接“或”电路420的输出端。“与”电路431的另一个输入端连接“或”电路421的输出端。“与”电路432的另一个输入端连接“或”电路422的输出端。
“与”电路433的另一个输入端连接M2的输出端。“与”电路434的另一个输入端连接M1的输出端。
“与”电路430的输出端连接SWS0和S0，“与”电路431的输出端连接SWS1和S1，而“与”电路432的输出端连接SWS2和S2。“与”电路433的输出端连接M2，而“与”电路434的输出端连接M1。时钟信号振荡器41连接M0。
由于时钟信号振荡器41持续不断地将时钟振荡信号提供给“与”电路430-432，因此已从“或”电路420-422接收到“ON”信号的“与”电路430-432的任何一个将输出时钟信号。时钟信号被输入开关从模块部分21和连接其的从模块3。类似地，已从M1、M2接收了“ON”信号的“与”电路434、433将输出时钟信号。该时钟信号被输入到所连接的M1和M2。
在这个例子中，时钟信号将持续不断地提供给作为主模块1的M0。
在下文中将描述根据本发明具体实施例的多层系统的操作。在下文中将参考图1的系统框图来描述其中作为主模块1的M0激活M1，从而M1开始进行操作的情况。
时钟信号振荡器41持续不断地向作为主模块1的M0提供时钟信号。但是，由于时钟发生器4没有从开关主模块部分20接收到从模块时钟请求信号，并因此从模块时钟请求信号off，不向从模块3和开关从模块部分21提供时钟信号。
当M0要访问S1时，M0就向SWM0输出访问目的地(在这种情况下为S1)的地址信号和诸如读/写信号这样的控制信号，其中SWM0为多层开关2的开关主模块部分20。在这种情况下的控制信号包括M1的激活信号。
SWM0根据来自M0的地址信号来确定要访问哪个从模块3。此外，SWM0产生请求向S1和相应于S1的SWS1提供时钟信号的从模块时钟请求信号，并输出该信号给时钟发生器4，其中S1是要访问的从模块3。此外，SWM0向SWS1输出访问目的地地址信号和控制信号。
时钟发生器4接收从SWM0输出的时钟请求信号。在该例子中，由于时钟请求信号请求将时钟信号提供给S1和SWS1，因此其被输入该“或”电路421。“或”电路421响应时钟请求信号的输入而输出“ON”信号给“与”电路431。“与”电路431响应“ON”信号的输入将来自时钟信号振荡器41的时钟信号输出给S1和SWS1。藉此将时钟信号提供给S1和SWS1，以致S1和SWS1准备进行操作。还能够持续不断地将时钟信号提供给S1和SWS1中的任何一个，并在另一个上执行时钟控制。
SWS1将访问目的地地址信号和控制信号从SWM0输出给S1，该S1是要访问的从模块3。当接收到地址信号和控制信号并响应包括在控制信号中的M1的激活信号时，S1向M1输出激活信号。
当从模块S1接收到激活信号时，M1向时钟发生器4输出请求向M1本身提供时钟信号的主模块时钟请求信号。时钟发生器4接收主模块时钟请求信号。时钟请求信号导通“与”电路434的另一输入端，从而“与”电路434输出提供给M1的时钟信号。
然后，确认已完成一系列操作，M1停止输出时钟请求信号，以便停止向M1提供时钟信号，藉此断开时钟请求信号。在时钟发生器4中，响应时钟请求信号的停止，“与”电路434的输入信号从“ON”信号变为“OFF”信号，并且“与”电路434藉此停止输出时钟信号振荡器41的产生信号。这就停止了向M1提供时钟信号。
下面将通过具体的例子来描述本发明的多层系统的优点。在这个例子中，多层系统应用于具有照相功能的移动电话上。在下文中将描述释放照相机的快门以便激活照相机图像处理电路的一系列操作。图2示出照相机的系统框图。在这个例子中，M0是CPU，而M1是照相机图像处理电路。照相机图像处理电路从未示出的图像传感器接收数据，并将数据写入存储器中。S0是ROM，而S1包括用于激活照相机的激活寄存器31和参数寄存器32。
请首先参看图3的时序图，作为相比较的例子，将描述当CPU从ROM读取命令并激活照相机图像处理电路时的操作。在时钟发生器4中，时钟信号振荡器41持续不断地输出时钟振荡信号。CPU从时钟发生器4接收时钟信号，由此准备操作。
在时间t0，释放快门以接通快门信号。然后，在给定的时间t1，CPU与来自时钟发生器4的时钟信号同步地从ROM读取命令。这个命令指示写时钟发生器4中的给定寄存器(未示出)，以便请求将时钟信号提供给照相机图像处理电路。在t2，CPU从ROM读取和翻译命令，并与下一时钟信号同步地将请求向照相机图像处理电路提供时钟信号的数据写入时钟发生器中的寄存器的预定区域。响应向寄存器的写入，时钟发生器4在t3开始向照相机图像处理电路提供时钟信号。
然后，在时间t4，CPU与时钟信号同步地从ROM读取命令。这个命令是激活照相机图像处理电路的激活信号。有的情况下，在t5可以处理另一命令。
在t6，CPU根据给照相机图像处理电路的激活信号将数据写入激活寄存器31的预定区域中。在t7，响应写操作，激活照相机图像处理电路。
在下文中，接着参考图4的时序图，将描述根据本发明具体实施例的操作。在该情况下，当CPU通过多层开关2直接将数据写入激活寄存器31时，照相机图像处理电路与同一时钟同步地向时钟发生器4输出请求向照相机图像处理电路本身提供时钟信号的主模块时钟请求信号。响应主模块时钟请求信号，时钟发生器4与同一时钟同步地将时钟信号提供给照相机图像处理电路。响应写入激活寄存器31的数据，激活照相机图像处理电路。
如上所述，本具体实施例允许执行向照相机图像处理电路提供时钟信号和同时激活照相机图像处理电路，因此缩短了提供时钟信号的时间。时钟信号提供时间的缩短导致了电路的节能。
具体地说，虽然图3所示的对比例子从t3将时钟信号提供给照相机图像处理电路，但是图4所示的本发明的具体实施例却从t7提供时钟信号，由此在同一时序激活了照相机图像处理电路。本具体实施例藉此缩短了从t3-t7的时间周期提供时钟信号的时间。
尽管上述具体实施例解释了将多层系统应用于移动电话的情况，但是本发明并不限于此，并且本发明可以应用于各种类型的设备。
很明显，本发明并不限于上述具体实施例，在不脱离本发明的范围和精神的情况下可以对其进行改进和变化。
权利要求
1.一种多层系统，包括多个主模块；多个从模块；多层开关，其置于主模块和从模块之间并同时处理来自多个主模块的命令；以及时钟发生器，其提供时钟信号给主模块、从模块和多层开关，其中多个主模块包括时钟发生器向其持续不断地提供时钟信号的第一主模块和按需向其提供时钟信号的第二主模块，当第一主模块激活第二主模块时，第一主模块通过相应于第二主模块的从模块向第二主模块输出激活第二主模块的激活信号，第二主模块响应激活信号而被激活，并向时钟发生器输出请求向第二主模块提供时钟信号的时钟请求信号，以及时钟发生器响应时钟请求信号向第二主模块提供时钟信号。
2.根据权利要求1所述的多层系统，其中相应于第二主模块的从模块包括激活寄存器，第一主模块执行对激活寄存器的写入，以及从模块响应对激活寄存器的写入而向第二主模块输出激活第二主模块的激活信号。
3.根据权利要求1所述的多层系统，其中当完成第二主模块的操作时，第二主模块断开给时钟发生器的时钟请求信号，以及时钟发生器确认时钟请求信号的截止状态，并停止向第二主模块提供时钟信号。
4.根据权利要求1所述的多层系统，其中，当主模块访问从模块时，时钟发生器开始向被访问的从模块提供时钟信号。
5.根据权利要求1所述的多层系统，其中多层开关包括相应于主模块的开关主模块部分和相应于从模块的开关从模块部分，以及当主模块访问从模块时，时钟发生器开始向相应于被访问的从模块的开关从模块部分提供时钟信号。
6.根据权利要求1所述的多层系统，其中第一主模块为中央处理器单元。
7.根据权利要求1所述的多层系统，其中多层系统结合在移动电话中。
8.一种多层系统中的时钟提供方法，该多层系统包括多个主模块；多个从模块；置于主模块和从模块之间并同时处理来自多个主模块的命令的多层开关；以及提供时钟信号的时钟发生器，多个主模块具有时钟发生器持续不断地向其提供时钟信号的第一主模块和按需向其提供时钟信号的第二主模块，该方法包括当第一主模块激活第二主模块时，第一主模块通过相应于第二主模块的从模块向第二主模块输出激活第二主模块的激活信号；响应激活信号激活第二主模块并且第二主模块向时钟发生器输出请求向第二主模块提供时钟信号的时钟请求信号；以及时钟发生器响应时钟请求信号向第二主模块提供时钟信号。
9.根据权利要求8所述的时钟提供方法，其中相应于第二主模块的从模块包括激活寄存器，第一主模块执行对激活寄存器的写入，以及从模块响应对激活寄存器的写入而向第二主模块输出激活第二主模块的激活信号。
10.根据权利要求8所述的时钟提供方法，其中当完成第二主模块的操作时，第二主模块断开给时钟发生器的时钟请求信号，以及时钟发生器确认时钟请求信号的截止状态，并停止向第二主模块提供时钟信号。
11.根据权利要求8所述的时钟提供方法，其中，当主模块访问从模块时，时钟发生器开始向被访问的从模块提供时钟信号。
12.根据权利要求8所述的时钟提供方法，其中多层开关包括相应于从模块的开关从模块部分，以及当主模块访问从模块时，时钟发生器开始向相应于被访问的从模块的开关从模块部分提供时钟信号。
13.根据权利要求8所述的时钟提供方法，其中第一主模块为中央处理器单元。
14.根据权利要求8所述的时钟提供方法，其中多层系统结合在移动电话中。
全文摘要
本发明的多层系统的特点在于当时钟发生器持续不断地向诸如CPU这样的第一主模块提供时钟信号，第一主模块激活第二主模块时的处理。首先，第一主模块通过相应于第二主模块的从模块向第二主模块输出激活第二主模块的激活信号。然后，通过激活信号激活第二主模块，并且第二主模块向时钟发生器输出请求向第二主模块提供时钟信号的时钟请求信号。时钟发生器响应时钟请求信号向第二主模块提供时钟信号。
文档编号H04Q7/32GK1664744SQ20051005310
公开日2005年9月7日 申请日期2005年3月2日 优先权日2004年3月2日
发明者星幸子, 成相恭一 申请人:恩益禧电子股份有限公司