专利名称：通讯设备单板主备倒换装置及实现方法
技术领域：
本发明涉及一种通讯设备中功能单板1+1热主备配置技术，具体说，涉及一种通讯设备单板主备倒换装置及实现方法。
背景技术：
通常情况下，通讯设备中1+1热主备冗佘配置的两块功能单板互为主备，在背板上这两块单板之间通过若干硬件直连信号进行连接，单板使用这些信号进行主备控制与倒换，其中包括各单板主备状态输出信号、对板主备状态输入信号、各单板在线输出信号、对板在线输入信号、各单板复位信号、心跳线信号等等，也有方案采用如下信号主备竞争信号、主备复位信号、主备倒换信号、主备上电信号、主备告警信号、主备运行信号、主备看门狗信号，由上述信号结合各单板中央处理器(CPU)控制信号、看门狗信号、手动按键复位信号、手动按键倒换信号等，决定单板主备用状态，并实现主备倒换功能。
单板主备状态由上述硬件信号确定并完成互锁，一般已经采用触发器或滤波器等技术来保证单板正确的状态，避免硬件竞争与上电振荡。但是现在业界普遍采用的这种主备倒换方法存在其独有的缺陷，那就是信号占用接插件针位多，抗干扰性能差，没有监测、诊断互连信号状态的能力。与此相应，接插件关键信号可使用针位减少，或者需要增加接插件针位数，导致成本上升；如果主备硬件信号受到其它信号干扰，将导致主备倒换电路误动作；由于一些异常操作与不规范操作，或者因为单板接插件老化，部分主备硬件信号出现开路或短路故障，将导致主备倒换电路锁死，由此单板工作状态异常，设备功能与性能缺失或降低。因此必须通过一种新的主备倒换装置与方法来解决上述问题，保证单板主备倒换机制的正确工作。
I2C总线(Inter-IC BUS或IIC BUS，集成电路间互连总线)由飞利浦半导体(PHILIPS Semiconductors)公司发布的串行总线技术规范，使用较少串行连线连接具有此类接口的微控制器及其外围设备。I2C总线有两根信号线一根是时钟线SCL，另一根即双向数据线SDA。微控制器及其外围设备的I2C总线呈总线连接关系，所有接到I2C总线上的器件的时钟线SCL均接到总线的SCL，其数据线SDA都连接到总线的双向数据线SDA线。总线使用软件寻址(每个器件使用其地址管脚进行硬件配置唯一地址)来识别每个器件(如微控制器、传感器、存储器、线路接口芯片、时钟芯片和其他I2C器件)，每个器件无需片选信号，因而使系统的接线非常简单。目前I2C总线已经成为业界重要的全球标准，几乎被所有的IC厂商所认同和使用，在计算机网络通讯设备中也不例外，大部分器件都具有I2C总线接口。在I2C总线中，当某个器件生成总线上的时钟信号SCL并发起数据传输时，被称为是发送器(也叫主器件)，某个器件从总线上接收数据时，被称为接收器(也叫从器件)。主器件用于启动总线，产生时钟并传送数据，此时在I2C总线上的其它器件均被认为是从器件。
I2C总线工作时，由总线上的主器件控制时钟线SCL提供时钟同步信号脉冲，由双向数据线SDA完成数据传送。I2C总线的数据传送速率，在标准工作方式下为100kbit/s，在快速方式下，最高传送速率可达400kbit/s，在高速模式下，可达3400 kbit/s。I2C总线技术规范中，总线协议有着严格的时序要求。
I2C总线的数据传送格式是在I2C总线开始信号后，送出的第一个字节数据是用来选择从器件的地址和指示读写操作，其中前7bit为地址码，第8bit为读写标志位(R/W)，读写操作标志位为“0”表示是主器件的“写”操作，即主器件把信息写入到所选址的从器件；读写操作标志位为“1”表示主器件的“读”操作，即主器件到所选址的从器件中读取信息。其后，I2C总线上的各个从器件进行地址比较，如果与主器件发送到总线上的地址一致，则该器件即为被主器件寻址的器件。I2C总线上每次传输的数据字节数不受限制，但每一个字节必须为8位，而且每个传送的字节后面(第9位)，从器件必须跟一个认可位，也叫应答位(ACK，Acknowledge bit)。
I2C总线技术规范中，对开始和结束信号(也称起始和停止信号)以及应答信号的定义如下起始信号(S)在时钟线SCL保持高电平期间，双向数据线SDA上出现由高电平向低电平的变化，用于启动I2C总线，为I2C总线的起始信号。
停止信号(P)在时钟线SCL保持高电平期间，双向数据线SDA上出现由低电平向高电平的变化，用于停止I2C总线，为I2C总线的终止信号。
应答信号(A)在I2C总线传输过程中每一个字节的第9个SCL脉冲对应着应答位，若双向数据线SDA上显示低电平则为总线“应答(A)”，若双向数据线SDA上显示高电平则为总线“非应答(/A)”。
只有主器件才能对I2C总线实现管理与检测，开始和结束信号一般都是由主器件产生。I2C总线数据传输时，在时钟线SCL为高电平期间，数据线SDA上必须保持有稳定的逻辑电平状态，高电平表示数据1，低电平表示数据0。只有在时钟线SCL为低电平时，才允许数据线SDA上的电平状态发生变化。
I2C总线的工作速度一般是取决于主器件和从器件的性能，参考I2C总线的总线规范，时钟线SCL的工作频率可以工作在0Hz到100kHz之间。
图1所示，是单板主备倒换传统方法的实现框图，由此可以直观地了解现有技术中的主备倒换实现方法。
在计算机通讯设备内，关于单板的主备倒换机制，传统的解决办法即如上所述，在背板上两块单板之间通过若干硬件直连信号进行连接，这些硬件连接信号包括各单板主备状态输出信号、对板主备状态输入信号、各单板在线输出信号、对板在线输入信号、各单板复位信号、心跳线信号等等，也有方案采用如下信号主备竞争信号、主备复位信号、主备倒换信号、主备上电信号、主备告警信号、主备运行信号、主备看门狗信号，在此，容许形象地称其为“并行”信号，以示区别。这些输入、输出信号通过背板交叉连接在主备单板之间，在单板内进入逻辑电路，加上单板CPU控制信号、看门狗信号、手动按键复位信号、手动按键倒换信号等，组成单板主备功能单元，决定单板主备用状态，并实现主备倒换功能。基于“并行”信号的特点，现在业界普遍采用的这种主备倒换方法存在其独有的缺陷，那就是信号占用接插件针位多，抗干扰性能差，没有监测、诊断互连信号状态的能力。与此相应，接插件关键信号可使用针位减少，或者需要增加接插件针位数，导致成本上升；如果主备硬件信号受到其它信号干扰，将导致主备倒换电路误动作；由于一些异常操作与不规范操作，或者因为单板接插件老化，部分主备硬件信号出现开路或短路故障，将导致主备倒换电路锁死，由此单板工作状态异常，设备功能与性能缺失或降低。
如果在电路原理图设计时，经过周密的方案论证，采用诸如触发器互锁电路、滤波器电路等等措施，可以避免单板双主状态、单板上电振荡等异常现象。或者在印制电路板设计时经过仔细的布局布线，一般也可以避免因信号线上出现干扰造成主备倒换电路的误动作或锁死。但是，会造成“并行”信号线的锁定，且必须要通过其它手段来解决，譬如，由于单板(或背板)接插件的针或针套接触不良、氧化、断、倒等原因，造成部分“并行”信号线互连不上或短路，直接导致主备倒换电路不能动作，甚至出现严重的双主用状态或双备用状态。
发明内容
本发明所解决的接收问题是提供一种通讯设备单板主备倒换装置，完全可以避免众多并行信号易受干扰或硬件故障而造成单板主备状态失控或锁定，提高了系统的稳定性和可靠性。
技术方案如下通讯设备单板主备倒换装置包括主备倒换控制模块和总线，所述主备倒换控制模块接收输入信号，完成单板主备倒换的控制，还包括总线接口单元，所述总线接口单元包括编码译码模块，接收所述主备倒换控制模块发送的所述并行信号，经编码后发送到所述第一总线器件、第二总线器件或者总线监视模块；或者，接收所述第一总线器件、第二总线器件或者总线监视模块发送的并行信号，经译码后发送到所述主备倒换控制模块；第一总线器件和第二总线器件，读取所述总线上的对板信息，所述对板信息为串行信号，将所述串行信号转换为并行信号，发送到所述编码译码模块；或者，接收所述编码译码模块发送的并行信号，将所述并行信号转换为串行信号，作为本板信息发送到所述总线；总线监视模块，分别和编码译码模块、第一总线器件和第二总线器件相连接，分别监视所述总线、第一总线器件、第二总线器件是否空闲、是否应答或者是否超时，同时，向所述编码译码模块、第一总线器件或者第二总线器件提供空闲信号、应答信号或者超时信号。
优选的，所述并行信号包括主备竞争信号、主备复位信号、主备倒换信号、主备上电信号、主备告警信号、主备运行信号或者主备看门狗信号。
优选的，所述第一总线器件和第二总线器件中，一个为主器件，另一个为从器件。
优选的，所述本板通过第一总线器件和第二总线器件的双向数据线和时钟线与对板相连接。
本发明所解决的另一个技术问题是提供一种通讯设备单板主备倒换实现方法，完全可以避免众多并行信号易受干扰或硬件故障而造成单板主备状态失控或锁定，提高了系统的稳定性和可靠性。
技术方案如下通讯设备单板主备倒换实现方法步骤如下(1)单板初始化后被预置为备用状态，通过主器件写操作向对板汇报本板信息；(2)当对板存在且有响应时，本板主器件读取对板信息，在主器件内完成总线的读操作或者写操作、信号的串并转换，以及与编码译码控制模块的接口；(3)根据译码后的对板信息和主器件、从器件的状态信息，本板与对板进行信息交互。
进一步，步骤(2)中，当对板没有响应时，执行以下步骤A、进行从器件监视；
B、当本板从器件正常工作时，上报主器件故障，同时，连接本板从器件与对板的主器件；C、本板维持备用状态，置位故障标志，并上报；当本板从器件没有响应时，本板从上电预置的备用状态变为主用状态。
进一步，步骤(3)具体为(31)主器件读取的对板信息被送到编码译码控制模块，进行译码后提供给主备倒换控制模块；(32)在主备倒换控制模块中，根据译码后的对板信息，形成主备竞争、主备倒换或者主备控制信号；(33)在总线监视模块中，分别监视主器件、从器件的双向数据线和时钟线是否空闲、是否应答或者是否超时；(34)根据主备倒换控制模块和总线监视模块的结果，通过主器件、从器件读操作或者写操作完成本板与对板的信息交互。
采用本发明的装置和实现方法，完全可以避免众多并行信号易受干扰或硬件故障而造成单板主备状态失控或锁定，提高了系统的稳定性、可靠性。同时，本发明技术方案实现起来方便灵活，硬件成本低。
图1是现有技术中的单板主备倒换实现框图；图2是通讯设备单板主备倒换装置的结构框图；图3是通讯设备单板主备倒换装置单板连接关系图；图4是通讯设备单板主备倒换实现方法工作流程图。
具体实施例方式
本发明技术方案是将传统单板主备倒换使用的“并行”信号互连改为I2C总线串行信号互相通讯，单板的主备倒换控制模块实时检测I2C总线数据。当单板主备倒换装置通过从器件从I2C总线接收到对板的主器件发送到总线中的倒换命令或状态查询，结合当前本板CPU通用控制信号、有门狗信号、手动按键复位信号、手动按键倒换信号等信号，进行本板主备倒换逻辑运算，决定本板未来主备状态，或者向对板汇报本板状态。当接收到主备倒换命令要求本板从备用升级，即进行本板升主用操作；当接收到状态查询，则从本板主器件的I2C总线发送汇报消息给对板。如此，在两块单板间建立两条I2C总线，两块单板上对应部分控制电路分别作为I2C总线主器件与从器件，各负责一个方向的I2C总线主动操作，实现单板主备倒换。
下面参照附图，对本发明的优选实施例作详细描述。
如图2所示，本发明的通讯设备单板主备倒换装置105选用复杂可编程逻辑器件(Complex Programable Logic Device，CPLD)或者现场可编程门阵列(Field Programable Gate Array，FPGA)实现，图中仅示意了一块单板100的可编程逻辑器件部分，实际上该通讯设备单板主备倒换装置105总是应用于两块结构、元器件、后背板和逻辑电路完全相同的电路板之间。
本发明的通讯设备单板主备倒换装置105主要包括主备倒换控制模块102和总线接口单元101。主备倒换控制模块102是单板100的主备倒换的控制装置，它具体完成单板100的主备竞争、主备互锁、状态控制等功能。总线接口单元101和I2C总线相连接，总线接口单元101将从I2C总线上接收到串行信号转换为并行信号，发送到主备倒换控制模块102，或者，总线接口单元101将从主备倒换控制模块102接收到的并行信号转换为串行信号发送到I2C总线。其中，总线接口单元101包括编码译码模块106、总线监视模块107、第一总线器件和第二总线器件，第一总线器件和第二总线器件中，一个为主器件，另一个为从器件。本实施例中，第一总线器件为主器件MASTER 103，第二总线器件为从器件SLAVE 104。
主备倒换控制模块102用于完成主备竞争、主备倒换、主备控制功能，接收的输入信号分别为本板CPU控制信号(CPU GPIO)、看门狗信号(WATCH DOG RST)、手动按键复位信号(M RESET)、手动按键倒换信号(MEXCH)。当然，这四个信号并非所有的输入信号，一般情况下还包括单板时钟等其它输入信号，以及CPU的存储器、寄存器读写接口信号。
总线接口单元101与主备倒换控制模块102之间的信号为功能模块接口信号，该功能模块接口信号为并行信号，输入输出方向如图所示，该七对信号分别为主备竞争信号(I_MS-VIE和O_MS-VIE)、主备复位信号(I_MS-RST和O_MS-RST)、主备倒换信号(I_MS-REQ和O_MS-REQ)、主备上电信号(I_MS-PWRON和O_MS-PWRON)、主备告警信号(I_MS-ALM和O_MS-ALM)、主备运行信号(I_MS-RUN和O_MS-RUN)、主备看门狗信号(I_MS-WDO和O_MS-WDO)。
由于总线接口单元101与主备倒换控制模块102之间的接口信号为七对并行信号，不能充分表示主备单板间的命令、消息与状态，实际上就是说I2C总线上主器件MASTER 103、从器件SLAVE 104以及总线监视模块107需要处理的总的并行信号远大于七对，所以需要编码译码模块106进行中介，做7-N的编码和译码工作，以连接主备倒换控制模块102和主器件MASTER103、从器件SLAVE 104以及总线监视模块107。
编码译码模块106接收主备倒换控制模块102发送的并行信号，经编码后发送到主器件MASTER 103、从器件SLAVE 104或者总线监视模块107。或者，编码译码模块106接收主器件MASTER 103、从器件SLAVE 104或者总线监视模块107发送的并行信号，经译码后发送到主备倒换控制模块102。
总线监视模块107分别和编码译码模块106、主器件MASTER 103、从器件SLAVE 104相连接，完成I2C总线监视任务，分别监视主器件MASTER103、从器件SLAVE 104、I2C总线是否空闲、是否应答、是否超时，同时提供空闲、应答、超时三个信号给编码译码模块106、主器件MASTER 103、从器件SLAVE 104。
主器件MASTER 103进行命令解析，实际上取决于自定义的I2C握手通讯协议，读取I2C总线上的对板信息(包括主备单板间的命令、消息与状态)，对板信息为串行信号，将串行信号转换为并行信号，发送到编码译码模块106；或者，主器件MASTER 103将来自编码译码模块106的并行信号转换为串行信号，作为本板信息发送到I2C总线。
从器件SLAVE 104作为备用器件，功能和主器件MASTER 103相同。
主器件MASTER 103和从器件SLAVE 104发送的四个信号为I2C总线接口信号，分两条线路，一条主器件MASTER 103使用，标为SDA_1与SCL_1，另一条从器件SLAVE 104使用，标为SDA_2与SCL_2。
如图3所示，是单板之间主备倒换连接关系，包括单板A、单板B和背板。单板A的主器件通过背板和单板B的从器件相连接，具体来说是单板A的双向数据线SDA_1和时钟线SCL_1通过背板和单板B的从器件的双向数据线SDA_4与时钟线SCL_4相连接。单板A的从器件通过背板和单板B的主器件相连接，具体来说，单板A的从器件的双向数据线SDA_2和时钟线SCL_2通过背板和单板B的主器件的双向数据线SDA_3和时钟线SCL_3相连接。
采用本发明后，通讯设备中互为主备热备份的两块单板之间占用更少的接插件针位，成本降低，同时可靠性得到提升。
如图4所示，通讯设备单板主备倒换实现方法在CPLD/FPGA内部实现，具体步骤如下1、单板100初始化后被预置为备用状态，通过主器件MASTER 103的写操作向对板汇报本板信息。
步骤S401单板100上电。
单板100插入通讯设备机箱或背板后，电源部分开始正常工作。
步骤S402单板100初始化。
单板100的CPU系统启动，加载外部器件的驱动程序。
步骤S403预置备用状态，主器件MASTER 103写操作。
单板100初始化后被预置为备用状态，通过I2C总线主器件MASTER103写操作，向对板汇报本板上电事件、本板备用状态等消息。在主器件MASTER103内，完成I2C总线读/写、串/并转换、与编码译码模块106进行接口。
步骤S404判断I2C总线上的对板有无“应答”。
在I2C总线传输过程中，每一个字节的第9个SCL脉冲对应着应答位，若主器件MASTER 103的双向数据线SDA_1上有“应答”，表示对板存在且有响应，执行步骤S405；如果没有“应答”，执行步骤S410。
2、当对板存在且有响应时，本板主器件读取对板信息。
步骤S405主器件MASTER 103读对板状态。
至此，本板得知对板存在且I2C总线通讯正常，本板的主器件MASTER103继续读取对板主备状态等信息，在主器件MASTER103内，完成I2C总线读/写、串/并转换，然后与编码译码模块106进行接口。
3、根据译码后的对板信息和主器件MASTER 103、从器件SLAVE 104的状态信息，本板与对板进行信息交互。
步骤S406编码译码模块106进行编码或者译码。
主器件MASTER103读取的对板主备状态等信息被送到编码译码模块106进行译码，然后提供给主备倒换控制模块102。
步骤S407控制主备倒换。
在主备倒换控制模块102中，根据译码后的对板信息，完成主备竞争、主备倒换、主备控制等功能，形成主备竞争、主备倒换或者主备控制信号。
步骤S408总线监视模块107进行总线监视。
总线监视模块107完成监视任务，分别监视主器件MASTER103、从器件SLAVE 104和I2C总线是否空闲、是否应答、是否超时。
步骤S409根据主备倒换控制模块102和总线监视模块107的结果，通过主器件MASTER103、从器件SLAVE 104读操作或者写操作完成本板与对板的信息交互。
步骤S410当对板没有响应时，进行从器件监视。
如果本板上电后，预置备用状态主器件MASTER103进行写操作后没有“应答”，则进行从器件SLAVE 104监视，根据从器件SLAVE 104的I2C总线是否正常，判断下一步的步骤。
步骤S411监视从器件SLAVE 104的I2C总线是否活动，是否是完整的读、写操作。
当对板的主器件的I2C总线正常工作，而本板主器件MASTER103故障时，执行步骤S413；当本板从器件SLAVE 104无响应时，执行步骤S412。
步骤S412对板不在线，本板主用。
执行本步骤，说明本板从器件SLAVE 104的I2C总线也是无响应的，由此得出结论，对板不在线，从而本板从上电预置的备用变为主用，然后执行步骤S406，继续主流程，并监视对板的插入。
步骤S413主器件MASTER103出现故障，上报故障。
执行本步骤，说明本板从器件SLAVE 104是正常工作的，同时本板从器件SLAVE 104的I2C总线与对板的主器件I2C总线互连，即对板的主器件正常工作，而本板主器件MASTER103出现故障。
步骤S414本板故障，维持备用。
本板主器件MASTER103故障，不能主动操作I2C总线，因此本板维持备用状态，置位故障标志，并上报CPU以及高层软件，通知维护。
步骤S415触发主备倒换命令。
主备倒换命令包括软件倒换控制命令、按键倒换、按键复位等CPLD/FPGA外部触发命令，主备倒换命令发出后导致主备倒换控制模块102动作，并通知对板。
如果本板发生按键倒换、软件控制倒换、查询对板状态等命令，则视为向主器件发起写操作；相应地，在从器件可以收到对板的类似命令；由于I2C总线的数据线是双向的，同样可以从主器件收到对板的应答消息，也可以向从器件发送本板的应答消息。本发明中，主器件与从器件既可同时工作，又可互为补充，如果其中一个发生故障，可以方便有效地检测出来，这一点具有比并行信号无可比拟的优势。
通过本发明方法，在I2C总线上可以发送本板主备倒换命令、实时查询对板状态，同时实时监测I2C总线的状态，避免I2C总线锁定，从而解决传统的主备倒换机制固有缺陷，提高设备可靠性。
权利要求
1.一种通讯设备单板主备倒换装置，包括主备倒换控制模块和总线，所述主备倒换控制模块接收输入信号，完成单板主备倒换的控制，其特征在于，还包括总线接口单元，所述总线接口单元包括编码译码模块，接收所述主备倒换控制模块发送的所述并行信号，经编码后发送到所述第一总线器件、第二总线器件或者总线监视模块；或者，接收所述第一总线器件、第二总线器件或者总线监视模块发送的并行信号，经译码后发送到所述主备倒换控制模块；第一总线器件和第二总线器件，读取所述总线上的对板信息，所述对板信息为串行信号，将所述串行信号转换为并行信号，发送到所述编码译码模块；或者，接收所述编码译码模块发送的并行信号，将所述并行信号转换为串行信号，作为本板信息发送到所述总线；总线监视模块，分别和编码译码模块、第一总线器件和第二总线器件相连接，分别监视所述总线、第一总线器件、第二总线器件是否空闲、是否应答或者是否超时，同时，向所述编码译码模块、第一总线器件或者第二总线器件提供空闲信号、应答信号或者超时信号。
2.根据权利要求1所述的通讯设备单板主备倒换装置，其特征在于，所述并行信号包括主备竞争信号、主备复位信号、主备倒换信号、主备上电信号、主备告警信号、主备运行信号或者主备看门狗信号。
3.根据权利要求1所述的通讯设备单板主备倒换装置，其特征在于，所述第一总线器件和第二总线器件中，一个为主器件，另一个为从器件。
4.根据权利要求1所述的通讯设备单板主备倒换装置，其特征在于，所述本板通过第一总线器件和第二总线器件的双向数据线和时钟线与对板相连接。
5.一种通讯设备单板主备倒换实现方法，步骤如下(1)单板初始化后被预置为备用状态，通过主器件写操作向对板汇报本板信息；(2)当对板存在且有响应时，本板主器件读取对板信息，在主器件内完成总线的读操作或者写操作、信号的串并转换，以及与编码译码控制模块的接口；(3)根据译码后的对板信息和主器件、从器件的状态信息，本板与对板进行信息交互。
6.根据权利要求5所述的通讯设备单板主备倒换实现方法，其特征在于，步骤(2)中，当对板没有响应时，执行以下步骤A、进行从器件监视；B、当本板从器件正常工作时，上报主器件故障，同时，连接本板从器件与对板的主器件；C、本板维持备用状态，置位故障标志，并上报；当本板从器件没有响应时，本板从上电预置的备用状态变为主用状态。
7.根据权利要求5所述的通讯设备单板主备倒换实现方法，其特征在于，步骤(3)具体为(31)主器件读取的对板信息被送到编码译码控制模块，进行译码后提供给主备倒换控制模块；(32)在主备倒换控制模块中，根据译码后的对板信息，形成主备竞争、主备倒换或者主备控制信号；(33)在总线监视模块中，分别监视主器件、从器件的双向数据线和时钟线是否空闲、是否应答或者是否超时；(34)根据主备倒换控制模块和总线监视模块的结果，通过主器件、从器件读操作或者写操作完成本板与对板的信息交互。
全文摘要
本发明公开了一种通讯设备单板主备倒换实现方法，步骤如下单板初始化后被预置为备用状态，通过主器件写操作向对板汇报本板信息；当对板存在且有响应时，本板主器件读取对板信息，在主器件内完成总线的读操作或者写操作、信号的串并转换，以及与编码译码控制模块的接口；根据译码后的对板信息和主器件、从器件的状态信息，本板与对板进行信息交互。本发明还公开了一种通讯设备单板主备倒换装置。采用本发明的装置和实现方法，完全可以避免众多并行信号易受干扰或硬件故障而造成单板主备状态失控或锁定，提高了系统的稳定性、可靠性。同时，本发明技术方案实现起来方便灵活，硬件成本低。
文档编号H04L1/22GK1972143SQ20061016722
公开日2007年5月30日 申请日期2006年12月13日 优先权日2006年12月13日
发明者朱宝旺, 王洪斌 申请人:中兴通讯股份有限公司