脉冲产生电路以及uwb通信装置的制作方法

专利名称：脉冲产生电路以及uwb通信装置的制作方法
技术领域：
本发明涉及产生适于UWB (Ultra Wide Band)通信的脉冲的脉冲产 生电路以及UWB通信装置。
背景技术：
UWB通信是利用非常宽的频带进行高速大容量的数据通信的通信 方式。在利用宽带信号的通信方式中，有现有的频谱扩散方法以及正交 频分复用(OFDM)。但是，UWB是利用了非常短时间的脉冲的超宽带 的通信方式，也称为冲激无线电(IR)方式的通信。在IR方式中，仅用 现有的不依靠调制的时间轴操作即可进行调制解调，能期待电路的简化 和低功耗化(参照专利文献l、 2、 3)。
这里，参照附图简单说明IR方式中使用的脉冲波形。
图17 (a)所示的脉冲宽度Po、周期Tp的脉冲串如众所周知的那样， 该脉冲串的频谱如图17 (b)所示，包络是BW=1/PD的频率且具有初始 零点的sinc函数。
在该图17 (b)所示的脉冲的情况下，因为频谱从直流扩展到BW 而难以使用，图17 (d)所示的频谱的中心频率fo高的地方的脉冲是优 选的。该脉冲波形是，在图17 (a)的脉冲中切掉频率f o-l/ (2PW)的 矩形波、将频谱向高处移动后的波形。但是，该波形包含图17 (c)中点 划线1301所示的直流(DC)成分，没有准确地保持图17 (d)所示的理 想频谱。
具有这种理想频谱的波形如图17 (e)所示。该波形是用载波频率 fo的正弦波乘以图17 (a)的脉冲后的波形。此外，图17 (f)是用载波 频率fo的矩形波乘以图17 (a)的脉沖后的波形，容易用数字电路产生。 即使是数字电路，因为脉冲宽度窄，所以也不会生成这种角状的波形，能够得到图17 (e)那样的波形。UWB通信中理想的脉冲波形除此之外 还有很多设计，和这里所示的波形不同，但由于产生方法简单，所以被 大量使用。
(现有例1)
图12是产生图17 (c)所示脉冲的现有的电路例(参考非专利文献 1)。 2个倒相器1001、 1002以及"或非"电路(NOR) 1003在NOR电路 1003的另一个输入Ci成为假(L:低电平)时，构成三级的环形振荡电路。 即，如图13所示的时间图那样，Ci振荡L期间，NOR电路1003的输出 NR和倒相器1001、 1002的输出N1、 N2分别延迟时间td传递变化。
这里，为了简单，假设NOR电路1003以及倒相器1001、 1002的上 升时间、下降时间完全相等。因此，由该电路产生的脉冲宽度(图17 (c) 中的Pw)变为3&。 SP，构成电路的元件的延迟时间的3倍成为可产生的 最短脉沖宽度，这成为该电路可产生的最窄的脉冲的上限。 (现有例2)
作为产生比上述电路更窄的脉冲的电路，考虑如下的电路。此外， 上述现有电路可产生的脉冲包含DC成分。作为产生脉冲不包含DC成分 的图17 (e)、 (f)所示的脉冲的产生电路，有图14所示的电路。为了说 明该电路的动作，在图15中示出时间图。
在图14中，延迟电路(倒相器)1100 1109级联连接构成十级倒相 器。倒相器各级内部的结构在后面参照图16进行说明。
被输入到端子1133的脉冲DO如图15的(b) (1)所示，一边每 一级延迟时间td且进行逻辑反转， 一边在延迟电路内传递并由各级输出。 即，如果设对输入端子1133施加的信号为正逻辑，则当i为奇数时对第 i级输出XDi，当i为偶数时对第i级输出Di。 X表示信号的"非"逻辑， 是放在信号名前面的符号。
N沟道MOS晶体管1113以及1112分别在延迟电路的第1级的输出 XD1和第2级的输出D2高时导通，将脉冲输出端子1130 (图中表示为 Pulse Out)与第1电位电平1129 (VI)连接。其次，P沟道MOS晶体管 1111以及1110分别在延迟电路的第2级的输出D2和第3级的输出XD3低时(即，D2的"非"逻辑和D3双方都高(逻辑积为真))时导通，将脉 冲输出端子1130与第2电位电平1126 (V2)连接。
同样，N沟道MOS晶体管1116、 1117、 1120、 1121、 1124以及1125 分别在延迟电路的第i-l级的输出XDi-l和第i级的输出Di高时、即XDi-l 和Di的逻辑积为真时导通，将脉冲输出端子1130与第1电位电平VI连 接。这里，i是偶数。其次，P沟道MOS晶体管1114、 1115、 1118、 1119、 1122以及1123分别在延迟电路的第i级的输出Di和第i+l级的输出 XDi+l低时、即Di的"非"XDi和XDi+l的"非"逻辑即Di+1的逻辑积为 真时导通，将脉冲输出端子1130与第2电位电平V2连接。
根据以上的动作得到图15的(m)所示的脉冲波形，能够生成图17 (e)或(f)所示的脉冲波形。
这里，第1以及第2电位电平可分别使用构成电路的集成电路的负 侧以及正侧的电源电位VSS、 VDD，也可以设定为其他任意的电位。
P沟道MOS晶体管1127以及N沟道MOS晶体管1128是MOS电 阻，分割第l、第2电位V1、 V2，在MOS晶体管1110 1125的开关电 路不与上述第1、第2电位VI、 V2的任意一个连接时，设定输出端子 1130的电位(V0)。通常，如下进行设计保持N、 P沟道晶体管的常数 的对称性，该电位成为V1、 V2的中间的值。此外，晶体管1131、 1132 的作用是在图15所示的时间t9即产生脉冲的后沿将电位拉回到V0。依 靠晶体管1127以及1128也可拉回到电位V0，但是这些晶体管因为导通 电阻高，所以到达VO需花费时间，不能产生正确的脉冲。晶体管1131 以及1132对被充电到输出端子1130的负载电容中的电荷进行放电，使 脉冲输出端子1130的电位成为电位VI。因此，如下进行设计调节晶 体管1131以及1132的导通电阻，或将延迟电路1109的延迟量调节得较 短，在时间t9,电位正好变为VO。
图16是表示构成延迟电路的倒相器1100 1109的内部的图。P沟道 MOS晶体管1202和N沟道MOS晶体管1203构成倒相器电路，被输入 到端子1208的信号随着延迟时间td从端子1210反转、输出，成为下一 级的延迟电路输入1210。同时，为了不让上述晶体管1202、 1203产生的延迟电路的延迟量变大，通过小的缓冲电路1205而取出，而且，通过缓 冲电路1206取出输出1211，驱动图14的开关晶体管1110 1125以及 1131、 1132。在图14中省略了缓冲电路1205、 1206。
N沟道MOS晶体管1204被串联插入到构成上述倒相器的晶体管 1203的源极而连接于负侧电源，另外，P沟道晶体管1201被串联插入到 构成倒相器的晶体管1202的源极而连接于正侧电源VDD1217。
通过控制这些晶体管1201以及1204的栅极源极间电压Vbp、 Vbn， 可控制流入倒相器的电源电流。通常，Vbp以及Vbn为了保持延迟电路 输出的上升、下降的对称性而被控制成其绝对值相等。通过该控制，可 控制倒相器的工作速度，能控制td。为了产生具有目标频谱的脉冲，可以 控制端子1207以及1209的电压以使Pw=td。 (现有例3)
在UWB通信中，这样产生的脉冲不仅在发送机中、还在接收机中 被用作计算与接收信号的相关性的模板脉冲。在接收机中，多进行差动 型的信号处理，也多需要图17 (g)所示的相位反转的2个信号。差动的 脉冲信号在发送机中也是在驱动平衡型天线时有效。在接收电路中，进 而也多需要同相和正交的相位相差90度的所谓IQ信号。
在非专利文献2中提出了用于产生平衡型脉冲的电路。该电路是级 联连接几级差动式延迟电路、通过逻辑电路作出相当于一级延迟电路的 延迟量的脉冲宽度的脉冲串的电路。在该文献中，可在输入到延迟电路 的信号的上升以及下降两方进行脉冲起动，由此暗示出低功耗化的可能 性、以及由于每隔一级使用延迟电路而产生IQ信号的可能性。
专利文献1美国专利第6421389号说明书
专利文献2美国专利第2003/0108133Al号说明书
专利文献3美国专利第2001/0033576号说明书
非专利文献1 A CMOS IMPULSE RADIO ULTRA-WIDEBAND TRANCEIVER FOR IMb/s DATA COMMUNICATION AND 士2.5cm RANGE FINDINGS (T. Terada et. al， 2005 Symposium on VLSI Circuits Digest of Technical Papers, pp. 30-33 )非专禾ll文献 2 A Low-Power Template Generator for Coherent Impulse-Radio Ultra ^Vide-Band Receivers (Jose Luis et. al， Proceedings 正EE ICUWB， 2006 pp97-102)
上述现有的脉冲产生电路虽然电路结构简单，却能正确地产生UWB 通信所需的超高频超宽带的脉冲。能产生构成电路的元件性能极限程度 的窄脉冲。
但是，如众所周知的那样，如用图17说明的那样，由现有的上述电 路产生的脉冲的频谱特性是sine函数，旁瓣非常宽，作为通信用，为了 使用由该电路产生的脉冲，需要进行某些频带限制。目前已经通过用滤 波器进行该频带限制来使用。
但是，该滤波器需要是接近元件性能极限的超宽带超高频且裙 (skirt)特性良好的带通滤波器，其结构不容易。

发明内容
因此，本发明的目的在于，解决上述的现有电路的问题，用与现有 电路同样简单的电路且低功耗地受到频带限制的正确的短脉冲的产生电 路，不使用滤波器即获得目标脉冲。
为了解决上述问题，在本申请中提出下列技术。
应用例1
一种脉冲产生电路，其响应起动信号在输出端子输出预定形状的脉 冲，其特征在于，该脉冲产生电路包括
由该起动信号产生和该起动信号相伴预定量的时间差的多个信号 {Di|i是预定范围的整数}的电路；
提供预定电量的电能的多个电源(Ej[j是整数h以及
开关电路，其根据上述信号(Di)的至少一部分信号的逻辑函数值， 按照预定顺序在上述输出端子顺序切换连接上述电源{均}。
根据应用例1的脉冲产生电路，通过上述开关电路对上述多个电源 的输出依次进行切换，由此产生脉冲。这里，(Dili是预定范围的整数)、 {Ej|j是整数}是集合论中使用的表示集合的符号。在{* I **}的记法中"l"的前半部表示集合的元素，后半部是其说明。后半部可省略。具有 多个电源(Ej》，根据(Di)的逻辑，切换与输出连接的Ei。因此，通过设 定该多个电源{司}的输出值，能变更输出脉冲的频谱。可根据该电源{曰} 的设定值进行设定，以使频谱的旁瓣变小。由此，能产生用简单的电路 结构受到频带限制的脉冲。根据本发明的上述结构，不需要限制脉冲频 带的特殊的滤波器即可进行其频带限制，在构成UWB通信装置方面实用 性极高。
应用例2
根据应用例1所述的脉冲产生电路，其特征在于，上述产生相伴预
定量的时间差的多个信号(Di)的电路，通过级联连接具有预定量的延迟
量的延迟电路而构成。
根据应用例2的脉冲产生电路，产生控制开关电路的信号(Di)的上 述信号通过从属连接的延迟电路构成。由此，在半导体集成电路方面， 也能提供可容易构成的电路。
应用例3
根据应用例l、 2所述的脉冲产生电路，其特征在于，上述多个电源 {曰}是将要输出的脉冲的包络线的采样值作为输出电压的电压源。
根据应用例3的脉冲产生电路，可利用上述电源{均}决定输出脉冲 的包络线，脉冲的包络线与其频谱密切相关。可利用各电源(Ej)的设定值 控制输出脉冲的包络线，可抑制频谱的扩展、即可进行频带限制。根据 本发明的上述结构，不需要限制脉冲频带的特殊的滤波器即可进行其频 带限制，在构成UWB通信装置方面，实用性极高。
应用例4
一种脉冲产生电路，其响应起动信号在输出端子输出预定形状的脉
冲，其特征在于，该脉冲产生电路包括
由该起动信号产生和该起动信号相伴预定量的时间差的多个信号 {Di|i是预定范围的整数}的电路；
脉冲宽度信号产生电路，其产生与要由上述起动信号产生的脉冲的 持续时间相当的脉冲宽度的信号；滤波器单元，其限制上述脉冲宽度信号产生电路的输出信号的频带;
以及
开关电路，其根据上述信号(Di)的至少一部分信号的逻辑函数值， 交替地将上述输出端子切换连接于上述滤波器单元的输出和预定的电 源。
根据应用例4的脉冲产生电路，该脉冲产生电路得到相当于脉冲持 续时间的脉冲宽度的信号，对该信号进行频带限制，按照将(Di)作为逻 辑变量的逻辑函数，在该信号和预定的电源电位之间进行切换。在这种 结构的情况下，作为频带限制的滤波器可使用低通滤波器。而且，其频 率是比输出脉冲的中心频率低得多的脉冲持续时间的倒数的一半左右。 不需要使用像现有的频带限制那样以输出脉冲的中心频率为中心的高动 作频带的带通滤波器，结构容易，而且可得到稳定的正确的脉冲。
应用例5
一种脉冲产生电路，其响应起动信号在输出端子输出预定形状的脉 冲，其特征在于，该脉冲产生电路包括
由该起动信号产生和该起动信号相伴预定量的时间差的多个信号 {Di|i是预定范围的整数}的电路；
脉冲宽度信号产生电路，其产生与要由上述起动信号产生的脉冲的 持续时间相当的脉冲宽度互补的2个信号；
2个滤波器单元，其限制上述脉冲宽度信号产生电路的各个输出信号 的频带；以及
开关电路，其根据上述信号(Di》的至少一部分信号的逻辑函数值， 交替地将上述输出端子切换连接于上述2个滤波器单元的输出。
根据应用例5的脉冲产生电路，该脉冲产生电路获得相当于脉冲持 续时间的脉冲宽度的互补的2个信号，对这些信号进行频带限制，按照 将(DiM乍为逻辑变量的逻辑函数，在该2个信号之间进行切换。在这种 结构的情况下，作为频带限制的滤波器可使用低通滤波器。而且，其频 率是比输出脉冲的中心频率低得多的脉冲持续时间的倒数的一半左右。 不需要使用像现有的频带限制那样以输出脉冲的中心频率为中心的高动作频带的带通滤波器，结构容易，而且可得到稳定的正确的脉冲。 应用例6
根据应用例4、 5所述的脉冲产生电路，其特征在于，上述产生相伴
预定量的时间差的多个信号(Di)的电路，通过级联连接具有预定量的延
迟量的延迟电路而构成。
根据应用例6的脉冲产生电路，(Di)可用集成电路的结构容易的延 迟电路串构成。因此，容易集成电路化，设备的小型化和高可靠性、低 价格化变为可能。
应用例7
根据应用例4、 5所述的脉冲产生电路，其特征在于，上述产生相伴 预定量的时间差的多个信号(Di)的电路，用至少一部分包含具有预定量 的延迟量的延迟电路的环形振荡电路构成。
根据应用例7的脉冲产生电路，(Di)可用集成电路的结构容易的环 形振荡电路构成。因此，容易集成电路化，设备的小型化和高可靠性、 低价格化变为可能。
应用例8
一种UWB通信装置，其构成为包含应用例1 7的任意一项记载的 脉冲产生电路。
在应用例8的UWB的通信装置中，由于能够通过应用例1 7的脉 冲产生电路简单地产生UWB特有的极窄且正确的脉冲，因此，通过将它 们用作调制电路或解调电路的模板产生电路，能够廉价地构成可釆用这 些稳定的电路方式的、稳定且高可靠性、高灵敏度的装置。特别是在本 发明的脉冲产生电路中，能够在元件的性能极限程度内产生高频的正确 的脉冲，其实用性高。
本发明的实施方式的脉冲产生电路可通过CMOS集成电路等构成， 而且即使是元件的动作转移时间程度的窄脉冲也能用简单的电路产生正 确的脉冲波形的脉冲。而且，因为能用CMOS集成电路的逻辑电路构成， 因而可达到动作功率不增大地、简单地、且以CMOS电路的最高速度进 行工作，能够容易地产生UWB通信中可使用的高频宽带的脉冲。


图1是表示本发明的脉冲产生电路的实施例的图。 图2是表示本发明的其他脉冲产生电路的实施例的图。 图3是表示本发明的其他脉冲产生电路的动作的时间图。 图4是表示本发明的其他脉冲产生电路的实施例的图。
图5是表示本发明的其他脉冲产生电路的动作的时间图。
图6是表示本发明的其他脉冲产生电路的实施例的图。
图7是说明本发明中使用的倒相器延迟电路的图。
图8是表示本发明的其他脉冲产生电路的动作的时间图。
图9是表示本发明的UWB通信装置的实施例的图(之一)。
图IO是表示本发明的UWB通信装置的实施例的图(之二)。
图11是表示本发明的UWB通信装置的实施例的图(之三)。
图12是现有的脉冲产生电路的图。
图13是现有的脉冲产生电路的动作时间图。
图14是现有的其他脉冲产生电路的图。
图15是现有的其他脉冲产生电路的动作时间图。
图16是说明倒相器延迟电路的图。
图17是说明本发明中要产生的脉冲的图。
图18是说明本发明中要产生的脉冲的波形和频谱的图(之一)。
图19是说明本发明中要产生的脉冲的波形和频谱的图(之二)。
图20是说明本发明中要产生的脉冲的波形和频谱的图(之三)。
图21是说明本发明中要产生的脉冲的波形和频谱的图(之四)。
图22是说明本发明中要产生的脉冲的波形和频谱的图(之五)。
图23是说明本发明中要产生的脉冲的波形和频谱的图(之六)。
符号说明
101， 101， 102， 103， 104， 105， 106， 107，雨，109， 707， 708...
倒相器延迟电路
110， 111， 112， 113， 114， 115， 116， 117， 118， 119， 120， 121，122， 123， 124， 125， 131, 132， 411, 412， 413， 414, 415， 416, 417， 419， 420,， 421, 422...晶体管
141， 142， 143， 144， 145， 146, 147， 148, 126， 129…电源端子
201， 402...逻辑电路
202， 203, 409, 424...低通滤波器
403， 404， 405...NOR延迟电路
605...差动输出的延迟电路串
150, 601， 602, 603， 604...开关阵列
701...十字连接倒相器
708， 709...倒相器延迟电路
901， 909， 921， 925， 929...脉冲产生电路
906...低噪音放大电路
卯7， 908...混频电路。
具体实施例方式
以下，参照

实施方式的脉沖产生电路。
首先，参照图17 图23说明在实施方式中最初要产生的脉冲。要 产生的脉冲是图17 (e)、 (f)所示的单端输出的脉冲、或图17 (g)所示 的相位相互相差180度的一对脉冲受到频带限制的脉冲。该受到频带限 制的脉冲的波形将在后面用图18 23做更详细的说明。图17 (g)是差 动输出的脉冲信号，其输出的电位差等于图17 (e)的波形。作为差动信 号，如果注意其输出电位差，则没有图中ts所示的脉冲期间的DC电平 是相同的值时，能取任意的值。
在本说明书中，作为一例，对产生使用最小线宽0.18p的CMOS(互 补金属氧化物半导体)工艺可容易实现的以下诸元的波形的情况进行说 明，但本发明不仅限于该情况。
脉冲间隔Tp-任意
载波频率f。=4GHz
载波脉冲宽度Pw=125psec脉沖宽度Pd-任意
包含于时间Po中的脉冲数(指状脉冲(finger)数)4 (Pd-指状脉 冲数xPw)
信号形态单端输出、差动输出、以及差动输出的IQ信号对
图18对图17(e)、 (g)所示的波形受到频带限制时的波形进行说明。 图18的波形1401是图17 (e)、 (g)的未受到频带限制的波形。作为例 子图示了上述所示的诸元的脉沖。为了进行频带限制，降低脉冲前后沿 的峰值，对脉冲包络线进行削圆。波形1402是将最初以及最后的脉冲的 指状脉冲的峰值降到原来的波形的一半的波形，另外，波形1403是将最 初的指状脉冲以及最后的指状脉冲降到原来的波形的峰值的1/3，将第2 个以及从后面数第2个指状脉冲降到原来的波形的峰值的2/3的波形。
图19 22是表示这些波形的频谱的图。图19表示未受到频带限制 的波形1401的频谱，图20、 21分别表示受到了频带限制的波形1402、 1403的频谱。该图是按照重复频率200MHz重复图18所示的单脉冲后的 图，因为没有进行调制，因而频谱成为每200MHz的线频谱。如果观察 这些波形的频谱扩展，则主瓣仅与未受到频带限制的波形1401比较，按 波形1402、 1403的顺序扩展。这是因为由于频带限制而削减了脉冲前后 沿的峰值，因而脉冲持续时间透过性地变短。如果观察频谱的旁瓣，则 可知由于频带限制而削减脉冲前后沿的峰值时其效果明显。在第一旁瓣 中至多是数dB左右的差别，而该数dB的差别在组成系统方面是重要的， 效果很大。
图19 21是没有执行调制时的频谱。图22所示的频谱是，作为例 子，对波形1403利用长度31的PN结执行BPM (Bi-Phase Modulation) 调制时的频谱。通过执行调制，线频谱变为带频谱，频谱的强度也降低。 实际上，在UWB通信中，通过强制规定决定了频谱的允许上限，通过线 频谱提高频谱强度，这种做法不是优选的，在实际使用中采用通过高频 振动产生带频谱的对策。图23表示如下的频谱分布为了了解通过这种 高频振动等对策形成带频谱时的频谱，作为例子，利用上述三种波形的 未调制的频谱、基于长度31的PN结的BPM而形成带频谱时的频谱分布。在该图中，线频谱用仅连接其峰值的包络线表示。在该图中，1404、
1405、 1406分别是波形1401、 1402、 1403的未调制时的频谱包络线，1407、 1408、 1809分别表示实施了调制后的带频谱。可知不管哪一个都可对脉 冲的包络线进行削圆，S卩，可通过减小脉冲前后沿的包络线变化率来减 小频谱的旁瓣。 实施例1
图l表示实施例l。图3揭示表示其动作的时间图。
倒相器延迟电路101 109的内部结构取与图16中说明的现有技术 中使用的倒相器延迟电路同样的结构。假设倒相器延迟电路的每一级的 延迟量被调整为Pw (本申请的例子中为125ps)。在延迟量取该值时，能 产生上述所示的目标脉冲即载波频率fo=4GHz (载波脉冲宽度Pw = 125ps)的脉冲。倒相器延迟电路101 109的各级输出，因为一边将起 动信号D0反转一边进行延迟，因而对第奇数个信号前置表示非逻辑的记 号X而表示成XD1， D2， XD3，'h, DIO。
艮P，被输入到端子133的脉冲起动信号D0如图3的XD1 D10所 示，按照每级各延迟时间td,且一边进行逻辑反转一边在延迟电路内传播， 从各级输出。即，如果设施加于输入端子133的信号为正逻辑、设i为偶 数，则对第i级以及第i+l级分别输出XDi-l以及Di。
点划线内是开关阵列150，如下进行动作。N沟道晶体管112以及 113分别在D2以及XD1为H (高电平)时导通，将脉冲输出端子130 连接于端子141。在端子141上连接电压值VN2的电源。即，在D2以及 XD1的逻辑积为真时，在脉冲输出端子上输出电压VN2。
P沟道晶体管111以及110分别在D2以及XD3为L (低电平)时导 通，将脉冲输出端子130连接于端子142。在端子142上连接电压值VP2 的电源。SP，在D2以及XD3的逻辑和为假时，在脉冲输出端子上输出 电压VP2。
同样，N沟道晶体管116以及117、 120以及121、 124以及125分 别在Di以及XDi-l为H (高电平)时导通，将脉冲输出端子130分别连 接于端子143、 145、 147。在端子143、 145、 147上连接电压值VNi的电源。即，在Di以及XDi-l的逻辑积为真时，在脉冲输出端子上输出电压
VNi。
P沟道晶体管115以及114、 119以及118、 123以及122分别在Di 以及XDi+l为L (低电平)时导通，将脉冲输出端子130分别连接于端 子144、 146、 148。在端子144、 146、 148上连接电压值VPi的电源。艮[l, 在Di以及XDi-l的逻辑和为假时，在脉冲输出端子上输出电压VPi。
P沟道MOS晶体管127以及N沟道MOS晶体管128是MOS电阻， 分割给与端子126以及129的电位，在开关晶体管110 125的开关电路 不连接于上述VNi， VPi的任何一个时，设定输出端子130的电位(Pulse Out)。另夕卜，在XD9以及D10的逻辑积为真时(即在产生的脉冲的后沿)， 为了将脉冲输出端子130的电位从VPs拉回到规定的值，需要P沟道晶 体管131以及132。
根据以上的动作，脉冲输出端子每隔td被切换为VNi、 V&。如果期 间Di以及XDi-l的逻辑积为真时用tw表示、Di以及XDi-l的逻辑和为 假时用ti表示，则如图3的Pulse Out所示，脉冲输出端子130在期间tw 连接于VNi，在期间ti连接于VPi。
因此，如果预先确定VNi、VPi是受到频带限制的脉冲波形的包络线， 则产生的脉冲变成自动地受到频带限制的脉冲。VNj、 VPi的确定方法是 任意的，因此，如图18所示，也可以是减小输出脉冲的前后沿的峰值以 外的设定，能自由地设定频谱特性。当给出目标频谱时，其逆傅里叶变 换变成时间轴上的波形，因而输出脉冲的包络线波形能由需要的频带特 性进行计算，如果根据该值确定VNi、 VPi，则能得到期望的频带特性。 另外，如果通过对高斯函数取样来确定VNi、 VPj，则可设脉冲的时间性 扩展和频率轴上的扩展即频带扩展的双方(两者的积)为理论上可能的 最小值。
根据上述的本实施例，用与现有的电路相同程度的简单电路即可产 生实施了需要的频带限制的脉冲。对于产生的脉冲，可产生即使是电路 元件的动作极限附近的高频高速也特性良好的精确的脉冲。
实施例2图2表示本发明的实施例2。与实施例1 一样，图3揭示表示其动 作的时间图。关于与实施例1中进行的说明相同的元件，在图2中也标 注与图l相同的编号，省略说明。
在本实施例中，实施例1中的连接VPi的端子142、 144、 146、 148 互相连接，被连接于频带限制滤波器202的输出信号V2。另外，第l实 施方式中的连接VNi的端子141、 143、 145、 147互相连接，被连接于频 带限制滤波器203的输出信号VI 。
在本实施例中，按照如下方式生成上述信号V1、 V2。 gp，生成与由 逻辑电路201生成的脉冲的脉冲宽度相当的平衡输出的脉冲信号E以及 脉冲信号XE。这些信号由倒相器延迟电路的输出，根据逻辑E二XD"D7 以及脉冲信号XE二XD1+D7而生成(参照图3的E、 XE，在该图中，E、 XE、 Pulse Out为了容易看图，揭示了在振幅方向放大后的图)。
这些脉冲信号E、 XE彼此逻辑相反，其脉冲宽度相当于生成的脉冲 的脉冲宽度。为了限制频带，该信号X、 XE分别通过低通滤波器202、 203而生成信号V2、 VI。在低通滤波器202、 203伴有延迟的情况下， 将倒相器延迟电路的抽头向前方移动，调整定时。在图3中，303、 304 是上述信号V2、 VI。开关晶体管110 125通过与实施例1相同的动作， 每隔时间td在上述信号V2、 Vl之间切换，在图3的PulseOut所示的脉 冲的前后沿中峰值降低，生成受到频带限制的脉沖。
根据现有技术，为了对生成脉冲实施频带限制，对输出的脉冲使用 带通滤波器。在本实施例中，不使用带通滤波器而使用设计容易的低通 滤波器。而且，作为其目标的频率，与现有技术中使用的带通滤波器的 通带相比低数级，该事实也使滤波器的设计、安装、制造更加容易。另 外，输出脉冲变成对通过该低通滤波器受到频带限制的信号VI、 V2乘 以频率1/td的载波，因此，频谱分布也以上述载波频率为中心而对称性良 好，能生成正确的脉冲。
实施例3
图4表示实施例3的电路图，图5表示说明其动作的时间图。 在该图中，NOR电路403、 404、 405是延迟电路。设各自的输出为Q2、 Q3。这些NOR电路403、 404、 405的各2个输入端子的一方， 是分别连接于NOR电路405、 403、 404的输出Q3、 Q3、 Q2的环状电路。 另外，设这些NOR电路403、 404、 405的另一输入端子408、 407、 406 分别为C,、 C2、 C3。开关晶体管4il 422的电路在(Q，+Q2) * (Q3 +Qi) * (Q2+Q3)为假时，将脉冲输出端子Pout410连接于低通滤波器 409的输出V1，另外，在Q^Q!+Q^Q3+Q,Q2为真时,将脉冲输出端 子Pout410连接于低通滤波器424的输出V2。
在该图中用虚线423包围的部分，即使像(Qi， Q2， Q3) ~> (Q2， Q3， Q!)、 (Q, C2， C3) — (C2, C3， d)那样进行切换，也与原来的 电路一致。在本申请中称这种电路为循环对称电路。另外，用真(H)、 假a)表示逻辑电路的输入输出值，如(Q!， Q2, Q3) = (H， L， L) 那样简记电路的逻辑值的状态。是(^-H， Q2-L， Q3-L的意思。
现在，如果(d， C2， C3) = (H， L， L)，则(QP Q2， Q3) = (L， H， L)， P沟道开关晶体管417以及P沟道开关晶体管418导通，脉冲输 出端子Pout410连接于信号VI (低通滤波器409的输出)。如果(图5
中时间to的状态)从该状态起(d， c2， c3) = a, L， L)(同t!),则
NOR电路403、 404、 405与三级倒相器的环形振荡电路等价，开始振荡。 环形振荡电路继续振荡期间根据上述说明的逻辑，开关晶体管411 422 进行动作，按照NOR电路403、 404、 405的每一级的延迟量td，在脉冲 输出端子Pout4i0，切换信号VI即低通滤波器409的输出以及信号V2 即低通滤波器424的输出，生成目标脉冲。
实际上，因为这些开关晶体管进行切换的时间非常短，所以在没有 充分对负载电容和寄生电容充电的情况下就迸行了切换。因此，未变成 图3中示意性示出的PulseOvit那样的带角的波形而输出图5那样的带圆 形的波形。图5描绘出更接近现实的波形。
接着，如果设(Cp C2, C3)的任意一个为H,则环形振荡电路停 止振荡，脉冲的输出停止，此时，开关晶体管413以及414、 417以及418、 421以及422的任意一个同时导通，脉冲输出端子Pout410的电位变为 VI即变为低通滤波器409的输出电位而停止(图5的时间t!5)。即在该电路中可产生具有任意长的持续时间的脉冲。
因此，需要适当选择静止状态的VI的值。在静止状态、即图5中在
时间to之前，设信号E、 XE的值为Vc，此时低通滤波器409、 424的输 出电位即V1、 V2变为Vc。如果设定输出脉冲时的信号E的电位电平为 比上述Vc还高的电平Vp、且XE为比Vc还低的电位Vn而设定成Vc =(Vp+Vn) /2,则得到的脉冲变为不含有DC成分的正确的脉冲。在 静止状态下，在本实施例中，根据P沟道的开关晶体管，输出的电位成 为VI (-Vc)，而由于P、 N沟道的不平衡在输出波形产生变形的情况下， 能适当调整、修正Vc、 Vp、 Vn。
逻辑电路402接收被输入到起动信号端子401的脉沖起动信号C。， 为了起动脉冲产生，设定(d， C2， C3)为(L， L, L)，使环形振荡电 路的振荡开始，使脉冲产生。在达到预定的脉冲长度的时刻再次在(d， C2， C3)输出信号，使环形振荡电路的振荡停止，停止脉冲产生。逻辑 电路402同时向低通滤波器409、 424输出相当于脉冲持续时间的时间宽 度的差动信号E、 XE。低通滤波器409、 424在输出伴有延迟的情况下， 为了补偿该延迟，提早该延迟时间量进行脉冲产生，这是不用再次说明 的。
(d， C2， C3)在(L, L， L)时是脉冲产生的动作时间，此外的 情况下，使脉冲产生的动作全部停止。因此，(Cp C2， C3)的控制想来 相当有自由度，但是并不是如此。当仅使用(Q， C2， C3)中的任意一 个端子控制电路时，脉冲指状脉冲数量如本实施例那样，在构成三级环 形振荡电路时，被限定为3的倍数。
现在，作为初始值，设逻辑电路402输出(d， C2， C3) = (H， L， L)。此时，(Q!， Q2, Q3) = (L、 H、 L)。在该状态下脉冲起动信号C。 被输入到端子401时，逻辑电路402产生(d， C2， C3) = (L， L， L)。
与此相伴，由NOR电路403、 404、 405构成的环形振荡电路开始振 荡，从端子Pout410开始脉冲的输出。为了得到期望的指状脉冲数量的脉 冲，逻辑电路402对(d， C2， C3)设定信号。即，如图5中例示的那 样，例如在产生指状脉冲数量为3n+l (n为整数)的脉冲的情况下，逻辑电路402监视Q!， Q2, Qs的状态，在Q3变为L时，输出(C,， C2， C3) = (L， L， H)，使脉冲的产生结束。
逻辑电路402保持该状态，等待下次脉冲起动信号C。被输入到端子 401。在刚才的初始状态下，在(d， C2， C3) = (H， L， L)时，等待 脉冲起动信号Co，但本次在(C!， C2， C3) = (L, L， H)的状态下等 待脉冲起动信号Q)。电路是循环对称电路，因而如果考虑分别将Q， C2, C3切换成C2， C3， Cp则以下的动作相同。
艮口，在该状态下，下次的Co被输入时，逻辑电路402产生(d， C2， C3) = (L， L， L)，开始脉冲的产生，如果在Q,变成L时输出(d， C2， C3) = (L， H， L)并使脉冲的产生结束，则能产生相同脉冲指状 脉冲数量的脉冲。
这样，如果利用电路的对称性则控制变得容易，另外，逻辑电路402 也考虑循环对称性而能够容易地设计。
根据本实施例，能够用简单的电路产生受到频带限制的任意长度的 UWB脉冲信号。
实施例4
实施例4表示根据本发明来构成产生对在图17 (g)中已说明的差 动输出的脉冲信号实施了频带限制的脉冲的电路的例子。图6是其电路 图，图8表示说明动作的时间图。
通过被输入到端子607的起动信号而进行脉冲的起动。转换电路606 是接收该起动信号而转换成二相信号的电路，差动的倒相器延迟电路605 被起动。
差动的倒相器延迟电路605的各级的延迟元件可釆用图7所示的电 路结构。图7是表示该延迟电路605的每一级的构成例的图，将图16所 示的倒相器延迟电路的延迟元件708、 709排成2列，用十字连接倒相器 701连接而成。关于每个电路，因为已经进行了说明，因而标注与图16 相同的编号，省略其动作的说明。
延迟元件708、 709各自的输入端子1208在第i个成为输入端子 Di702、 XDi703，用彼此反相的信号驱动。各输出1210成为XDi+l 704、Di+1 705，连接于下一级的延迟元件，并且用小的缓冲电路1205继续抽 取信号，通过大的缓冲电路1206提高驱动能力，成为分别驱动开关阵列 的信号的输出端子706、 707。在以下的说明中，伴随缓冲电路1205、 1206 的延迟而省略这些缓冲电路，驱动开关阵列的信号的信号名使用相同的 XDi + l以及Di+l。
根据转换电路606，用相位反转的信号DO、 XDO同时起动差动的倒 相器延迟电路605时，如图8所示的XD1， D2，'h， D10那样，随着td 的延迟， 一边进行相位反转一边得到10个延迟信号，并且，进一步得到 将这些信号反转后的IO个延迟信号DI， XD2，nn， XDIO。在图8中省 略信号D1， XD2，'h'， XDIO。
开关阵列601、 602、 603、 604的内部构造与图1的点划线包围的部
分即开关阵列150相同。S卩，由晶体管111 125的开关阵列和连接有各
自的预定电位VNi、 (i是偶数，作为例子，在本实施例中是2^i^8
的偶数)的电源端子141 148构成。设k为整数时，各个门端子Gka、
Gkb同时为H时，输出端子PO被连接于VN2k， Gkb、 Gkc双方都为L
时，输出端子PO被连接于VP2k。各个开关阵列如表1所示连接。表1
GlaGlbGleG2aG2bG2cG3aG3bG3cG4aG4bG4c
开关阵列 601D9D2XD3XD3D4XD5XD5D6XD7XD7D8XD9
开关阵列 602XD10XD3D4D4XD5D6D6XD7D8D8XD9D10
开关阵列 603XD9XD2D3D3XD4D5D5XD6D7D7XD8D9
开关阵列 604D10D3XD4XD4D5XD6XD6D7XD8XD8D9XD10
根据表1所示的连接，开关阵列601在D9以及D2同时为H时即 D9以及D2的逻辑积为真时(在图8中从期间t9到期间xt,)、以及XDi —1禾卩Di的逻辑积为真时即在图8中期间Xtul时，对脉冲输出端子PO 输出电位电平VNi，在Di—2以及XDi—l双方都为L时，g卩XDi—2和 Di — l的逻辑积为真时(期间xti时)，对脉冲输出端子PO输出电位电平 VPi (在图8中用符号801表示。各指状脉冲的峰值与VNi， VPi成比例， 在图中用等峰值表示，峰值用文字标记)。这里，i是4^i^8的偶数。同样，开关阵列602在XD10以及XD3同时为H时即XD10以及 XD3的逻辑积为真时(在图8中从期间xtn)到期间t2)以及Di和XDi+l 的逻辑积为真时即图8中期间ti时，对脉冲输出端子PO输出电位电平 VNj，在XDi—1以及XDi双方都为L时，即Di —1和XDi的逻辑积为真 时(期间xtw时)，对脉冲输出端子PO输出电位电平VPi (在图8中用 符号802表示。各指状脉冲的峰值与VNi、 VPi成比例，在图中用等峰值 表示，峰值用文字标记)。这里，i是4^i^8的偶数。
另外，开关阵列603在XD9以及XD2同时为H时即XD9以及XD2 的逻辑积为真时(在图8中从期间xt9到期间t》以及Di—l和XDi的逻 辑积为真时即在图8中期间twB寸,对脉冲输出端子PO输出电位电平VNi， 在XDi—2以及Di— 1双方都为L时，艮卩Di—2和XDi— 1的逻辑积为真 时(期间tw时)，对脉冲输出端子PO输出电位电平VPi (在图8中用符 号803表示。各指状脉冲的峰值与VNi， VPj成比例，在图中用等峰值表 示，峰值用文字标记)。这里，i是4Si^8的偶数。
另外，开关阵列604在D10以及D3同时为H时即D10以及D3的 逻辑积为真时(在图8中从期间t!。到期间xt2)以及XDi和Di+1的逻辑 积为真时即在图8中期间xti时，对脉冲输出端子PO输出电位电平VNj， 在Di—1以及XDi双方都为L时，即XDi—l和Di的逻辑积为真时(期 间xti时)，对脉冲输出端子PO输出电位电平VPi (在图8中用符号804 表示。各指状脉冲的峰值与VNi， VPi成比例，在图中用等峰值表示，峰 值用文字标记)。这里，i是4芸i^8的偶数。
进而，对开关阵列601的输出PO和开关阵列603的输出PO进行接 "或"，设为差动输出的一个脉冲输出端子Poutp611，将开关阵列602的 输出PO和开关阵列604的输出PO进行接"或"，设为差动输出的另一个 脉冲输出端子Poutp610。
通过上述的连接而输出的脉冲通过将在开关阵列601、 602、 603、 604内连接的电源电位的值VNi、 VPj设定为预定的值而进行频带限制。 具体地，在输出脉冲的前后沿将指状脉冲的峰值设定得较小。在本实施 例中，设定VN!、 VP^ VN4、 VP4的绝对值比VN2、 VP2、 VN3、 VP3的绝对值还小。
如上用通用的值说明了在各开关阵列601、 602、 603、 604内连接的 电源电位的值VNi、 VP;,也可以按照各个开关阵列设定不同的电源电位。 由此，可增加设定的自由度而进行粒度更细的设定。
而且，{VNi}， (VPJ的任意一方都可用共同的电位进行设定。由此, 能减少需要的电源数量。在该情况下，作为最终的差动信号，如果考虑 Poutp—Poutm，则能同样地生成受到频带限制的目标脉冲。
在取上述连接的情况下，响应D0的下降(在期间Xt2 Xts)产生脉 冲串的开关阵列601和响应XD0的下降(在期间t2 t8)产生脉冲串的 开关阵列603在电路方面完全对称。另外，同样地，响应D0的下降(在 期间xt3 xt9)产生脉冲串的开关阵列604和响应XD0的下降(在期间 t3 t9)产生脉冲串的开关阵列602在电路方面完全对称。gp，在图3中， 即使切换倒相器延迟电路的各端子名XDi和Di (i是0Si^ 10的偶数) 也与原电路一致。因此，开关阵列601以及603、或开关阵列602以及 604响应D0、 XDO的上升或下降，产生完全相同的脉冲波形。至少在同 一半导体基板上根据对称性良好的图案配置制作电路而产生的脉冲，事 实上变成同样对称性良好的波形。而且，开关阵列602或开关阵列604 的连接，在将被连接的倒相器延迟电路的端子名变更为Di—XDi—l、或 XDi—Di—l时，分别与开关阵列601或开关阵列603的连接一致，事实 上变成同样的电路布局。因此，这些生成的脉冲波形的产生时间偏移了 td，而事实上产生同样对称性良好的脉冲。
对开关阵列601的输出PO和开关阵列603的输出PO进行接"或"， 设为差动输出的一个脉冲输出端子Poutp611,对开关阵列602的输出PO 和开关阵列604的输出PO进行接"或"，设为差动输出的另一个脉冲输出 端子Poutp610,由此，其差Poutp—Poutm变成图8所示的对称性良好的 脉冲。在该图中，省略了考虑到负载电容的脉冲输出波形，即使在连接 了大的电容性负载的情况下，其对称性也不会崩溃，这是当然的。
在本实施例中不需要实施例1的规定中间电平的晶体管127、 128， 能消除由该部分产生的泄漏电流，可实现电路的低功耗化。另外，如晶体管131、 132那样希望用td的一半驱动的开关元件并不存在，电路设计 变得容易。而且，在实施例1中需要倒相器延迟元件的级数是10级，而 在本实施例中只要9级就足够了，虽然是一点点却能减少使用的元件数 量(注意第1级的输出Dl、 XD1未被使用的情况，第1级可省略)。
在上述说明中，从1开始对倒相器延迟电路的级编号进行标注，开 关切换动作的顺序和逻辑以及VNi、 VPi的设定值很重要，倒相器延迟电 路的各输出可以从任意的数字开始编号。另外，i成为响应其的预定范围 的偶数。开关的控制可以不使用倒相器延迟电路的全部输出。在脉冲的 前后，可以用预定的不同逻辑进行控制。
另外，根据布尔代数的定理，用正逻辑、负逻辑也可取得上述不同 的表现，而它们是等价的，本申请的权利要求当然应该包含这些等价的 电路。
根据以上所述的本实施例，每当响应起动信号的反转而发生倒相器 延迟电路的反转时即可产生脉冲。由此，每当消耗脉冲产生电路的功率 消耗的大部分的倒相器延迟电路反转时产生脉冲，可使产生的每个脉冲 的功率消耗最小。而且对于产生的脉冲，可产生即使是电路元件的动作 极限附近的高频高速也对称性良好的精确的受到频带限制的差动脉冲。
实施例5
图9 图11是说明使用了实施例1 4的脉冲产生电路的电子装置 的主要部分的图，表示用于UWB发送接收装置时的例子。
UWB发送电路901包含图1、图2、图4或图6的脉冲产生电路。 端子903是输入起动信号的端子，端子904是发送的数据的输入端子。 对响应被输入到端子904的信号而产生的脉冲执行调制，调制的方法将 在后面叙述。
实施例4 (图6)的脉冲产生电路的输出端子有2个，产生差动脉冲 信号。因此，使用了该脉冲产生电路的发送机能驱动平衡型的天线。图9 例示了作为发送机驱动平衡型天线902的情况，但也可使用实施例l、 2 或3 (图1、图2、图4)的脉冲产生电路产生单端输出的脉冲，驱动单 极天线那样的不平衡型的天线。作为调制方式，可根据被输入到输入端子904的发送数据的值切换、
调制输出的脉冲的极性的脉冲的二相调制(BPM: Bi-Phase Modulation); 或者将延迟电路连接到起动信号，根据发送数据切换其延迟时间的脉冲 位置调制(PPM: Pulse Position Modulation)等。
图IO表示PPM的调制电路。端子915是输入起动信号的端子。由 该信号生成由延迟电路917延迟的信号和未通过延迟电路917延迟的原 样的信号，通过开关919进行选择。如果根据被输入到端子916的发送 数据的比特值是1还是0来选择是通过延迟电路917的信号、还是未通 过延迟电路917的信号，则根据发送数据的值，起动信号可偏移延迟电 路的延迟时间，能够进行PPM调制。
图11是作为调制方式使用BPM的情况。将被输入到端子922的脉 冲起动信号输入到脉冲产生电路925的起动端子。脉冲产生电路925可 使用上述实施例4的电路。通过脉冲产生电路925产生的脉冲由开关926 切换，基于施加于端子923的发送数据使其极性反转。通过该操作，能 在端子927上得到受到BPM调制的平衡型的脉冲。
如本实施例那样，作为UWB发送机的脉冲产生电路而使用本发明 的脉冲产生电路时，产生的脉冲的频谱的扩展小，旁瓣的电平低，因此， 即使不使用特殊的滤波器等，也能够降低其他带来的影响。
在图9中，天线905以后表示接收电路的结构。艮卩，用接收天线905 接收到的UWB脉冲信号用低噪音放大电路906进行放大，输入到I、 Q 混频电路907、 908。混频电路907、 908进行与通过模板脉冲产生电路 909、 929产生的模板脉冲之间的乘法，传输到积分电路(f) 910、 911。 在积分电路910、 911中，除去由混频电路907、 908混频(乘法)后的 信号的高频成分，进行解调。判定电路912观察各个信号的强度，判定 发送的比特，返回到原来的发送数据。
这里，作为模板脉冲产生电路909、 929，可使用本申请实施例的脉 冲产生电路。特别地，实施例4的脉冲产生电路可产生差动的模板脉冲， 设低噪音放大电路906和混频电路907、908使用差动式的电路是可能的。 差动式的电路消除同相噪音且适于低电压动作，在低功率低噪音的设备结构方面情况良好。另外，当可使用相位彼此相差90度的IQ的模板脉
冲时，用BPM和PPM也能进行效率良好的接收。即，在BPM和PPM 的调制时，可采取把I沟道当作数据的解调、把Q沟道用于跟踪等方法。 因为如果调整模板产生的定时使得Q沟道输出总是0，则在I沟道中其输 出振幅值最大，因而通过这种控制，可进行同步检波的跟踪。如图9所 示，使用2个模板脉冲产生电路909、 929产生起动脉冲并起动，使得其 相位相差90度，由此，可产生IQ模板脉冲。
作为模板脉冲产生电路，当然也可以使用本发明的其他电路即实施 例1 3的电路。在使用这些电路的情况下，低噪音放大电路906和混频 电路907、 908使用不平衡型的电路。另外，在需要IQ2沟道的模板的情 况下，与上述一样，可使用实施例1 3的2个电路以预定量的时间差进 行起动。
接收机的模板脉冲产生电路产生的模板脉冲不是谋求向空间辐射能 量，因而也许被认为不需要频带限制。但是，模板脉冲在与发送机中使 用的脉冲相同波形时，相关值最高，因而理想的是，接收机的模板产生 电路应该使用与发送机中使用的电路相同的电路。另外，不用说在很多 接收机中成为问题的寄生辐射的降低方面有很大效果。
本发明的脉冲产生电路能用简单的电路产生信号间的振幅等不均匀 度小、平衡度良好、变形小的信号。而且功率消耗小。因此，本发明的 脉冲产生电路具备UWB通信装置的高性能化所需的差动型的信号产生、 IQ信号的产生、低变形等所有的要求格式。因此，只要将本发明的脉冲 产生电路用于UWB通信装置即可实现高性能的装置。
另外，如果用CMOS集成电路实现本电路，则仅在脉冲产生时的转 移时间内消耗功率，没有所谓的空载电流。在用于通信装置的情况下， 可按照传输的信息量(比特率)总是用最小的功率消耗进行工作。
产业上的可利用性
以上，将连接于各开关阵列的电源作为提供电位{VNi}、 {VPj}的 电压源进行了说明，但也可以是电流源或提供其他电量的电源。 本发明如果用于利用短脉冲的UWB通信，则其效果特别大。
权利要求
1. 一种脉冲产生电路，其响应起动信号在输出端子输出预定形状的脉冲，其特征在于，该脉冲产生电路包括由该起动信号产生和该起动信号相伴预定量的时间差的多个信号{Di|i是预定范围的整数}的电路；提供预定电量的电能的多个电源{Ej|i是整数}；以及开关电路，其根据上述信号{Di}的至少一部分信号的逻辑函数值，按照预定顺序在上述输出端子顺序切换连接上述电源{Ej}。
2. 根据权利要求1所述的脉冲产生电路，其特征在于，上述产生相 伴预定量的时间差的多个信号(Di)的电路，通过级联连接具有预定量的 延迟量的延迟电路而构成。
3. 根据权利要求1或2所述的脉冲产生电路，其特征在于，上述多 个电源(Ej》是将要输出的脉冲的包络线的釆样值作为输出电压的电压源。
4. 一种脉冲产生电路，其响应起动信号在输出端子输出预定形状的 脉冲，其特征在于，该脉冲产生电路包括由该起动信号产生和该起动信号相伴预定量的时间差的多个信号 {Di|i是预定范围的整数}的电路；脉冲宽度信号产生电路，其产生与要由上述起动信号产生的脉冲的 持续时间相当的脉冲宽度的信号；滤波器单元，其限制上述脉冲宽度信号产生电路的输出信号的频带；以及开关电路，其根据上述信号(Di)的至少一部分信号的逻辑函数值， 交替地将上述输出端子切换连接于上述滤波器单元的输出和预定的电 源。
5. —种脉冲产生电路，其响应起动信号在输出端子输出预定形状的 脉冲，其特征在于，该脉冲产生电路包括由该起动信号产生和该起动信号相伴预定量的时间差的多个信号 {Di|i是预定范围的整数}的电路；脉冲宽度信号产生电路，其产生与要由上述起动信号产生的脉冲的 持续时间相当的脉冲宽度互补的2个信号；2个滤波器单元，其限制上述脉冲宽度信号产生电路的各个输出信号的频带；以及开关电路，其根据上述信号(Di)的至少一部分信号的逻辑函数值， 交替地将上述输出端子切换连接于上述2个滤波器单元的输出。
6. 根据权利要求4或5所述的脉冲产生电路，其特征在于，上述产 生相伴预定量的时间差的多个信号(Di)的电路，通过级联连接具有预定 量的延迟量的延迟电路而构成。
7. 根据权利要求4或5所述的脉冲产生电路，其特征在于，上述产 生相伴预定量的时间差的多个信号(Di)的电路，用至少一部分包含具有 预定量的延迟量的延迟电路的环形振荡电路构成。
8. —种UWB通信装置，其构成为包含权利要求1 7的任意一项所 述的脉冲产生电路。
全文摘要
本发明提供一种脉冲产生电路以及UWB通信装置，其课题在于，需要有接近元件性能极限的超宽带超高频的裙特性良好的带通滤波器。该脉冲产生电路响应起动信号，向输出端子输出预定形状的脉冲，该脉冲产生电路包括由该起动信号产生和该起动信号相伴预定量的时间差的多个信号{Di}的电路；提供预定电量的电能的多个电源{Ej}；以及开关电路，其根据上述信号{Di}的至少一部分信号的逻辑函数值，按照预定顺序在上述输出端子顺次切换连接上述电源{Ej}。
文档编号H04B1/69GK101414987SQ200810149918
公开日2009年4月22日 申请日期2008年10月15日 优先权日2007年10月15日
发明者池田胜幸 申请人:精工爱普生株式会社