专利名称：脉冲产生电路和使用该电路的设备及信息传送方法
技术领域：
本发明涉及适合于UWB(Ultra Wide Band超宽带)通信的脉冲产生电路和使用该电路的电子装置以及使用该电路的信息传送方法。
背景技术：
UWB通信是利用非常宽的频带来进行高速大容量数据通信的通信方式。利用宽带信号的通信方式有以往的基于扩频的方法和正交频分复用(OFDM)方法，然而，UWB是利用时间非常短的脉冲的超宽带的通信方式，又称为脉冲无线电(IR)方式的通信。在IR方式中，与以往的调制无关，只需通过操作时间轴就能进行调制解调，认为可期待电路的简化或低耗能化(参照专利文献1、2、3)。
这里，对在IR方式中使用的脉冲波形进行简单说明。图16(a)所示的脉宽PD、周期TP的脉冲串是众所周知的，该脉冲串的频谱如图16(b)所示，是包络在BW＝1/PD的频率时具有最初零点的sinc函数。
在这种脉冲的情况下，由于频谱从直流扩展到BW，因而难以使用，优选的是图17(b)所示的频谱的中心频率f在高位置的脉冲。
即，该脉冲具有图17(a)所示的脉冲波形，是把图17(a)的脉冲乘以频率fO＝1/2PW的矩形波而使频谱朝高处移动的脉冲。然而，该波形包含图17(a)的点划线1701所示的直流(DC)分量，准确地说，不具有同图(b)所示的频谱。对UWB通信是理想的脉冲波形还作了各种设计，并与这里所示的波形不同，然而由于产生方法简单，因而频繁使用。
图18(a)是用于产生图17(a)所示脉冲的以往电路示例(非专利文献1)。
如图所示，两个反相器1801、1802和“或非”电路(NOR)1803在NOR 1803的另一输入C是“假”(L低电平)时，构成3级环形振荡器。即，像图18(b)所示的时序图那样，C仅在L期间振荡，NOR 1803和反相器1701、1802的输出NR1、N1、N2的变化分别延迟时间t来进行传播。这里，为了简单起见，假定NOR 1803和反相器1701、1802的上升时间和下降时间全都相等。因此，在该电路中产生的脉宽{图17(a)的Pw}为3t。即，构成电路的元件的延迟时间的3倍是可产生的最短脉宽。
专利文献1US Pat.6421389专利文献2Pub.No.US2003/0108133A专利文献3Pub.No.US2001/00335非专利文献1A CMOS IMPULSE RADIO ULTRA-WIDE BANDTRANCEIVER FOR 1Mb/s DATA COMMUNICATION AND±2.5cmRANGE FINDINGS T.Teradaet.al，2005 Symposium on VLSI CircuitsDigest of Technical Papers，pp.30-33然而，当要使用上述以往的脉冲产生电路来取得所需高频带脉冲时，必须使用具有充分速度的元件，然而在现实中，取得这种元件是非常困难的，或者是不可能的。
并且，一般情况下，当要使元件高速动作时，耗能增大，因此，当要使用以往这种电路来取得非常短的脉冲时，耗能的增大是不可避免的。并且，耗能的降低即使在以下情况下也是强烈期望的，即要无线进行如在以结合成关于姿势或位置容许相对位移的形式所分割的多个壳体间、或者同一壳体内那样在极近距离内的信号收发。
发明内容
因此，本发明的目的是提供一种可容易产生高频带脉冲、且结构简单、耗能少的脉冲产生电路和使用该电路的电子装置以及使用该电路的信息提供方法。
为了解决上述课题，在本申请中提出了以下所列的技术。
根据本发明的一个方式的脉冲产生电路，其特征在于，将多个延迟要素进行级联连接以构成规定环路，当规定的输入脉冲被提供给该级联连接的始端部时，使用逻辑电路对在该多个延迟要素间的节点部和该级联连接的终端部的各部中的规定的多个部中发现的信号实施有效的频率倍增处理，取得比上述输入脉冲频率高的输出脉冲。
在该脉冲产生电路中，由进行了级联连接以构成规定环路的多个延迟要素取得规定频率的脉冲输出，该脉冲输出通过逻辑电路对在多个延迟要素间的节点部和该级联连接的终端部的各部中的规定的多个部发现的信号实施有效频率倍增处理，取得期望的频率高的输出脉冲。
并且，根据本发明的一个方式的脉冲产生电路，其特征在于，该脉冲产生电路具有按规定级数进行了级联连接的延迟电路；多个第1逻辑电路，其与该延迟电路的输出连接，产生与该延迟电路的每1级的延迟量相当的时间宽度的脉冲；以及第2逻辑电路，其取得这些第1逻辑电路的输出的“或”。
因此，由于可使用逻辑电路将延迟电路的延迟量抽出多个进行合成，因而可使产生脉冲的脉宽变窄到延迟电路的延迟量。在现有技术中，延迟电路的延迟量的3倍是可取得的最窄脉宽，相比之下，可实现大幅改善。延迟电路可由半导体元件的缓冲电路等构成，只要使用响应速度快的元件，就能使脉宽缩短到该元件的最快动作时的延迟时间。
并且，根据本发明的一个方式的脉冲产生电路，其特征在于，该脉冲产生电路具有延迟电路，其将可对延迟量进行电控制的缓冲电路按规定级数进行级联连接而成；多个第1逻辑电路，其与该延迟电路的输出连接，产生与该延迟电路的每1级的延迟量相当的时间宽度的脉冲；第2逻辑电路，其取得这些第1逻辑电路的输出的“或”；比较电路，其把上述延迟电路的延迟量和基准延迟量进行比较；以及根据该比较电路的输出控制上述缓冲电路的延迟量的电路。
因此，由于延迟电路可通过简单的缓冲电路的级联连接来实现，因而实施容易。而且，由于其延迟量与成为基准的延迟量相比较受到控制，因而可产生高精度的脉冲。特别是，也能容易解决半导体工艺导致的差异等制造上的课题。
并且，根据本发明的一个方式的脉冲产生电路，其特征在于，该脉冲产生电路具有延迟电路，其将可对延迟量进行电控制的第1缓冲电路按规定级数进行级联连接而成；多个第1逻辑电路，其与该延迟电路的输出连接，产生与该延迟电路的每1级的延迟量相当的时间宽度的脉冲；第2逻辑电路，其取得这些第1逻辑电路的输出的“或”；振荡电路，其配备有具有与上述第1缓冲电路相似的电气特性的第2缓冲电路；以及锁相环，其包含该振荡电路，并通过比较该振荡电路的输出和基准频率来对上述第2缓冲电路的延迟量进行反馈控制，以便把该振荡电路的振荡频率锁相到基准频率；所述脉冲产生电路将上述第1缓冲电路的延迟量控制成与上述锁相环的反馈控制相同。
因此，由于延迟电路可通过简单的缓冲电路的级联连接来实现，因而实施容易。而且，由于其延迟量受对使用与构成延迟电路的元件同等的元件的振荡电路的振荡频率与成为基准的频率进行比较的结果控制，因而可容易产生高精度的脉冲。特别是，也能容易解决半导体工艺导致的差异等制造上的课题。
并且，根据本发明的一个方式的脉冲产生电路，其特征在于，该脉冲产生电路具有延迟电路，其将可对延迟量进行电控制的缓冲电路按规定级数进行级联连接而成；多个第1逻辑电路，其与该延迟电路的输出连接，产生与该延迟电路的每1级的延迟量相当的时间宽度的脉冲；第2逻辑电路，其取得这些第1逻辑电路的输出的“或”；开关单元，其使上述延迟电路的规定级的缓冲电路的输出和该延迟电路的输入连接来形成环形振荡电路；锁相环，其包含该环形振荡电路；以及把被该锁相环锁定到基准频率时的信号保持为上述缓冲电路的延迟量的控制信号的单元；所述脉冲产生电路把上述第1和第2逻辑电路的动作定时设定为上述锁相环被解除、而且上述缓冲电路的延迟量被控制成与上述锁相环的锁定时的延迟量相等的时刻。
因此，由于构成脉冲产生电路的缓冲电路的延迟量用于通过切换该缓冲电路来构成锁相环、并保持锁定时的控制电压的脉冲产生，因而可产生准确脉冲。
并且，根据本发明的一个方式的脉冲产生电路，其特征在于，该脉冲产生电路具有振荡电路，其将多级延迟电路和1个门电路呈环状连接而成；多个第1逻辑电路，其根据该振荡电路的各级的输出产生与该各级的延迟量相当的时间宽度的脉冲；以及第2逻辑电路，其取得这些第1逻辑电路的输出的“或”。
因此，可使用门电路控制环形振荡电路的振荡，并在该振荡电路振荡期间，使用第1和第2逻辑电路抽出与各级的延迟量相当的脉冲串来生成窄的脉冲串。而且，由于在该振荡电路持续振荡的期间，能持续产生脉冲，因而可产生指数量多的脉冲串而不增大电路的元件数量。
并且，根据本发明的一个方式的脉冲产生电路，其特征在于，上述延迟电路构成为可对延迟量进行控制，而且该延迟量可被控制成规定值。
因此，由于延迟电路的延迟量可控制，因而可容易取得成为目标的规定脉宽的脉冲。
并且，根据本发明的一个方式的脉冲产生电路，其特征在于，该脉冲产生电路具有振荡电路，其将可对延迟量进行电控制的多个缓冲电路和门电路呈环状连接而成；多个第1逻辑电路，其根据该振荡电路的各级的输出产生与该各级的延迟量相当的时间宽度的脉冲；第2逻辑电路，其取得这些第1逻辑电路的输出的“或”；比较电路，其把上述各级的延迟量和基准延迟量进行比较；以及根据该比较电路的输出控制上述缓冲电路的延迟量的电路。
因此，由于振荡电路可通过简单的缓冲电路的级联连接来实现，因而实施容易。而且，由于其延迟量与成为基准的延迟时间相比较受到控制，因而可产生高精度的脉冲。特别是，也能容易解决半导体工艺导致的差异等制造上的课题。而且，由于在该振荡电路持续振荡期间，能持续产生脉冲，因而可产生指数量多的脉冲串而不增大电路的元件数量。
并且，根据本发明的一个方式的脉冲产生电路，其特征在于，该脉冲产生电路具有振荡电路，其将可对延迟量进行电控制的多个第1缓冲电路和门电路呈环状连接而成；多个第1逻辑电路，其根据该振荡电路的各级的输出产生与该各级的延迟量相当的时间宽度的脉冲；第2逻辑电路，其取得这些第1逻辑电路的输出的“或”；振荡电路，其配备有具有与上述第1缓冲电路相似的电气特性的第2缓冲电路；以及锁相环，其包含该振荡电路，并通过比较该振荡电路的输出和基准频率来对上述第2缓冲电路的延迟量进行反馈控制，以便把该振荡电路的振荡频率锁相到基准频率；所述脉冲产生电路将上述第1缓冲电路的延迟量控制成与上述锁相环的反馈控制相同。
因此，由于振荡电路可通过简单的缓冲电路的级联连接来实现，因而实施容易。而且，由于其延迟量与成为基准的延迟时间相比较受到控制，因而可产生高精度的脉冲。特别是，也能容易解决半导体工艺导致的差异等制造上的课题。而且，由于在该振荡电路持续振荡期间，能持续产生脉冲，因而可产生指数量多的脉冲串而不增大电路的元件数量。
并且，根据本发明的一个方式的脉冲产生电路，其特征在于，上述可控制的缓冲电路由CMOS反相器和对流入到该CMOS反相器中的电流进行控制的单元构成。
因此，由于可使用简单的MOS电路来实现延迟时间的控制，因而实施容易。
并且，根据本发明的一个方式的脉冲产生电路，其特征在于，上述可控制的缓冲电路是具有CMOS电流模式逻辑电路的缓冲电路，通过该缓冲电路的流入电流控制，使延迟量可变。
因此，由于延迟电路由CMOS电流模式逻辑电路构成，因而能以CMOS电路的最高速度进行动作而不大幅增大动作功率。
并且，根据本发明的一个方式的脉冲产生电路，其特征在于，上述第1和第2逻辑电路具有CMOS电流模式逻辑电路。
因此，由于逻辑电路由CMOS电流模式逻辑电路构成，因而能以CMOS电路的最高速度进行动作而不大幅增大动作功率。而且，也容易产生能在通常的UWB通信中使用的程度的低振幅信号。
并且，根据本发明的一个方式的脉冲产生电路，其特征在于，该脉冲产生电路具有级联连接的N+1级的延迟电路；第1“与”电路，其取得上述延迟电路的第i级的输出Di和上述延迟电路的第i-1级的输出的“非”XDi-1之间的“与”；第2“与”电路，其取得上述延迟电路的第i级的输出Di的“非”XDi和上述延迟电路的第i+1级的输出Di+1之间的“与”；以及开关单元，其在上述第1“与”电路输出是“真”时，与第1电位电平连接，在上述第2“与”电路输出是“真”时，与第2电位电平连接，除此以外，与第3电位电平连接，其中，N是正整数，i是1≤i≤N的偶数。
根据本发明的上述结构，根据级联连接的N+1级(N是整数)的延迟电路的第i级(2≤i≤N)的输出与其前一个的输出的“非”之间的“与”，生成与上述延迟电路的每一级的延迟量相当的宽度的脉冲，在该各脉宽期间与第1电位电平和第2电位电平交替连接，并且当上述“与”电路的输出不是“真”时，与第3电位电平连接，因而可产生不具有直流分量的脉冲。而且，由于电路不带有处理小信号的模拟电路，因而可使用利用简单的CMOS半导体集成电路的逻辑电路来实现，容易实现低耗能化和低成本化。
并且，根据本发明的一个方式的脉冲产生电路，其特征在于，上述延迟电路可对延迟量进行控制，而且该延迟量被控制成规定值。
根据本发明的上述结构，可控制延迟电路的各级的延迟量，因此，可取得成为目标的规定脉宽的脉冲串。
并且，根据本发明的一个方式的脉冲产生电路，其特征在于，上述延迟电路由N+1级的MOS反相器和对流入到上述MOS反相器中的电源电流进行控制的单元构成，通过电源电流的控制，把上述延迟电路的该延迟量控制成规定值。
根据本发明的上述结构，由于延迟电路可由简单的MOS反相器构成，并且其延迟量可通过控制流入到上述反相器中的电源电流来简单调整，因而结构简单，而且可容易把该延迟电路的延迟量设定为规定值。
并且，根据本发明的一个方式的脉冲产生电路，其特征在于，上述第1或第2“与”电路具有使输出信号的迁移时间不重合地进行控制的单元。
根据本发明的上述结构，由于开关单元被控制成使“与”电路的输出信号的迁移时间不重合，因而不会使上述第1、第2电位电平间因上述开关单元而短路，在可减少流入无用电路的电流，即所谓短路电流的电路的低耗能化方面有大的效果。
并且，根据本发明的一个方式的脉冲产生电路，其特征在于，上述第1“与”电路中取得延迟电路的第2级的输出D2和上述延迟电路的第1级的输出的“非”XD1之间的“与”的“与”电路、以及上述第2“与”电路中取得上述延迟电路的第N级的输出DN的“非”XDN和上述延迟电路的第N+1级的输出DN+1之间的“与”的“与”电路具有把其输出为“真”的时间设定成比其他短的单元。
根据本发明的上述结构，可在输出脉冲的前沿和后沿把与第1或第2电位电平连接的时间设定得短。因此，即使当信号的输出电路的负荷，特别是电容性负荷重时，也能输出良好的信号波形。
并且，根据本发明的一个方式的脉冲产生电路，其特征在于，由上述第1“与”电路中取得延迟电路的第2级的输出D2和上述延迟电路的第1级的输出的“非”XD1之间的“与”的“与”电路、以及上述第2“与”电路中取得上述延迟电路的第N级的输出DN的“非”XDN和上述延迟电路的第N+1级的输出DN+1之间的“与”的“与”电路控制的上述开关单元，其导通阻抗被设定成比其他开关单元大。
根据本发明的上述结构，由于在产生脉冲的前沿和后沿，当上述开关单元导通时，其导通阻抗与其他相比较被设定得大，因而可控制将输出负荷电容进行充放电的速度。因此，可调整输出脉冲的失真，取得良好的脉冲波形。
并且，根据本发明的一个方式的脉冲产生电路，其特征在于，省略上述延迟电路的初级，并连接输入给上述延迟电路的输入信号而取代初级输出信号。
根据本发明的上述结构，由于延迟电路的初级可省略，因而可减少电路元件数，具有成本上的优点和降低耗能的效果，尽管数量少。并且，由于本发明可由利用CMOS集成电路的逻辑电路构成，因而可构成为不增大动作功率而简单且以CMOS电路的最高速度进行动作，能容易产生在UWB通信中可利用的高频宽带脉冲。
另一方面，根据本发明的一个方式的电子装置，其特征在于，把用于在由结合机构部结合成关于姿势或位置容许相对位移且各自安装有电子电路的多个壳体之间，无线地进行信号收发的无线部配备在各对应的上述壳体内，而且上述无线部应用上述各种方式中的任意一种脉冲产生电路而构成。
在这种电子设备中，由于可通过无线进行在两壳体间的所需信息的收发，因而可实现结合机构部的简化，而且由于无线部应用上述各种方式中的任意一种脉冲产生电路而构成，因而可实现小型化，耗能的降低效果也大。
并且，根据本发明的一个方式的便携电话机，其特征在于，该便携电话机具有第1壳体和第2壳体，其由结合机构部结合成关于姿势或位置容许相对位移且各自安装有电子电路；以及各无线部，其分别设置在上述第1壳体和第2壳体内，用于在上述第1壳体和第2壳体之间无线地进行信号收发；而且，对应的上述无线部应用上述各种方式中的任意一种脉冲产生电路而构成。
这种便携电话机尽管对应的是所谓蚌壳型和旋转型的便携电话机，然而由于可通过无线进行在两壳体间的所需信息的收发，因而可实现结合机构部的简化，而且由于无线部应用上述各种方式中的任意一种脉冲产生电路而构成，因而可实现小型化，耗能的降低效果也大。
而且，根据本发明的一个方式的个人计算机，其特征在于，该个人计算机具有第1壳体和第2壳体，其由结合机构部结合成关于姿势或位置容许相对位移且各自安装有电子电路；以及各无线部，其分别设置在上述第1壳体和第2壳体内，用于在上述第1壳体和第2壳体之间无线地进行信号收发；而且，对应的上述无线部应用上述各种方式中的任意一种脉冲产生电路而构成。
在这种个人计算机中，由于可通过无线进行在两壳体间的所需信息的收发，因而可实现结合机构部的简化，而且由于无线部应用上述各种方式中的任意一种脉冲产生电路而构成，因而可实现小型化，耗能的降低效果也大。
并且，根据本发明的一个方式的电子装置，其特征在于，该电子装置具有用于在安装于同一壳体内的多个电路块或电路基板中的规定的相互之间，通过无线进行信号收发的至少一对无线部，而且，对应的上述无线部应用上述各种方式中的任意一种脉冲产生电路而构成。
在这种电子装置中，由于可利用电磁波在多个电路块或电路基板中的规定的相互间使信号收发无线化，信号在空间传播来进行传递，因而不需要使用挠性基板或连接器等的布线，消除了因这些布线引起的成本高或可靠性下降的疑虑。
并且，根据本发明的一个方式的信息传送方法，该信息传送方法在由结合机构部结合成关于姿势或位置容许相对位移且各自安装有电子电路的多个壳体之间，无线地进行信号收发，其特征在于，应用上述各种方式中的任意一种脉冲产生电路来进行上述无线信号收发。
在这种信息传送方法中，由于可通过无线进行在两壳体间的所需信息的收发，因而可实现结合机构部的简化，而且应用上述各种方式中的任意一种脉冲产生电路来进行无线部的信号收发，因而耗能的降低效果也大。
图1是本发明的第1实施方式的脉冲产生电路的图和动作时序图。
图2是本发明的第2实施方式的脉冲产生电路的图。
图3是本发明的第3实施方式的脉冲产生电路的图。
图4是本发明的第4实施方式的脉冲产生电路的图。
图5是本发明的第5实施方式的脉冲产生电路的图和动作时序图。
图6是要由本发明的脉冲产生电路产生的脉冲的波形图。
图7是本发明的第6实施方式的脉冲产生电路的电路图。
图8是对本发明的第6实施方式和第2实施方式的脉冲产生电路的动作进行说明的时序图。
图9是本发明的第7实施方式的脉冲产生电路的电路图。
图10是对本发明的第8实施方式的脉冲产生电路的动作进行说明的时序图和电路图。
图11是表示应用参照图1至图10所说明的脉冲产生电路在各自安装有电子电路且由机构部结合的两个壳体间通过无线通信进行信号收发的作为本发明的实施方式的电子装置的结构例的方框图。
图12是表示把参照图11所说明的无线通信应用于蚌壳型便携电话机的示例的图。
图13是表示把参照图11所说明的无线通信应用于旋转式便携电话机的示例的图。
图14是表示把参照图11所说明的无线通信应用于笔记本型个人计算机的示例的图。
图15是示出作为本发明的电子装置的实施例之一的液晶投影仪的结构的图。
图16是对在UWB通信中使用的脉冲进行说明的说明图。
图17是对在UWB通信中使用的另一脉冲进行说明的说明图。
图18是以往的脉冲产生电路的图和动作时序图。
具体实施例方式
以下，参照附图对本发明的实施方式进行说明。
(第1实施方式)图1(a)是示出本发明的第1实施方式的脉冲产生电路的要部的电路图，(b)～(d)是用于对其动作进行说明的时序图。然而，作为一例，使用图6(a)所示的脉冲波形并使用在时间PD中包含有四个脉冲的情况(PD＝8PW)即指数量是4的脉冲进行说明。
图1(a)所示的符号101～109是进行了级联连接的反相电路。各个输入输出端子如D0～D9那样被赋予端子名。
当输入端子D0如同图(b)所示从高电平(H)变化到低电平(L)时，各个输出伴随t延迟而传播。
当D1和D2、D3和D4、D5和D6、D7和D8双方分别都是H时，“与非”(NAND)电路110～113如同图(c)所示从端子ND1～ND4输出L。当ND1～ND4中有一个是L时，“或非”(NOR)电路(负逻辑的“或非”电路)114如同图(d)所示输出H。通过上述取得目标脉冲波形。
另外，在同图(d)中，输出电平没有过冲。然而，在UWB通信中使用的信号强度受法律限制，对于通常的逻辑电路的过冲的电平，该强度太强。在这种情况下，必须另行插入衰减电路，减弱脉冲信号电平。由此，未过冲的信号反而方便。
并且，尽管没有使用最后级的反相电路109的输出，然而通过输入该输出，使与其前级的反相电路101～108连接的扇出(负荷)一致，从而使各级的延迟量恒定。同样，最前级的反相电路101也可以使用与其他电路相同特性的反相器，以使输入到“与非”电路110的信号尽量由同一特性的反相器驱动。
只要把在图6(a)所示的时间Tp下降一次的信号输入到端子D0，就能取得图6(a)所示的周期Tp的脉冲串。
这里，“与非”电路110～113输出的脉冲的脉宽仅是从反相电路102、104、106、108的输入上升到输出下降的延迟时间td，与以往的3td相比较具有3倍的效果。
即，根据第1实施方式的脉冲产生电路，可产生在以往电路中不能取得的具有高频分量的短脉冲。而且，本脉冲产生电路由于采用使反相电路、NAND电路、NOR电路的各电路组合起来的简单电路结构，因而可使用由简便的CMOS工艺所取得的半导体集成电路来实现UWB通信系统。
(第2实施方式)图2是示出本发明的第2实施方式的脉冲产生电路的要部的电路图。
202、203是延迟量可控制的反相电路，相当于第1实施方式的构成延迟电路的反相电路101、102。将相同电路按所需级进行排列来使用。在图2中，第3级以后不予编号。该反相电路202通过PMOS晶体管M3和NMOS晶体管M1的组合来构成。
PMOS、NMOS晶体管M4、M2与各个晶体管M3、M1的源极连接，通过使用该M4、M2控制流入到使用M3、M1的反相电路的电流量，可控制其延迟量。
晶体管M2的栅极与控制电压端子211连接，并且，晶体管M4的栅极通过电流反射镜电路204与控制电压端子211连接，使对控制电压端子211所施加的电压与从VDD所反转的电压连接。
另外，该反相电路结构在由其他符号M5～M8、M9～M12、M13～M16的各方所示的电路中也是相同的。
将上述构成的反相电路按所需级数进行连接来构成延迟电路。图2的D0～Dn(n是所需级数)相当于图1的D0～D9等，并与第1实施方式一样分别与“与”电路连接(图中省略)，产生目标脉冲。端子201是触发端子，相当于图1的D0，根据输入到该端子201的脉冲产生目标脉冲。
为了控制延迟电路的延迟量，当按以下说明决定对控制电压端子211施加的电压时，可实现精密控制，可产生高精度脉宽的脉冲。
209是由具有与反相电路202、203相同的电气特性的反相电路构成的环形振荡电路。该环形振荡电路209也能通过控制流入到构成该振荡电路的反相器的电流来控制其延迟量，从而可改变振荡频率。即，该振荡频率根据对端子212施加的电压而改变。
环形振荡电路209的输出213与由相位比较电路206对基准频率端子210所施加的基准频率进行相位比较，并输出其相位差。充电泵207根据从相位比较电路206输出的相位差信号把电荷输出到低通滤波器208。低通滤波器208的直流分量的输出被施加给环形振荡电路209的控制电压端子212。因此，环形振荡电路209、相位比较电路206、充电泵207以及低通滤波器208构成锁相环205。
控制电压端子211的电压被控制成使环形振荡电路209的输出213的振荡频率总是与对基准频率端子210施加的基准频率一致。通过将该电压也用于构成延迟电路的反相电路202、203等的延迟量控制，可取得与环形振荡电路209的反相电路的延迟量相同的延迟量。环形振荡电路209的反相电路和作为延迟电路的反相电路202、203由于制造成使电气特性相同，因而其延迟量一致。
另外，在第2实施方式中，对环形振荡电路209由符号M19～M32所示的3级延迟电路构成的情况作了图示，然而根据需要，也能通过构成更多级的振荡电路，来降低振荡频率，并使结构简单。并且，通常，在相位比较电路206和环形振荡电路209的输出之间插入分频电路，以便适合于基准频率值(未作图示)。
根据该第2实施方式的脉冲产生电路，可高精度地生成目标脉冲。这不仅能自由设定要输出的脉冲的脉宽，而且还能消除由构成电路的半导体集成电路的工艺的差异等引起的各种误差要因，可提高制造成品率，并且，容易制造，还能降低制造成本。
在该第2实施方式的脉冲产生电路中，以环形振荡电路209的反相电路和延迟电路的反相电路202、203的电气特性相同为前提作了说明，然而即使特性不同，只要是相似，也能消除制造差异等的误差要因。并且，通过变更锁相环205的构成方法，例如在环形振荡电路209的输出和相位比较电路206之间插入分频电路等的结构，可增大基准频率的变更或锁相环205的设计的自由度，还能减少延迟电路的延迟量控制用的电压产生电路的规模来减轻其负荷。
因此，第2实施方式的脉冲产生电路可使用简单电路容易产生具有宽且高的频率分量的高精度脉冲。而且，还能消除半导体集成电路的制造差异等的各种误差要因，也容易制造。
(第3实施方式)图3是示出本发明的第3实施方式的脉冲产生电路的要部的电路图。
311～314是由电流模式逻辑电路构成的缓冲电路。以缓冲电路311为例对其内部进行说明，差动放大电路由NMOS晶体管差动对M1、M2构成。NMOS晶体管M3根据对其栅极所施加的控制电压310来限制电路电流，从而控制延迟量。PMOS晶体管M4、M5是输出侧的负荷，并根据其栅极施加电压来控制输出振幅。缓冲电路311由作为电流模式逻辑电路特征的差动信号来驱动输入输出。
并且，端子301是触发端子，相当于第1实施方式的端子D0，根据输入到该端子的脉冲产生目标脉冲。在本实施方式中，对触发信号是通常的逻辑信号而不是差动信号的情况作了例示，由于与电流模式逻辑电路连接，因而通过反相电路U1生成差动信号D0。
各个缓冲电路311～314产生差动延迟信号D1～Dn。在该电路311～314中，D1根据D0直接生成，与例如D2根据D1生成的条件不同。即，缓冲电路311的D1由对触发端子301所施加的触发信号和反相电路U1来驱动而生成，相比之下，D2通过D1的驱动而生成。在该差令人担心的情况下，只要在D1前插入另一级相同特性的缓冲电路即可。
D1～Dn被发送到逻辑电路，生成目标脉冲。315是取得D1和D2的“与”的逻辑电路，输出“与”ND1。ND1与第1实施方式一样与其他“与”电路的输出一起被发送到“或”电路，生成目标脉冲(这些电路未作图示)。
延迟电路的最后级的缓冲电路314的输出Dn的延迟电路的延迟量由比较电路307与输入到端子305的基准脉冲进行比较。即，在根据输入到端子301的触发信号而输出Dn之前的时间与输入到端子305的基准脉冲的脉宽由比较电路307进行比较，该结果被传递到控制电压产生电路308。在控制电压产生电路308中，根据比较电路307的比较结果输出控制电压310，用于调整延迟电路的延迟量，并把该控制电压施加给构成延迟电路的各缓冲电路311～314的电流限制晶体管(NMOS晶体管)的栅极。
同时，由于当各缓冲电路311～314的流入电流变化时，伴随该变化，输出振幅也变化，因而伴随控制电压310的变化，也使输出侧的负荷晶体管(PMOS晶体管)的栅极电压309变化，从而把输出振幅控制为恒定。对于该第3实施方式的脉宽控制，尽管最初产生的脉冲带有误差，然而第2次以后，由于可根据上次结果校正控制电压，因而可产生准确脉冲。在UWB通信等的应用中，这种最初脉冲的不准确性还不大成为问题。可采用本实施方式那样的简单结构产生精度高的脉冲是非常有效的。
并且，由于使用可高速动作的电流模式逻辑，因而能以高到构成电路的元件性能限度的频率且以低耗能进行动作。
根据以上说明的第3实施方式的脉冲产生电路，可使用简单电路产生高频率的精度高的脉冲。由于不仅能自由设定要输出的脉冲的脉宽，而且还能消除由构成电路的半导体集成电路的工艺差异等引起的各种误差要因，因而容易制造，还能降低制造成本。
(第4实施方式)图4是示出本发明的第4实施方式的脉冲产生电路的要部的电路图。
在上述第2实施方式中，分别具有延迟电路202、203、…和环形振荡电路209，然而在本实施方式中，对通过切换这些电路来共用的示例进行了描述。附有与图2相同编号的方框由于与第2实施方式相同，因而省略说明。
根据提供给端子401的信号把脉冲产生电路切换到校正模式和脉冲产生模式。在指定构成模式的信号被提供给端子401的情况下，开关403进行开关动作，以使延迟电路202的输入与延迟电路的规定级的输出连接来构成规定级数的环形振荡电路，同时，进行开关动作，以使分频电路402(在第2实施方式中未作图示)、相位比较电路206、充电泵207以及低通滤波器208激活来构成锁相环。
如果锁相环被锁定到对基准频率端子210施加的基准频率，则校正完成。另外，在校正模式时，当然，根据提供给端子401的信号使脉冲产生用的逻辑电路不激活。
当脉冲产生模式的指令信号被输入到端子401时，开关403进行开关动作，以便把延迟电路202的输入切换到触发端子201侧，等待脉冲产生信号。与此同时，脉冲产生用的逻辑电路被激活，并且锁相环被解除。低通滤波器208的输出保持锁相环被锁定时的值。延迟电路202、203、…校正锁相环，并用该锁相环被锁定时的控制电压(控制端子211的电压)驱动，因而其延迟量与锁相环被锁定时的锁定量相同。因此，可产生准确脉宽的脉冲。
(第5实施方式)图5(a)是示出本发明的第5实施方式的脉冲产生电路的要部的电路图，(b)是示出其动作的时序图。
在上述第1～第4实施方式的脉冲产生电路中，当触发信号被施加给触发端子时，产生根据延迟电路和“与”电路的级数而决定的规定指数量的脉冲，然后停止。当指数量增大时，伴随该增大，所需电路的规模也增大。本实施方式是即使在产生指数量多的脉冲的情况下电路规模也不增大的示例。
在图5(a)中，503是“或非”(NOR)电路，并当对触发端子508所施加的信号Ci为“假”(L)时，开始与反相器相同的动作。现假定Ci为L，如图5(b)所示，输出NR1延迟NOR 503的延迟时间td而成为H。反相器501、502根据该输出NOR 503的输出NR1的变化发出延迟了各反相器的延迟时间的信号，并与NOR 503一起构成环形振荡电路开始振荡。
图5(b)的N1、N2分别表示反相器501、502的输出。为了简单起见，后面假定反相器501、502和NOR 503的延迟时间相等来进行说明，环形振荡电路的振荡周期从图的N1、N2、NR1可知是6td。
当NR1和N1、N1和N2、N2和NR1的双方分别是H时，“与非”(NAND)电路504、505、506输出L。在图5(b)中，ND1、ND2、ND3分别表示NAND电路504、505、506的输出信号。
507是“或非”(NOR)电路，只要NAND电路504、505、506中的一个有L，就从输出端子509输出H。在图5(b)中，NR2表示NOR电路507的输出。
从同图可知，输出NR2在Ci是L期间继续产生周期2td的脉冲。可知，该产生的脉冲的宽度是以往的1/3的窄脉冲。
并且，持续产生脉冲的期间(脉冲的指数量)可根据Ci来控制，可使用在以往电路中不能产生的窄脉冲来产生指数量多的脉冲串，而不增加电路的元件数量。
在该第5实施方式中，以使用3级环形振荡电路的示例作了说明，然而环形振荡电路的级数可取3以外的级数。在该情况下，有必要根据级数增加NAND电路数量，并使NOR电路的输入数量与NAND电路数量相等。在这种情况下，尽管电路的元件数量增加，然而由于环形振荡电路的振荡频率根据级数而下降，因而电路的消耗电流几乎不改变。
并且，在第5实施方式的脉冲产生电路中，如第2～第4实施方式那样，也能把环形振荡电路与包含具有相同特性的振荡电路的锁相环进行比较，提高该振荡周期的精度，或者使用电流模式逻辑电路来产生更窄周期的脉冲串。
下面，在对第6实施方式以后的本发明的实施方式进行说明之前，对在本发明中产生和使用的脉冲形状进行说明。
图6示出要使用本发明产生的脉冲形状。同图(a)是把周期2Pw(＝1/f)的正弦波载波乘以图16(a)所示的脉冲波形所得到的波形。
同样，同图(b)是把周期2Pw(＝1/f)的矩形波载波乘以图16(a)所示的脉冲波形所得到的波形。同图(b)的波形使用二进制数字电路来实现是容易的，而同图(a)的波形由于不需要的侧波少所以是方便的。然而，(b)的波形即使能使用数字电路容易地产生，由于频率高，因而如图所示，也难以生成有棱角的波形，自然得到接近于同图(a)所示波形的波形。
在本说明书中，作为一例对产生以下参数的波形的情况进行说明，然而本发明不仅限于这种情况。
脉冲间隔Tp＝5nsec载波频率f＝8GHz载波脉宽Pw＝62.6psec脉宽PD＝500psec时间P中所包含的脉冲数4个(PD＝8Pw)以下，参照附图对本发明的实施方式的脉冲产生电路进行说明。
(第6实施方式)图7(a)是示出本发明的第1实施方式的脉冲产生电路的要部的电路图，(b)是对作为其构成要素的延迟电路的一个实施例的内部进行详述的图，图8是用于对动作进行说明的时序图。
在图7(a)中，701～709是将9级反相器进行级联连接而构成的延迟电路。反相器各级内部的结构如图7(b)所示，在后面进行说明。输入到端子731的脉冲D0如图8(a)～(j)所示，在经过每一级延迟时间td且被逻辑反转的同时，在延迟电路内传播并从各级输出。即，假定对输入端子731施加的信号是正逻辑，则在第i级中，把k设定为整数，当i＝2k-1时，输出XD2k-1，当i＝2k时，输出D2k。另外，X表示信号的“非”并置于信号名之前。
当延迟电路的第1级的输出XD1和第2级的输出D2分别为高时，N沟道MOS晶体管713和712导通来使脉冲输出端子730与第1电位电平V1连接。然后，当延迟电路的第2级的输出D2和第3级的输出XD3分别为低(即，D2的“非”和D3的双方为高(“与”是“真”))时，P沟道MOS晶体管210和211导通来使脉冲输出端子230与第2电位电平V2连接。
同样，当延迟电路的第2k-1级的输出XD2k-1和第2k级的输出D2k分别为高时，即XD2k-1和D2k的“与”是“真”时，N沟道MOS晶体管716、717、720、721、724和725导通来使脉冲输出端子230与第1电位电平V1连接。
然后，当延迟电路的第2k级的输出D2k和第2k+1级的输出XD2k+1分别为低时，即D2k的“非”XD2k和作为XD2k+1的“非”的D2k+1之间的“与”是“真”时，P沟道MOS晶体管714、715、718、719、722和723导通来使脉冲输出端子730与第2电位电平V2连接。
通过以上动作，可生成图8(k)所示的脉冲波形。
这里，第1和第2电位电平可分别使用构成电路的集成电路的负侧和正侧的电源电位VSS、VDD，然而可以设定成其他任意电位。
P沟道MOS晶体管727和N沟道MOS晶体管728是MOS电阻，并且当分割第1、第2电位V1、V2，使MOS晶体管710～725的开关电路与上述第1、第2电位V1、V2的任意一方都不连接时，设定输出端子730的电位。通常，保持N、P沟道晶体管的常数对称性，设计成使该电位为V1、V2的中间值。
图7(b)是示出构成延迟电路的反相器701～709的内部的图。P沟道MOS晶体管741和N沟道MOS晶体管742构成反相电路，输入到端子744的信号伴随延迟时间td而从端子745反转输出。
P沟道MOS晶体管240和N沟道MOS晶体管243分别串联插入到构成上述反相器的晶体管的源极，并分别与正侧电源VDD端子746和负侧电源VSS端子749连接。通过控制这些晶体管的栅极电位，可控制流入反相器的电源电流。
通过该控制可控制反相器的动作速度，可控制td。为了产生具有目标频谱的脉冲，只要把端子747、748的电压控制成使Pw＝td即可。当从VSS侧测量对这些端子施加的电压并分别假定为Vpc、Vnc时，通常，当设定成VDD-Vpc＝Vnc时，可取得对称性良好的输出信号。
并且，晶体管740、743的哪一方都能省略。由于这里例示的延迟电路的延迟特性因负荷而受到影响，因而对开关电路的输出也能经由适当的缓冲电路来连接。
通过采用上述结构，大多数电路可设计成数字二进制电路，结构简单。而且，由于电路互补动作，并且在电路静止时，P或N沟道晶体管的哪一方都必定处于非导通状态，因而由电路消耗的功率成为非常低的消耗功率。
并且，由于输出电路由MOS晶体管710～725直接驱动，因而失真减少，而且可取出大振幅大功率的信号。
另外，根据布尔代数的公理，按照逻辑值的定义方法(假定低电位是逻辑真还是假)等，使“与”和“或”互换，然而不需要说明的是，这些原理是同一概念。
(第7实施方式)图9(a)示出本发明的第7实施方式。
在图9(a)中，901～909是将9级反相器进行级联连接而构成的延迟电路。反相器各级内部的结构与图7(b)所示相同，各级的输出也与第1实施方式相同。
即，输入到端子931的脉冲D0如图8(a)～(j)所示，在经过每一级延迟时间td且被逻辑反转的同时，在延迟电路内传播并从各级输出。即，假定对输入端子431施加的信号是正逻辑，则在第i级中，把k设定为整数，当i＝2k-1时，输出XD2k-1，当i＝2k时，输出D2k。另外，X表示负逻辑并置于信号名之前。
当延迟电路的第1级的输出XD1和第2级的输出D2为低时，N沟道MOS晶体管911通过NOR电路913导通来使脉冲输出端子930与第1电位电平V1连接。然后，当延迟电路的第2级的输出D2和第3级的输出XD3为高时，P沟道MOS晶体管910通过NAND电路912的动作导通来使脉冲输出端子930与第2电位电平V2连接。
同样，当延迟电路的第2k-1级的输出XD2k-1和第2k级的输出D2k分别为低时，即XD2k-1和D2k的“与非”是“真”时，N沟道MOS晶体管915、919和923导通来使脉冲输出端子930与第1电位电平V1连接。
然后，当延迟电路的第2k级的输出D2k和第2k+1级的输出XD2k+1分别为高时，即D2k和XD2k+1的“与”是“真”时，P沟道MOS晶体管914、918和922导通来使脉冲输出端子430与第2电位电平V2连接。
通过以上动作，可生成图8(1)所示的脉冲波形。
在第6实施方式中，在对端子D0施加的信号下降时输出脉冲，然而在该第7实施方式中，在上升时输出脉冲。这些是根据负逻辑或者正逻辑观察D0～D9的差异，只要根据布尔代数的公理，就是等效的。
根据以上结构，与第1实施方式相比较，构成开关电路的晶体管910、911、914、915、918、919、922、923使第1、第2电位电平和脉冲输出端子930直接连接。相比之下，在第6实施方式中，例如，晶体管711通过晶体管710与上述第2电位电平连接，当要降低输出阻抗时，成为问题。在该实施方式中，由于晶体管与V1、V2直接连接，因而要降低信号的输出阻抗时的设计变得容易。
并且，在第6实施方式中，例如，晶体管711和712或者710和717与同一信号D2或XD3连接。当信号D2从高电平变化到低电平时，由于D2电位在电源中间，并且晶体管710和713已导通，因而使V1和V2短路，过大电流即所谓短路电流呈尖峰状流动。
同样，当信号XD3变化时，即从低电平变化到高电平时，由于XD3电位在电源中间，并且晶体管211和216已导通，因而使V1和V2短路，结果使过大电流呈尖峰状流动的电路的消耗电流增大。
在该第7实施方式中，由于P、N沟道晶体管的栅极不是根据同一信号来驱动，因而这些栅极可控制成不是同时处于导通状态，可减轻短路电流的影响。因此，只要使NAND电路912、916、920、924的输出下降延迟，并使上升提前，并且使NOR电路913、917、921、925的输出上升延迟，并使下降提前即可。
NAND电路构成为如图9(b)所示，使P沟道晶体管941、942与正侧的电源VDD并联连接，并使N沟道晶体管943、944与负侧的VSS串联连接。并且，NOR电路构成为如图9(c)所示，使N沟道晶体管948、947与电源VSS并联连接，并使P沟道晶体管945、946与电源VDD串联连接。
当晶体管串联连接时，由于阻抗增高，因而在NAND电路中，具有下降延迟而上升提前的倾向，反之，在NOR电路中，具有下降提前而上升延迟的倾向。因此，采用该实施方式的连接，可减轻短路电流。只要把NAND电路或NOR电路的并联晶体管设计得大，并把串联晶体管设计得小，上述性质就进一步被强调，效果也增强。
(第8实施方式)图10(a)示意性地示出在上述第1、第2实施方式中所取得的脉冲波形。在无负荷状态下，应输出1001那样的波形，然而波形因输出负荷而变钝，当是轻负荷时，成为1002那样的波形，当负荷非常重时，成为1003那样的波形。特别是，假定在0.18μCMOS工艺中要输出8GHz左右的脉冲串，则不能取得1001或1002的波形，而取得1003的波形。
1003是根据负荷电容对无负荷时输出波形1001求积分后的形状。由于波形1001的正侧面积和负侧面积相等，因而该积分波形如图所示为偏向负侧的波形。该波形不是目标波形，期望的是图6所示的双极性波形。
在该第8实施方式中，示出了即使这样驱动重负荷，也能无失真地输出目标波形的电路。为了达到该目的，如同图(b)所示，只要把输出波形的前沿和后沿的脉冲设定得窄，使积分后的波形在正负两方均等即可。
以下根据图10(b)对其动作原理进行更详细的说明。在同图(b)中，为了进行比较，还描绘有同图(a)所示的波形，注上相同编号的波形与上述说明相同。这些波形的说明由于重复而省略。1006是上述说明的在输出波形的前后沿将其宽度缩小后的波形。当驱动了重的电容性负荷的情况下，该波形被求积分，取得像1008那样在正负两方均等的波形。该波形成为目标输出脉冲波形。
像波形1006那样将前后沿缩小后的波形可通过把第1、2实施方式的延迟电路的第2级和最后级的延迟量设定得较小来实现。
方便的是，与延迟电路的最后级709或909连接的晶体管或者栅极是一个，扇出负荷比其他输出轻。因此，容易减少最后级的延迟量。
同样，初级的反相器701或901的扇出负荷也是1，负荷轻，然而为了使脉宽变窄，必须减少反相器702或902的延迟量。这里，反相器701、901仅是缓冲器，该级的延迟量与所输出的波形没有关系。为了减少延迟量，通过与其他级相比使图10(c)再次所示的延迟电路的反相单元的晶体管740和743增大，可简单实现。
并且，如图10(b)所示，使输出波形的前沿脉冲变窄来设定脉冲波形的另一方法可在图7或图9中把信号延迟元件串联插入到节点732、932中来实现。这是因为，在图8中(b)的XD1的信号通过上述延迟元件的动作，伴随延迟，即以在同图的时序图中(b)的信号向右侧稍微偏离的形式被传送到上述第1“与”电路中。
并且，使用图10(d)，对防止输出脉冲波形因电容性负荷而如上所述偏向正负任意一方的另一方法进行说明。即，在同图中，只要在输出脉冲的前后沿使输出脉冲1001对负荷电容进行充放电的速度与其他相比变慢即可。即，只要在前沿1004与没有采用任何对策的情况下的波形1003相比减小放电倾向，并在后沿1005与波形1003相比减小充电倾向即可。因此，只要把这些在前后沿导通的开关晶体管，图7(a)的712、713、722、723或者图9(a)的911、922设定成与其他开关晶体管的导通阻抗相比较增大，即减小这些晶体管的尺寸(沟道宽度)即可。
并且，如上所述，第1、2实施方式的延迟电路的初级反相器701、901仅起到缓冲器的作用。因此，该部分可省略。在该情况下，延迟电路的输入信号D0与第1“与”电路连接，而取代延迟电路初级的输出XD1。
在根据上述说明的脉冲产生电路中产生的脉冲仅具有3.5周期，与图6所示的目标脉冲(由4周期的脉冲串构成)稍微不同。容易追加剩余的半周期。即，可追加与延迟电路和第一电位电平连接的开关晶体管来实现。在图7中，在延迟电路709的后面还设置一个延迟电路，生成延迟输出D10。在端子730和729之间串联插入两个N沟道开关晶体管，并使各个晶体管的栅极与XD9、D10连接。或者在图9中，在延迟电路909的后面还设置一个延迟电路，生成延迟输出D10。在端子930和929之间串联插入N沟道开关晶体管，通过XD9、D10的NOR来驱动该晶体管的栅极。
这样，如图10(e)的1010或1012那样，追加剩余半周期。波形1010如上所述，脉宽与其他相比减小，调整从负荷电容的放电时间，取得1011那样的目标脉冲波形。并且，波形1012采用上述方法，即，使开关晶体管的导通电阻增大，调整从负荷电容的放电时间，取得1013那样的目标脉冲波形。这样取得的波形不具有直流分量。并且，由于因开关晶体管的导通电阻或延迟电路的延迟量的差异等引起的输出脉冲的稍微不平衡所产生的直流分量根据在稳定状态下对负荷电容进行充放电的电荷量总计必须是零的要求被自动调整和取消。
以上所述，根据本发明，使用简单电路，即使是重的电容性负荷，也能容易产生失真少的短脉冲。
(第9实施方式)以上说明的脉冲产生电路由于是极小型、耗能少，而且可取得在UWB通信中使用是理想的脉冲信号，因而不会对周围产生无用影响，而且在不容易受到其他妨碍的短距离的微小功率的通信中应用等也是极有希望的。
例如，也适合应用于包含像万向接头或铰链等那样，在结合成关于姿势或位置容许相对位移的两个以上的壳体间无线地进行信号收发的机构部(结合机构部)的装置。
图11是表示应用参照图1至图10所说明的脉冲产生电路在各自安装有电子电路且由机构部结合的两个壳体间通过无线通信进行信号收发的作为本发明的实施方式的电子装置的结构例的方框图。
在图11中，两个壳体构成为作为其一方的发送部块1112，以及作为另一方的接收部块1113，从发送部块1112把数据发送到接收部块1113。在发送部块1112中，从生成或保留发送信息的电路要素1101通过发送电路1102，从发送天线1110放射电磁波。
在该实施方式中，在发送电路1102内构成有电路部，该电路部用于应用参照图1至图10所说明的脉冲产生电路来把与传送信息相对应所调制的发送功率提供给发送天线1110。
从该发送天线1110所放射的电磁波通过空中的无线传播路径1108传播。
在接收部块1113内设置有电路要素1104，该电路要素1104通过接收天线1111和接收部1106接收通过无线传播路径1108传播的发送信息。另外，在发送部块1112和接收部块1113之间构成为在发送部块1112内设置有接口电路1103，在接收部块1113内设置有接口电路1105，可通过使两接口电路1103、1105间连接的有线路径1107进行一部分信号或功率的收发。
通过该有线路径传送低速信号是容易的，可传送无线通信部的同步信号。因此，在无线通信部中不需要同步捕捉或跟踪的麻烦过程或电路，可使电路简化。并且，还能发送用于强化安全性的加密密钥，在任意变更密钥的同时进行无线通信。
从发送天线1110放射的电磁场被设定成不超过由法律规定的上限。作为不需要许可的无线局被容许的放射电平是比EMI的规定低得多的电平，然而由于通信距离是极近距离，因而通过适当设定链路预算，可确保充分品质的通信路径。
由于像包含图像的数据那样需要高速传送的大量信息不是通过信号线来传送，而是通过无线在空间中传播，因而没有必要使用信号线，随之可消除在连接器或铰链结构(结合机构部)中的机构上、电气上、或者制造上的各种问题。
并且，在以往的信号线传送中，具有以下缺点伴随高速化的对杂散电容的充放电增多，耗能增加，而且从信号线路发射的不需要放射功率增加，对周围设备的干扰对策变得困难。并且，在信号线传送中，由于规定了逻辑电平，因而不能本质上减少耗能，为了减少不需要的放射，方法只有屏蔽强化等的应对方法。
相比之下，根据该实施方式的结构，由于只要在同一系统内的极近距离内确保充分的通信品质即可，因而可使来自发送天线1110的放射功率下降到该值左右，耗能的增大在本质上得到改善，EMI对策变得容易。并且，伴随通信线路的阻抗匹配用的终端的耗能的增大、部件配置、线路布局等的制约被解除。
另外，在图11的结构例中，为了方便起见，对从发送部块1112专门把数据发送到接收部块1113作了说明，然而当然也能构成为在两个块间进行双向通信。
(第10实施方式)图12是表示把参照图11所说明的无线通信应用于蚌壳型便携电话机的示例的图。图12(a)是示出蚌壳型便携电话机打开时的状态的立体图，图12(b)是示出该蚌壳型便携电话机关闭时的状态的立体图。
在图12(a)和图12(b)中，在第1壳体部1201的表面配置有操作按钮1204，并且在第1壳体部1201的下端设置有麦克风1205，在第1壳体部1201的上端安装有无线通信用天线1206。并且，在第2壳体部1202的表面(在打开状态下出现的面)设置有显示体1208，并在第2壳体部1202的上端设置有扬声器1209。
并且，在第2壳体部1202的背面(在关闭状态下的外面)设置有显示体1211和摄像元件1212。另外，作为上述显示体1208和1211，例如，可应用液晶显示面板、有机EL面板或等离子体显示面板等。并且，作为摄像元件1212，可应用CCD或CMOS传感器等。
在第1壳体部1201和第2壳体部1202内分别设置有在第1壳体部1201和第2壳体部1202之间进行内部无线通信的内部无线通信用天线1207和1210。如图所示，第1壳体部1201和第2壳体部1202通过作为结合机构部的铰链1203连接，通过以铰链1203为支点使第2壳体部1202旋转，可把第2壳体部1202折叠在第1壳体部1201上。
如上所述，通过把第2壳体部1202关闭在第1壳体部1201上，可使用第2壳体部1202保护操作按钮1204，在携带便携电话时，可防止操作按钮1204被误操作。并且，通过从第1壳体部1201打开第2壳体部1202，可在观察显示体1208的同时，操作操作按钮1204，或者可在使用扬声器1209和麦克风1205的同时进行通话，或者可在操作操作按钮1204的同时进行摄像。
并且，通过使用蚌壳型结构，可把显示体1208配置在第2壳体部1202的大致一面的整个面上，无损作为便携电话机的便携性，可放大显示体1208的尺寸，可提高视认性。
在上述结构中，在该便携电话机中，特征在于，构成为在第1壳体部1201内设置内部无线通信用天线1207，以及在第2壳体部1202内设置内部无线通信用天线1210，从而通过使用了这些内部无线通信用天线1207和1210的内部无线通信进行在第1壳体部1201和第2壳体部1202之间的数据传送。
即，在图12的便携电话机中，内部无线通信用天线1207与图11的电子装置中的发送天线1110相对应，内部无线通信用天线1210与图11的电子装置中的接收天线1111相对应。
在图12的便携电话机中，在内部无线通信用天线1207侧(第1壳体部1201侧)设置有与图11的电子装置中的包含与发送部1102相对应的电路部的发送部块1112相当的电路部。
并且，同样，在图12的便携电话机的内部无线通信用天线1210侧(第2壳体部1202侧)设置有与图11的电子装置中的包含与接收部1106相对应的电路部的接收部块1113相当的电路部。
另外，对于图11的装置，如所述那样，发送侧和接收侧的假定是为了方便起见的，可将装置构成为进行双向通信这一点，当然在图12中也是适合的。
根据上述结构，例如，可经由外部无线通信用天线1206，通过使用了内部无线通信用天线1207和1210的内部无线通信，把取入到第1壳体部1201内的图像数据或声音数据发送到第2壳体部1202，把图像显示在显示体1208上，或者从扬声器1209输出声音。
并且，可通过使用了内部无线通信用天线1207和1210的内部无线通信，从第2壳体部1202把由摄像元件1212所摄像的摄像数据发送到第1壳体部1201，并通过外部无线通信用天线1206送出到外部。如上所述，没有必要有线进行在第1壳体部1201和第2壳体部1202之间的数据传送，也没有必要使多管脚的挠性布线基板通过铰链1203。
因此，不会招致铰链1203的结构复杂化，因此，可避免安装工序的繁杂化，可在抑制成本上升的同时，实现便携电话的小型薄型化和可靠性的提高，并且无损作为便携电话机的便携性，可实现便携电话的大画面化和多功能化。
这样，即使在设备内部使用无线通信用于信号传送时效果也大，而当将使用了基于本发明的脉冲产生电路的脉冲通信用于内部通信时，可进行给予干扰性和抗干扰性优良的无线通信。即，即使在像便携电话机那样，另行具有作为设备本来目标的通信电路的电子设备中，也能把对作为其本来目标的无线通信的影响或妨碍、或者从作为设备本来目标的无线通信受到的影响或妨碍抑制到极小。
(第11实施方式)图13是表示把参照图11所说明的无线通信应用于旋转式便携电话机的示例的图。在图13中，在第1壳体部1321的表面配置有操作按钮1324，并在第1壳体部1321的下端设置有麦克风1325，在第1壳体部1321的上端设置有外部无线通信用天线1326。并且，在第2壳体部1322的表面设置有显示体1328，并在第2壳体部1322的上端设置有扬声器1329。
并且，在第1壳体部1321内设置有内部无线通信用天线1327，并在第2壳体部1322内设置有内部无线通信用天线1330，构成为在第1壳体部1321和第2壳体部1322之间进行内部无线通信。
第1壳体部1321和第2壳体部1322通过作为结合机构部的铰链1323连接，通过以铰链1323为支点使第2壳体部1322水平旋转，可把第2壳体部1322重叠配置在第1壳体部1321上，或者可使第2壳体部1322偏离第1壳体部1321。
如上所述，通过把第2壳体部1322重叠配置在第1壳体部1321上，可使用第2壳体部1322保护操作按钮1324，在携带便携电话机时，可防止操作按钮1324被误操作。并且，通过使第2壳体部1322水平旋转，并使第2壳体部1322偏离第1壳体部1321，可在观察显示体1328的同时操作操作按钮1324，或者可在使用扬声器1329和麦克风1325的同时进行通话。
在图13的便携电话机中，特征在于，构成为在第1壳体部1321内设置内部无线通信用天线1327，并在第2壳体部1322内设置内部无线通信用天线1330，从而通过使用了这些内部无线通信用天线1327和1330的内部无线通信，进行在第1壳体部1321和第2壳体部1322之间的数据传送。
即，在图13的便携电话机中，内部无线通信用天线1327与图11的电子装置中的发送天线1110相对应，内部无线通信用天线1330与图11的电子装置中的接收天线1111相对应。
在图13的便携电话机中，在内部无线通信用天线1327侧(第1壳体部1321侧)设置有与图11的电子装置中的包含与发送部1102相对应的电路部的发送部块1112相当的电路部。
并且，同样，在图13的便携电话机的内部无线通信用天线1330侧(第2壳体部1322侧)设置有与图11的电子装置中的包含与接收部1106相对应的电路部的接收部块1113相当的电路部。
另外，对于图11的装置，如所述那样，发送侧和接收侧的假定是为了方便起见的，可将装置构成为进行双向通信这一点，当然在图13中也是适合的。
根据上述结构，例如，可经由外部无线通信用天线1326，通过使用了内部无线通信用天线1327和1330的内部无线通信，把取入到第1壳体部1321内的图像数据或声音数据发送到第2壳体部1322，把图像显示在显示体1328上，或者从扬声器1329输出声音。
如上所述，没有必要有线地进行在第1壳体部1321和第2壳体部1322之间的数据传送，也没有必要使多管脚的挠性布线基板通过铰链1323，可抑制铰链1323的结构复杂化，并可避免安装工序的繁杂化，可在抑制成本上升的同时，实现便携电话的小型薄型化和可靠性的提高，并且无损作为便携电话机的便携性，可实现便携电话的大画面化和多功能化。
另外，上述无线通信技术也能应用于摄像机、PDA(Personal DigitalAssistance个人数字助理)、笔记本型个人计算机等。
(第12实施方式)图14是表示把参照图11所说明的无线通信应用于笔记本型个人计算机的示例的图。在图14中，本例的笔记本型个人计算机被分成主体部1405和显示部1409，通过作为结合机构部的铰链1407而一体化。在主体部1405内设置有负责整体功能控制的主体部基板1403，作为输入装置的键盘1404，以及通过主体基板1403上的电子电路控制来生成显示数据的液晶控制器1408。
并且，在显示部1409内设置有作为显示装置的液晶显示体1406。并且，在主体部1405和显示部1409内分别设置有用于相互进行无线通信的发送天线1412和接收天线1410。并且，主体部1405和显示部1409通过用于相互进行有线通信或电源供给的线路1411连接。通过该有线路径传送低速信号是容易的，可传送无线通信部的同步信号。因此，在无线通信部中不需要同步捕捉或跟踪的麻烦过程或电路，可使电路简化。并且，还能发送用于强化安全性的加密密钥，在任意变更密钥的同时进行无线通信。
在该笔记本型个人计算机中，特别是，由液晶控制器1408产生的显示数据从发送部1410经过发送天线1412转换成电磁波(电波)并在空间传播。从发送天线1412所发送的电磁波信号由接收天线1410接收，通过接收部1402被发送到液晶驱动器1401，并显示在液晶显示体1406上。
在上述结构中，发送天线1412与图11的电子装置中的发送天线1110相对应，接收天线1410与图11的电子装置中的接收天线1111相对应。
在图14的笔记本型个人计算机中，在发送天线1412侧(笔记本型个人计算机主体部1405侧)设置有与图11的电子装置中的包含与发送部1102相对应的电路部的发送部块1112相当的电路部。
并且，同样，在图14的笔记本型个人计算机的接收天线1410侧(显示部1409侧)设置有与图11的电子装置中的包含与接收部1106相对应的电路部的接收部块1113相当的电路部。
另外，对于图11的装置，如所述那样，发送侧和接收侧的假定是为了方便起见的，可将装置构成为进行双向通信这一点，当然在图13中也是适合的。
在上述笔记本型个人计算机中，由于在主体部1405和显示部1409之间，通过无线通信传送应显示在作为显示装置的液晶显示体1406上的信息，因而可减少必须通过铰链1407的信号线的数量，可抑制结构的复杂化，并可避免安装工序的繁杂化，可在抑制成本上升的同时，实现可靠性的提高。
以上，对作为笔记本型个人计算机的实施方式作了说明，然而当然也能把相同的技术思想应用于比笔记本型小的所谓移动式计算机、已述的PDA以及其他便携信息终端装置。
(第13实施方式)在参照图11至图14所说明的实施方式中采用了以下结构应用参照图1至图10所说明的脉冲产生电路在各自安装有电子电路且由机构部结合的两个壳体间通过无线通信进行信号收发。
然而，本发明的技术思想不限于在这样分成两部分的壳体间通过无线通信进行信号收发的方式。
即，可采用以下方式在同一壳体内具有与图11的发送部块1112相对应的发送用电路部、以及与接收部块相对应的接收用电路部，在该发送和接收用的两电路部之间应用参照图1至图10所说明的脉冲产生电路来进行通信。下面，对该实施方式进行例示，对本发明的技术思想作进一步说明。
图15是示出本发明的电子装置的实施例之一的液晶投影仪的结构的图，图15(a)是示出液晶投影仪的要部的图，图15(b)是表示图15(a)的液晶投影仪内的一个光阀的详情的图。
在图15(a)中，投影仪的壳体1510的大部分被光学系统占据。即，从光源1501所发出的光(白色光)由光学系统1502(虚线内)分解成三原色。这里，光学系统1502主要由半反射镜HM、光学滤光器以及透镜LZ构成。各个光由采用液晶的光阀1505、光阀1506、以及光阀1507进行光调制，之后由采用棱镜构成的光学系统1503进行合成，并由光学系统1504进行放大投影。
用于控制光阀1505、光阀1506、以及光阀1507的电路被安装在基板1508、1509上。调制器1512对光阀控制用的显示数据信号进行调制，并作为电磁波从发送天线1511进行放射。
在图15(b)中，采用对利用透过液晶的遮光器1521进行驱动的半导体集成电路的液晶驱动器1522(通常由多个半导体集成电路构成)通过接收天线1523接收从图15(a)的发送天线1511所发送的显示数据信号，并根据对该所接收的信号进行了解调的信号驱动遮光器1521。
另一方面，在本例的投影仪中构成为可通过连接器1524接收用于驱动遮光器1521或液晶驱动器1522的功率。
基于从发送天线1511复用发送的电磁波的显示数据信号，采用基于码扩展的方法、使用不同电磁波的调制频率的方法、或者决定时隙来进行寻址的方法等，被指定特定的正规接收电路块(模块)，以便将这些复用的信号进行分离而能各自接收。
通过采取这种寻址方法，从发送天线1511所发送的电磁波信号被正确传送到三个光阀中的指定光阀。地址指定可以针对各光阀进行，并且，如图15(b)所示，也能针对在一个光阀上安装有多个液晶驱动器的各方进行地址指定。
以上，从作为参照图15(a)和图15(b)所说明的液晶投影仪的实施方式容易理解，本实施方式的电子装置可以是将发送用电路部(在图15的装置中，对光阀控制用的显示数据信号进行调制、并作为电磁波提供给发送天线1511的调制器1512和发送天线1511等，与图11的发送部块1112相对应)和接收用电路部(在图15的装置中，是接收天线1523和对由该接收天线1523所接收的信号进行解调来取得用于驱动遮光器1521的信号的电路部，与图11的接收部块相对应)收容在同一壳体内而构成的电子装置。该发送用电路部具有把发送信号转换成电磁波信号的电磁波转换部、以及无线发送电磁波信号的发送部。该接收用电路部具有接收上述电磁波信号的接收部、以及将所接收的电磁波信号恢复到上述发送信号的电磁波恢复部。
详细地说，显然，上述技术具有用于在安装于同一壳体内的多个电路块或电路基板中的规定的相互间通过无线进行信号收发的至少一对无线部，而且，对应的上述无线部是应用上述各种方式中的任意一种脉冲产生电路而构成的电子装置。
在上述结构中，发送用电路部和接收用电路部分别可作为电路基板或电路块进行模块化而构成。
然后，在上述结构的电子装置中，可通过电磁波无线进行信号收发，信号在空间传播来传递，因而不需要使用挠性基板或连接器等的布线，消除了布线引起的成本高或可靠性下降的疑虑。
并且，还能避免伴随阻抗匹配用的终端或数据传送速度的高速化的耗能的增大的问题。并且，没有布线布局和部件配置的制约，可改善电子装置的设计或使用便利性。
并且，由于信号传送在同一壳体内的极近距离进行，因而在信号传送中使用的电磁波只要能确保在该距离内的通信即可，由于可使放射电磁波的强度下降到极限，因而EMI特性在本质上得到改善，对策变得容易。
特别是，在参照图15所例示的液晶投影仪的情况下，以往，在液晶投影仪内，壳体体积的大部分被光学系统占据，必须避开光路径来进行布线，或者避开光路径来配置部件，并且，由于从光源所发出的热蓄积在壳体内，因而还需要布线的热对策。这里，通过实施本发明，使用电磁波将信号进行空间传送，因而以往的这种困难得到显著缓解。
本发明如果在利用短脉冲的UWB通信中使用，则其效果特别大。
权利要求
1.一种脉冲产生电路，其特征在于，将多个延迟要素进行级联连接以构成规定环路，当规定的输入脉冲被提供给该级联连接的始端部时，使用逻辑电路对在该多个延迟要素间的节点部和该级联连接的终端部的各部中的规定的多个部中发现的信号实施有效的频率倍增处理，取得比上述输入脉冲频率高的输出脉冲。
2.一种脉冲产生电路，其特征在于，该脉冲产生电路具有按规定级数进行了级联连接的延迟电路；多个第1逻辑电路，其与该延迟电路的输出连接，产生与该延迟电路的每1级的延迟量相当的时间宽度的脉冲；以及第2逻辑电路，其取得该多个第1逻辑电路的输出的“或”。
3.一种脉冲产生电路，其特征在于，该脉冲产生电路具有延迟电路，其将可对延迟量进行电控制的缓冲电路按规定级数进行级联连接而成；多个第1逻辑电路，其与该延迟电路的输出连接，产生与该延迟电路的每1级的延迟量相当的时间宽度的脉冲；第2逻辑电路，其取得该多个第1逻辑电路的输出的“或”；比较电路，其把上述延迟电路的延迟量和基准延迟量进行比较；以及根据该比较电路的输出控制上述缓冲电路的延迟量的电路。
4.一种脉冲产生电路，其特征在于，该脉冲产生电路具有延迟电路，其将可对延迟量进行电控制的第1缓冲电路按规定级数进行级联连接而成；多个第1逻辑电路，其与该延迟电路的输出连接，产生与该延迟电路的每1级的延迟量相当的时间宽度的脉冲；第2逻辑电路，其取得该多个第1逻辑电路的输出的“或”；振荡电路，其配备有具有与上述第1缓冲电路相似的电气特性的第2缓冲电路；以及锁相环，其包含该振荡电路，并通过比较该振荡电路的输出和基准频率来对上述第2缓冲电路的延迟量进行反馈控制，以便把该振荡电路的振荡频率锁相到基准频率；所述脉冲产生电路将上述第1缓冲电路的延迟量控制成与上述锁相环的反馈控制相同。
5.一种脉冲产生电路，其特征在于，该脉冲产生电路具有延迟电路，其将可对延迟量进行电控制的缓冲电路按规定级数进行级联连接而成；多个第1逻辑电路，其与该延迟电路的输出连接，产生与该延迟电路的每1级的延迟量相当的时间宽度的脉冲；第2逻辑电路，其取得该多个第1逻辑电路的输出的“或”；开关单元，其使上述延迟电路的规定级的缓冲电路的输出和该延迟电路的输入连接来形成环形振荡电路；锁相环，其包含该环形振荡电路；以及把被该锁相环锁定到基准频率时的信号保持为上述缓冲电路的延迟量的控制信号的单元；所述脉冲产生电路把上述第1和第2逻辑电路的动作定时设定为上述锁相环被解除、而且上述缓冲电路的延迟量被控制成与上述锁相环的锁定时的延迟量相等的时刻。
6.一种脉冲产生电路，其特征在于，该脉冲产生电路具有振荡电路，其将多级延迟电路和1个门电路呈环状连接而成；多个第1逻辑电路，其根据该振荡电路的各级的输出产生与该各级的延迟量相当的时间宽度的脉冲；以及第2逻辑电路，其取得该多个第1逻辑电路的输出的“或”。
7.根据权利要求2或6所述的脉冲产生电路，其特征在于，上述延迟电路构成为可对延迟量进行控制，而且该延迟量可被控制成规定值。
8.一种脉冲产生电路，其特征在于，该脉冲产生电路具有振荡电路，其将可对延迟量进行电控制的多个缓冲电路和门电路呈环状连接而成；多个第1逻辑电路，其根据该振荡电路的各级的输出产生与该各级的延迟量相当的时间宽度的脉冲；第2逻辑电路，其取得该多个第1逻辑电路的输出的“或”；比较电路，其把上述各级的延迟量和基准延迟量进行比较；以及根据该比较电路的输出控制上述缓冲电路的延迟量的电路。
9.一种脉冲产生电路，其特征在于，该脉冲产生电路具有振荡电路，其将可对延迟量进行电控制的多个第1缓冲电路和门电路呈环状连接而成；多个第1逻辑电路，其根据该振荡电路的各级的输出产生与该各级的延迟量相当的时间宽度的脉冲；第2逻辑电路，其取得该多个第1逻辑电路的输出的“或”；振荡电路，其配备有具有与上述第1缓冲电路相似的电气特性的第2缓冲电路；以及锁相环，其包含该振荡电路，并通过比较该振荡电路的输出和基准频率来对上述第2缓冲电路的延迟量进行反馈控制，以便把该振荡电路的振荡频率锁相到基准频率；所述脉冲产生电路将上述第1缓冲电路的延迟量控制成与上述锁相环的反馈控制相同。
10.根据权利要求3～5或者权利要求7～9中的任意一项所述的脉冲产生电路，其特征在于，上述可控制的缓冲电路由CMOS反相器和对流入到该CMOS反相器中的电流进行控制的单元构成。
11.根据权利要求3～5中的任意一项所述的脉冲产生电路，其特征在于，上述可控制的缓冲电路是具有CMOS电流模式逻辑电路的缓冲电路，通过该缓冲电路的流入电流控制，使延迟量可变。
12.根据权利要求2～11中的任意一项所述的脉冲产生电路，其特征在于，上述第1和第2逻辑电路具有CMOS电流模式逻辑电路。
13.一种脉冲产生电路，其特征在于，该脉冲产生电路具有级联连接的N+1级的延迟电路；第1“与”电路，其取得上述延迟电路的第i级的输出Di和上述延迟电路的第i-1级的输出的“非”XDi-1之间的“与”；第2“与”电路，其取得上述延迟电路的第i级的输出Di的“非”XDi和上述延迟电路的第i+1级的输出Di+1之间的“与”；以及开关单元，其在上述第1“与”电路输出是“真”时，与第1电位电平连接，在上述第2“与”电路输出是“真”时，与第2电位电平连接，除此以外，与第3电位电平连接，其中，N是正整数，i是1≤i≤N的偶数。
14.根据权利要求13所述的脉冲产生电路，其特征在于，上述延迟电路可对延迟量进行控制，而且该延迟量被控制成规定值。
15.根据权利要求13或14所述的脉冲产生电路，其特征在于，上述延迟电路由N+1级的MOS反相器和对流入到上述MOS反相器中的电源电流进行控制的单元构成，通过电源电流的控制，把上述延迟电路的该延迟量控制成规定值。
16.根据权利要求13～15中的任意一项所述的脉冲产生电路，其特征在于，上述第1或第2“与”电路具有使输出信号的迁移时间不重合地进行控制的单元。
17.根据权利要求13～16中的任意一项所述的脉冲产生电路，其特征在于，上述第1“与”电路中取得延迟电路的第2级的输出D2和上述延迟电路的第1级的输出的“非”XD1之间的“与”的“与”电路、以及上述第2“与”电路中取得上述延迟电路的第N级的输出DN的“非”XDN和上述延迟电路的第N+1级的输出DN+1之间的“与”的“与”电路具有把其输出为“真”的时间设定成比其他短的单元。
18.根据权利要求13～17中的任意一项所述的脉冲产生电路，其特征在于，由上述第1“与”电路中取得延迟电路的第2级的输出D2和上述延迟电路的第1级的输出的“非”XD1之间的“与”的“与”电路、以及上述第2“与”电路中取得上述延迟电路的第N级的输出DN的“非”XDN和上述延迟电路的第N+1级的输出DN+1之间的“与”的“与”电路控制的上述开关单元，其导通阻抗被设定成比其他开关单元大。
19.根据权利要求13～18中的任意一项所述的脉冲产生电路，其特征在于，省略上述延迟电路的初级，并连接输入给上述延迟电路的输入信号而取代初级输出信号。
20.一种电子装置，其特征在于，把用于在由结合机构部结合成关于姿势或位置容许相对位移且各自安装有电子电路的多个壳体之间，无线地进行信号收发的无线部配备在各对应的上述壳体内，而且上述无线部应用权利要求1～19中的任意一项所述的脉冲产生电路而构成。
21.一种便携电话机，其特征在于，该便携电话机具有第1壳体和第2壳体，其由结合机构部结合成关于姿势或位置容许相对位移且各自安装有电子电路；以及各无线部，其分别设置在上述第1壳体和第2壳体内，用于在上述第1壳体和第2壳体之间无线地进行信号收发；而且，对应的上述无线部应用权利要求1～19中的任意一项所述的脉冲产生电路而构成。
22.一种个人计算机，其特征在于，该个人计算机具有第1壳体和第2壳体，其由结合机构部结合成关于姿势或位置容许相对位移且各自安装有电子电路；以及各无线部，其分别设置在上述第1壳体和第2壳体内，用于在上述第1壳体和第2壳体之间无线地进行信号收发；而且，对应的上述无线部应用权利要求1～19中的任意一项所述的脉冲产生电路而构成。
23.一种电子装置，其特征在于，该电子装置具有用于在安装于同一壳体内的多个电路块或电路基板中的规定的相互之间，通过无线进行信号收发的至少一对无线部，而且，对应的上述无线部应用权利要求1～19中的任意一项所述的脉冲产生电路而构成。
24.一种信息传送方法，该信息传送方法在由结合机构部结合成关于姿势或位置容许相对位移且各自安装有电子电路的多个壳体之间，无线地进行信号收发，其特征在于，应用权利要求1～19中的任意一项所述的脉冲产生电路来进行上述无线信号收发。
全文摘要
本发明提供一种脉冲产生电路和使用该电路的设备及信息传送方法。所述脉冲产生电路可使用简单电路以低耗能容易地产生高频带脉冲、且不使用高成本半导体工艺就能实现。所述脉冲产生电路构成为具有按规定级数进行了级联连接的反相电路(101～109)；多个NAND电路(110～113)，其每隔1级与这些反相电路(101～109)中的一个反相电路的输入输出侧连接，产生与该所连接的各级的反相电路(102、104、106、108)的延迟量相当的时间宽度的脉冲；以及NOR电路(114)，其取得这些NAND电路(110～113)的输出的“或”。
文档编号H03K3/027GK1933328SQ20061015385
公开日2007年3月21日 申请日期2006年9月13日 优先权日2005年9月13日
发明者池田胜幸 申请人:精工爱普生株式会社