双目立体显示视频处理的存储器存储及读写控制方法

文档序号:7945735阅读:211来源:国知局
专利名称:双目立体显示视频处理的存储器存储及读写控制方法
技术领域
本发明涉及一种双目立体显示视频存储器处理数据的方法,具体涉及一
种采用单片SDMM存储器存储以及读写控制的方法,以实现双目立体显示设 备中3D (三维)复合视频解码和双目显示帧频提升功能。
背景技术
立体显示技术可以表现图像的景深感、层次感和真实感,应用领域非常 广泛,已成为未来显示技术的发展趋势。双目显示技术作为立体显示技术的 代表,将两个相同的显示模块分别用于左右眼显示,使得观看者不受观看位 置的限制,具有较大的视场,增加了观看的自由度和现场感。
基于双目视差的立体视频格式有左右格式、上下格式、交错格式、及换 页格式等。其中目前最常见到的为交错式中的行交叉格式,即将具有立体视 觉的左眼图奇数行与右眼图的偶数行抽取出来,复制到输出图的同样位置行, 复合成输出图像。第二幅立体图的抽取方式跟第一副相同,依次循环即可得 到连续图像。如此方法复合出的视频常为NTSC制(有效数据72(^240,场频 59.94Hz),或PAL制(有效数据720*288,场频50Hz)。如果直接将奇偶行数据 提取出来然后分别送到左右眼显示,会直接使场频减半NTSC制式变为 29.97Hz, PAL制式变为25Hz,从而引起严重的闪烁现象。
现有处理交错式行交叉格式立体视频信号的方法由于采用传统的模拟视 频信号解码器,并且双目立体显示视频数据处理的方法需要使用两片存储器 来分别作为3D亮色分离时用到的帧存储器和实现双路输出及帧频提升时用 到的帧存储器。因此,清晰度不高、亮色串扰严重,并且浪费了大量的存储 资源。

发明内容
针对背景技术中提到的上述问题,本发明的目的在于,提供一种在双目
立体显示视频处理中高效利用帧存储器SDRAM容量和带宽来实现立体复合视 频信号及解码信号的存储及读写控制方法。该方法采用一片SDRAM,通过对 存储空间的合理分配和对读写控制的优化设计,使其同时作为立体复合视频 信号3D解码时的帧存,以及作为实现双目立体显示时帧频提升时用的帧存。 从而显著提高SDRAM的资源和带宽利用率。
为达到以上目的,本发明是釆取如下技术方案予以实现的
一种双目立体显示视频处理的存储器存储及读写控制方法,其特征在于, 使用一片具有四个区域bank的存储器SDRAM做为帧存储器,将四个区域 bank按照存储内容和功能分为两个部分,第一部分包括两个区域,分别为第 一区域bank0和第二区域bankl;第二部分包括其余两个区域,分别为第三 区域bank2和第四区域bank3;输入的复合视频信号为3D解码要用到的8场 信号,通过读写控制,首先存储在第一区域bankO和第二区域bankl中,然 后根据复合视频信号3D解码的需要将复合视频信号读出;为了优化存储空 间并降低存取的频度,将解码和转换之后的16位宽的4场YUV4:2:2信号, 存储在SDRAM的第三区域bank2和第四区域bank3中,通过读写控制,再 根据实现双目立体显示帧频提升的需要将其读出。
上述方案中,所述对立体复合视频信号的存储为帧存储器SDRAM的 四个区域bank0-bank3,每个区域的地址大小为2048行256列,经ADC采 样后的CVBS信号具有10bit的位宽,NTSC制每场信号为240行720列,PAL 制每场信号为288行720列,将每场信号行方向上连续的3个象素点合并为 30bit后一次写入SDRAM中指定的一个地址, 一行CVBS信号正好对应 SDRAM中一个区域bank —行中的720/3=240个地址,所以能将一行CVBS 信号放置在一个区域bank中的一行;这样,存放一场NTSC制CVBS信号占 据一个区域bank中的240列240行,而存放一场PAL制CVBS信号占据一 个区域bank中的240列288行。
所述对立体复合视频信号的读写控制为对NTSC制信号和PAL制信号进行解码时均存储八场数据,每四场数据存放在一个bank里,对NTSC制信 号解码时对SDRAM的读写操作为读的数据比写的数据始终滞后2场,如 读第0场数据fidd0时写第2场数据field2,读第1场数据fiekil时写第3场 数据field3,读第2场数据fidd2时写第4场数据fidd4,依次类推。对PAL 制信号解码时对SDRAM的读写操作为读的数据比写的数据始终滞后4场, 如读第0场数据field0时写第4场数据field4,读第1场数据fieldl时写第5 场数据fieki5,读第2场数据fidd2时写第6场数据fidd6,依次类推。
所述对解码和转换之后的YUV4:2:2信号存储为解码和转换之后的 YUV4:2:2信号是16bit的,将每场信号行方向上连续的2个点合并为32bit 后一次写入SDRAM中的一个地址, 一行CVBS信号需要占据SDRAM中的 720/2=360个地址,这样就将每场YUV4:2:2信号在列方向上的第256*2=512 处进行分割,每行的前512个点正好存放在SDRAM的一行,256个地址中, 再将每行的后104*2=208个点放在每行前512个点存放的行地址加512行的 行地址处;
所述解码和转换之后的YUV4么2信号读写控制为当前场的信号为奇 场时,控制SDRAM中读出它的前二场信号,即一偶场信号;同样,当前场 的信号为偶场时,控制SDRAM中读出它的前一场信号,即一奇场信号,具 体的读写操作可表述为写第1场数据Fieldl (假定为奇场)时读它的前一 场数据即第0场数据FiddO (则为偶场),写第2场数据Fidd2 (则为偶场) 时读它的前一场数据即第l场数据Fiddl (则为奇场),依次类推。 与现有技术相比,本发明的技术特点是
1. 该方法对SDRAM的存储空间和带宽的利用率较高。因为其将解码器 进行3D亮色分离时用到的SDRAM和实现双路输出及帧频提升时用到的 SDRAM进行了合并,从而达到了减少存储资源的目的。
2. 为了减少行存,在实现双路输出时合理的利用了当前的视频信号,即 解码后送到SDRAM之前的信号,同时优化设计了控制部分,使得减少行存 储器的使用。
6本发明通过SDRAM存储器合理有效的分配存储空间和存取控制操作, 可实现利用单片帧存储器完成实现立体复合视频信号3D解码和双目显示帧 频提升的双重功能。


图1是本发明SDRAM的存储分配和读写控制方法的整体结构框图。 图2是图1中一场NTSC制立体复合视频信号在SDRAM中存放的示意图。
图3是图1中一场PAL制立体复合视频信号在SDRAM中存放的示意图。 图4是图1中8场NTSC制信号的存放和其解码时对SDRAM读写顺序 示意图。
图5是图1中8场PAL制信号的存放和其解码时对SDRAM的读写顺序 示意图。
图6是图1中一场NTSC制YUV4:2:2信号在SDRAM中存放的示意图。 图7是图1中一场PAL制YUV4:2:2信号在SDRAM中存放的示意图。 图8是图1中4场NTSC制或PAL制YUV4:2:2信号的存放和实现双路 立体输出时对SDRAM的读写示意图。
具体实施例方式
下面结合附图对本发明进行进一步的详细说明。
参见图1,本发明使用一片具有四个bank的SDRAM存储器做为帧存储 器,该存储器采用美光公司型号为mt481c2m32b2的32位宽SDRAM存储器。 将四个bank按照存储内容和功能分为两个部分,第一部分为其中两个bankO 和bankl用来存储用于立体复合视频信号3D解码用到的8场信号,第二部分 包括其余两个bank2和bank3,用来存储解码之后用于实现双目立体显示帧 频提升用到的4场YUV4:2:2信号。
本发明读写控制方法包括两个主要方面向SDRAM中存储立体复合视 频信号和向SDRAM中存储解码后的YUV4:2:2信号。同时,因为NTSC制信号和PAL制信号有区别,所以这两种制式信号的存取映射略有不同,具体 实现方法如下
1) 3D解码时对一场复合视频信号的存放
为了实现3D自适应亮色分离,必须使用帧存储器SDRAM存储若干场 CVBS信号以供使用。本发明使用的32bit位宽的SDRAM共有4个bank,每 个bank大小为2048行256列,经ADC(模数转换器)采样后的CVBS (复合 视频信号)信号具有10bit的位宽,NTSC制每场信号为240行720列,PAL 制每场信号为288行720列,因此本发明将每场信号行方向上连续的3个象 素点合并为30bit后一次写入SDRAM区域bank0或bankl的一个地址。这 样, 一行CVBS信号正好对应SDRAM bank0或bankl —行中的720/3=240 个地址,所以就将一行CVBS信号放置在bankO或bankl中的一行。这样, 存放一场NTSC制CVBS信号占据bank0或bankl中的240列240行,参见 图2;而存放一场PAL制CVBS信号占据bankO或bankl中的240列288行, 参见图3。
2) 3D解码对多场复合视频信号的存储和对其的读写操作
NTSC和PAL两种制式的信号解码也是有差异的。经过行锁时钟采样后 的NTSC制信号相邻两行对应象素点相位差为180° ,相邻两场的相位差为 180° ,每四场信号为一个周期,对其进行解码时需要存相邻四场数据。PAL 制被称为逐行倒相正交平衡调幅制,行锁时钟采样后的相邻两行对应象素点 的相位差为90° ,相隔1行相位差为180° ,相邻两场相位差为90° ,相隔 1场相位差为180° ,每八场信号为一个周期,对其进行解码时需要存相邻八 场数据。为了使操作统一,对这两种制式的信号进行解码时均存储八场数据, 每四场数据存放在一个bank0或bankl里。对NTSC制信号解码时对SDRAM 的读写顺序见图4,即读的数据比写的数据始终滞后2场,如读第O场数据 fieldO时写第2场数据field2,读第1场数据fieldl时写第3场数据field3,读 第2场数据field2时写第4场数据fidd4,依次类推。对PAL制信号解码时 对SDRAM的读写顺序见图5,即读的数据比写的数据始终滞后4场,如读 第0场数据fieldO时写第4场数据fidd4,读第1场数据fieldl时写第5场数据fidd5,读第2场数据fidd2时写第6场数据field6,依次类推。
3) 对一场解码后的视频信号的存储
为了实现双目立体显示和帧频提升,本发明将解码后的24位宽YUV4:4:4 信号转换为16位宽的YUV4:2:2信号,然后把行方向上连续的2个象素点合 并为32bit后一次写入SDRAM bank2或bank3中的一个地址。这样, 一行 CVBS信号需要占据SDRAM中的720/2=360个地址,而每个bank每行对应 256个地址,所以将每行的前512个点正好存放在SDRAM bank2或bank3 中的一行,再将每行的后208个点放在前一部分数据存放的行地址加512行 的行地址处。对于一场NTSC制的YUV4:2:2信号的存放参加图6,对于一场 PAL制的YUV4:2:2信号的存放参加图7。
4) 双目立体显示时对多场解码后的视频信号的存储和对其的读写操作顺

为了实现交错式行交叉立体信号的双目立体显示,必须保证显示终端左 路视频输出始终为奇场信号,右路视频输出始终为偶场信号,同时保证50Hz 和60Hz的场频,因此需要将4场16位宽的YUV4:2:2数据存入SDRAM中, 这4场数据在SDRAM中的存放见方式参见图8。当前场的信号为奇场时, 控制使得从SDRAM中读出的是它的前一场信号,即一偶场信号;同样,当 前场的信号为偶场时,控制使得从SDRAM中读出它的前一场信号,即一奇 场信号,具体的读写操作为写第1场数据Fieldl (假定为奇场)时读它的 前一场数据即第0场数据FieldO (则为偶场),写第2场数据Fidd2 (则为偶 场)时读它的前一场数据即第l场数据Fiddl (则为奇场),依次类推。
权利要求
1.一种双目立体显示视频处理的存储器存储及读写控制方法,其特征在于,使用一片具有四个区域bank的存储器SDRAM做为帧存储器,将四个区域bank按照存储内容和功能分为两个部分,第一部分包括两个区域,分别为第一区域bank0和第二区域bank1;第二部分包括其余两个区域,分别为第三区域bank2和第四区域bank3。输入的复合视频信号为3D解码要用到的8场信号,通过读写控制,首先存储在第一区域bank0和第二区域bank1中,然后根据复合视频信号3D解码的需要将复合视频信号读出;为了优化存储空间并降低存取的频度,将解码和转换之后的16位宽的4场YUV4:2:2信号,存储在SDRAM的第三区域bank2和第四区域bank3中,通过读写控制,再根据实现双目立体显示帧频提升的需要将其读出。
2. 如权利要求1所述的双目立体显示视频处理的存储器存储及读写控 制方法,其特征在于所述对立体复合视频信号的存储为帧存储器SDRAM的四个区域 bank0- bank3,每个区域的地址大小为2048行256列,经ADC采样后的 CVBS信号具有10bit的位宽,NTSC制每场信号为240行720列,PAL制每 场信号为288行720列,将每场信号行方向上连续的3个象素点合并为30bit 后一次写入SDRAM中指定的一个地址, 一行CVBS信号正好对应SDRAM 中一个区域bank —行中的720/3=240个地址,所以能将一行CVBS信号放置 在一个区域bank中的一行;这样,存放一场NTSC制CVBS信号占据一个 区域bank中的240列240行,而存放一场PAL制CVBS信号占据一个区域 bank中的240列288行;所述对立体复合视频信号的读写控制为对NTSC制信号和PAL制信号 进行解码时均存储八场数据,每四场数据存放在一个bank里,在NTSC制信 号解码时对SDRAM的读写操作为读的数据比写的数据始终滞后2场,如 读第0场数据field0时写第2场数据fidd2,读第1场数据fieldl时写第3场 数据field3,读第2场数据fieW2时写第4场数据field4,依次类推;对PAL 制信号解码时对SDRAM的读写操作为:读的数据比写的数据始终滞后4场,如读第0场数据fidd0时写第4场数据field4,读第1场数据fieldl时写第5 场数据field5,读第2场数据fidd2时写第6场数据fidd6,依次类推;所述对解码和转换之后的YUV4:2:2信号存储为解码和转换之后的 YUV4:2:2信号是16bit的,将每场信号行方向上连续的2个点合并为32bit 后一次写入SDRAM中的一个地址, 一行CVBS信号需要占据SDRAM中的 720/2=360个地址,这样就将每场YUV4:2:2信号在列方向上的第256*2=512 处进行分割,每行的前512个点正好存放在SDRAM的一行,256个地址中, 再将每行的后104*2=208个点放在每行前512个点存放的行地址加512行的 行地址处;所述解码和转换之后的YUV4:2:2信号读写控制为当前场的信号为奇 场时,控制从SDRAM中读出它的前一场信号,即为一偶场信号;同样,当 前场的信号为偶场时,控制从SDRAM中读出它的前一场信号,即一奇场信 号。
3、如权利要求2所述的双目立体显示视频处理的存储器存储及读写控制 方法,其特征在于所述解码和转换之后的YUV4:2:2信号读写控制具体为 假定第1场数据Fieldl为奇场数据,写Fiddl时读它的前一场数据即第0场 数据FieldO,该第0场数据FieldO则为偶场数据;写第2场偶场数据Field2 时读它的前一场数据即第1场奇场数据Fieldl,依次类推。
全文摘要
本发明公开了一种双目立体显示视频处理的存储器存储及读写控制方法,该方法仅用一片4bank的帧存储器SDRAM,利用其中的两个bank存储8场复合视频信号,而利用另外两个bank存储4场解码后的YUV4:2:2信号,通过合理的设计控制部分,使其读出的数据满足解码和双路立体输出的需求,大大提高了SDRAM的使用率和带宽。
文档编号H04N5/76GK101651809SQ20091002398
公开日2010年2月17日 申请日期2009年9月22日 优先权日2009年9月22日
发明者任鹏举, 婷 何, 孙宏滨, 超 张, 梅魁志, 葛晨阳, 赵季中, 伟 魏 申请人:西安交通大学
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1