专利名称：存储器地址产生装置、移动站和数据读写方法
技术领域：
本发明涉及转置存储器(transpose memory)，具体涉及产生存储器地址的装置。
转置存储器被用于移动通信系统的编码器，解码器或交错器中。对于具有图象传送功能的移动站，编码器对图象数据进行编码以将图象传送到相对方，解码器接收所编码的图象数据并将其解码为原始图象数据。交错器用于使CDMA通信系统中传送的数据的突发错误最小。
下面将对移动站的编码器和解码器进行说明。
图1显示现有技术编码器的方框图。
如图1所示，现有技术编码器设有2D DCT部分100，用于接收图象数据并对其进行两次离散余弦变换(DCT)；量化部分110，用于接收并量化来自DCT部分100的图象数据；Z字形扫描块(zigzagscanning block)120，用于以Z字形对在量化部分110被量化的图象数据的DC和AC分量进行扫描以对DC和AC分量进行编码。可变长度编码(VLC)部分130用于将短长度代码分配给从概率上考虑具有高发生频率的码元，并将长长度的代码分配给具有低发生频率的码元。通道缓冲器(channel buffer)140用于缓冲所编码的图象数据。逆量化部分150用于对来自量化部分110的DCT数据进行逆量化，2DIDCT部分160用于将来自逆量化部分150的DCT数据进行两次逆离散余弦变换(IDCT)。
2D DCT部分100设有第一DCT101，用于接收图象数据并对其进行DCT；转置存储器102，用于以行方向存储DCT图象数据并以列方向给出；第二DCT103，用于对来自转置存储器102的数据进行DCT。行方向地址发生器104产生转置存储器102的写地址，列方向地址发生器105产生转置存储器102的读地址。
2D IDCT部分160设有第一IDCT部分163，用于接收来自逆量化部分150的DCT数据并对其进行IDCT；转置存储器162，用于以行方向暂时存储IDCT数据并以列方向给出该数据；第二IDCT161，用于对来自转置存储器162的数据进行IDCT。行方向地址发生器164产生转置存储器162的写地址，列方向地址发生器165产生转置存储器162的读地址。Z字形扫描块120设有Z字形扫描部分121，用于对量化数据进行Z字形扫描。列方向地址发生器122和Z字形地址发生器123分别向Z字形扫描部分121提供扫描和输出地址。由于解码器与编码器具有相反对层的系统构造，因此此处省略对其的详细说明。
下面将对现有技术编码器的操作进行说明。在图象数据的相邻数据之间有高相关性。因此，通过使用正交变换特性执行两次一维操作，可以处理二维数据操作，例如DCT。因此，根据行方向地址发生器104以行方向产生的写地址，将在第一DCT101进行第一次一维操作的数据存储在转置存储器102中。利用在列方向地址发生器105以列方向产生的读地址，给出在转置存储器102以行方向所存储的数据，并在第二DCT103对其进行第二次一维操作。上述处理适用于IDCT处理，其区别在于，根据2D IDCT 160中转置存储器162以行方向产生的写地址来存储数据，并根据以列方向产生的读地址以列方向给出数据。同时，根据由列方向地址发生器122提供的列方向写地址，将数据提供给Z字形扫描部分121。在图2A和2B分别显示了转置存储器102的输入和输出图象数据的状态。
下面将对现有技术编码器中的列方向地址发生器进行说明。图3显示了图1中的行／列方向地址发生器。
如图3所示，由于来自转置存储器102或162的数据具有转置矩阵的形式，需要列方向地址发生器提供读地址，以便给出转置存储器102和162中所存储的数据。因此，列方向地址发生器105或165包括第一计数器300，用于通过在每次将一脉冲信号提供给一使能端子时对脉冲信号进行上计数(up counting)来提供2n(即，0，1，2，3，4，5，6，7，在n=3时)。初始值发生器310在每次由第一计数器300提供一新的值时采用一来自第一计数器300的新值作为初始值，第二计数器330用于重复计数2n，以每当计数值达到2n时产生进位信号，并将该进位信号作为使能信号提供给第一计数器300和初始值发生器310。此外，步长器(step sizer)340总是提供2n，并且累加器320使用来自初始值发生器310的信号作为初始值将来自步长器340的2n值累加2n次，然后传送该累加值。
下面将对列方向地址发生器的操作进行说明。如图4所示，假设转置存储器102或162是2n×2n的正方形。因此，当第一计数器300，第二计数器330和初始值发生器310被初始化时，第一计数器300提供“0”，使得初始值发生器310将累加器320初始化为“0”，以便由累加器320提供地址“0”。接着，累加器320加上来自步长器340的2n以便提供2n。累加器340连续加上来自步长器340的2n，以便提供重复累加的2n值(2×2n，3×2n，4×2n，5×2n，6×2n，…，22n-2n)，作为转置存储器102的第一列的地址。然后，提供多次重复的第二计数器330产生进位，该进位启动第一计数器300以提供“1”，初始值发生器310将累加器320初始化为“1”。因此，累加器320提供“1”，然后把来自步长器340的2n重复加到来自累加器320的“1”2n次，以便提供第二列的地址(“1”，1+2n，1+2×2n，1+3×2n，1+4×2n，1+5×2n，1+6×2n，…，1+22n-2n)。以相同方式，第一计数器300提供2，3，4，5，6和7，每当第一计数器300提供2，3，4，5，6和7时，累加器重复地累加来自步长器340的2n2n次。因此，列方向地址发生器可以产生关于2n×2n转置存储器的所有列的列方向读地址。
但是，如上所述，现有技术编码器在列方向地址发生器中具有各种问题。首先，现有技术列方向地址发生器中的两个计数器和两个累加器使硬件被复杂化，难于制造(例如大小增加，成本提高，时间延长等等)。此外，每个计数器、初始值发生器和累加器在列方向地址发生器的发生所需的合适时间的初始化，使得图象数据的编码或解码率降低或减慢。
为了适当地讲授附加或另选细节，特征和／或技术背景，在适当之处引入上述内容作为参考。
本发明的一个目的是至少解决上述问题和／或缺陷并提供至少下面所述的优点。
本发明的一个目的是提供一种产生存储器地址的装置，一种使用该装置的移动站，和一种用于写／读数据的方法，其实质地避免了由于现有技术的限制和缺陷所造成的一个或多个问题。
本发明的另一个目的是提供一种具有减小的尺寸的用于产生存储器地址的装置。
本发明的另一个目的是提供一种具有降低的成本的用于产生存储器地址的装置。
本发明的另一个目的是提供一种用于产生存储器地址的装置，其能够更快并且更高效地产生转置存储器的列方向地址。
本发明的另一个目的是提供一种用于产生存储器地址的装置，和一种用于写／读数据的方法，其中可以并行处理转置存储器的列方向地址和行方向地址，以便在同时交替地产生列方向地址和行方向地址。
为了整体或部分地实现至少这些目的和其它优点，并根据本发明的目的，如具体和广义地描述的，存储器地址发生器包括计数器，用于以2n位流连续产生22n个地址以提供行方向地址；和桶形移位器，用于对所产生的2n位流进行“n”位桶形移位以提供列方向地址。
为了进一步根据本发明整体或部分地实现以上目的，提供一种存储器地址发生器，包括计数器，用于连续产生22n个地址以提供第一2n位流和将第一2n位流移位“n”位得到的第二2n位流；和多路复用器，用于响应一选择信号从第一2n位流和第二2n位流中选择一个。
为了进一步根据本发明整体或部分地实现以上目的，提供一种存储器地址发生器，包括计数器，用于连续产生具有规定位数的多个地址以提供第一方向地址；和移位器，用于把该连续的规定位地址移位“n”位以提供第二方向地址。
为了进一步根据本发明整体或部分地实现以上目的，提供一种用于编码和发送图象数据的移动站，包括转置存储器，用于存储图象数据；存储器写地址发生器，用于响应一第一控制信号交替地以行方向和以列方向产生转置存储器的写地址；以及存储器读地址发生器，用于响应一第二控制信号交替地以列方向和以行方向产生转置存储器的读地址。
为了进一步根据本发明整体或部分的实现以上目的，提供一种用于具有规定单元数的转置存储器的数据传送方法，包括以下各步骤在转置存储器中以行方向连续存储第一周期性的规定数目的数据；当预设数目的第一周期数据被以行方向存储时开始以列方向连续读取该第一周期数据；在转置存储器中以列方向连续存储第二周期性的规定数目的数据；以及以行方向连续读取该第二周期性数据。
本发明的附加优点，目的和特征将部分地在下面的说明书中提出，并对于本领域技术人员在审看了下面内容后将是显而易见的或可以通过实践本发明来获知。通过所附权利要求中特别指出的方式可以实现和获得本发明的目的和优点。
下面将参考附图对本发明进行详细说明，在附图中相同标号表示相同单元，其中图1显示现有技术中用于对图象数据编码的编码器的部分方框图；图2A和2B显示图1的转置存储器的数据写／读操作；图3显示图1中的列方向地址发生器；图4显示现有技术转置存储器的地址；图5显示产生根据本发明的存储器地址的装置的优选实施例的方框图；图6显示产生根据本发明的存储器地址的装置的另一个优选实施例的方框图；图7显示用于产生根据本发明的存储器地址的8×8大小的转置存储器；图8显示当把根据本发明的产生存储器地址的装置的优选实施例应用于n=3的正方形转置存储器时包括一桶形移位器的系统；图9显示当把根据本发明的产生存储器地址的装置的优选实施例应用于n=3的正方形转置存储器时桶形移位器的操作；图10显示根据本发明优选实施例的移动站中编码器的一部分；图11显示在根据本发明的编码器中产生存储器地址的装置的优选实施例中写地址和读地址的并行处理；和图12显示根据本发明优选实施例的移动通信系统中的交错器。
下面将对针对附图中的示例对本发明的优选实施例进行详细说明。根据本发明的优选实施例揭示了一种产生存储器地址的装置，该地址是转置存储器的行和／或列方向地址，该转置存储器具有减小的尺寸、提高的速度和同时的双重使用(dual use)，还揭示了该装置在通信系统中的使用。优选实施例通过移位所需的位流，以希望方向产生根据本发明的存储器地址(例如列方向)，并且并行处理行方向写地址和列方向读地址。
图5显示根据本发明第一优选实施例的产生存储器地址的装置的方框图。在优选实施例的说明中，假设以下所述的所有转置存储器都是正方形2n×2n大小。但是，本发明并不受此限制。
如图5所示，根据本发明第一优选实施例的产生存储器地址的装置包括计数器500，用于提供22n种2n位流；和桶形移位器510，用于把来自计数器500的2n位流移位“n”位。根据本发明第一优选实施例的产生存储器地址的装置最好连续地以与存储器写地址的方向相反的方向(即，列方向)产生存储器读地址。由计数器500提供的以行方向步逐增长的转置存储器地址被表示为Addr_row，从计数器500提供的以列方向步进增长的转置存储器地址被表示为Addr_col。那么，Addr_row和Addr_col具有如公式(1)和(2)所述的值和相互关系。
Addr_row=A2n-1*22n-1+A2n-2*22n-2+…+A1*21+A0*20(1)Addr_col=An-1*22n-1+…+A0*2n+A2n-1*2n-1+…+An*20(2)考虑两个公式(1)和(2)之间的相关性，根据优选实施例，可以通过将Addr_row桶形移位“n”位产生Addr_col。
图6显示根据本发明第二优选实施例的产生存储器地址的装置的方框图。在根据本发明第二优选实施例的产生存储器地址的装置中，通过重新排列来自计数器520的数位来执行桶形移位器510的功能。即，根据本发明第二优选实施例的产生存储器地址的装置包括计数器520，用于连续产生从“0”到“2n-1”的行方向地址(每个地址具有6位)的第一位流，和将第一位流中的6位移位“n”位后得到的第二位流；多路复用器530，用于选择性地传送在计数器520产生的第一和第二位流之一。如上所述，“n”等于3，但是，本发明不受此限制。即，计数器520具有第一输出端，用于在2n位流中连续传送2n个地址(例如，第一位流)；和第二输出端，用于改变2n位流的“n”个最高有效位和“n”个最低有效位的位置(例如，第二位流)并传送2n位流。来自计数器520的第一位流最好是行方向地址，第二位流是列方向地址，并将控制信号“Sel”提供给多路复用器530以选择一个列方向地址。因此，如果控制信号“Sel”选择了行方向地址，多路复用器530则选择从计数器520连续接收的行方向的从0～2n-1的第一位流，如果控制信号“Sel”选择了列方向地址，多路复用器530则选择从计数器520接收的列方向的顺序为0，2n，2×2n，3×2n，4×2n，5×2n，6×2n，…，22n-1的第二位流。
下面将对根据本发明第一或第二优选实施例的产生存储器地址的装置的操作进行说明。图7显示一个8×8大小的转置存储器，参照其对根据本发明优选实施例的产生存储器地址的装置的操作进行说明。图8显示当将根据第一优选实施例的产生存储器地址的装置应用于n=3的正方形转置存储器时的一个桶形移位器的系统，图9显示当将根据第一优选实施例的产生存储器地址的装置应用于n=3的正方形转置存储器时的一个桶形移位器的操作。根据本发明优选实施例的产生存储器地址的装置可以应用于转置存储器的写地址发生器和读地址发生器。此外，可以有时间差地，并且最好是通过并行处理来产生行方向写地址和列方向读地址。在这种同时产生的情况下，在产生了一整个周期的地址后交换写和读的方向。下面将假设一种把根据优选实施例的产生存储器地址的装置应用于23×23大小的(即n=3)转置存储器的情况，对该装置的操作进行说明。
根据本发明第一或第二优选实施例的产生存储器地址的装置可以使用计数器500的输出(从0到63步进递增)或计数器520的第一位流作为行方向地址，并且当读取转置存储器中所存储的数据时，使用桶形移位器510的输出(其是计数器500产生的每个被移位3位的6位位流)或计数器520的第二位流作为列方向地址。例如，如果计数器产生对应于“1”的6位位流“000001”，桶形移位器510对该位流进行桶形移位以产生对应于“8”的“001000”或第二位流。然后，转置存储器根据在产生存储器地址的装置所产生的地址“0”，“8”和“16”以列方向传送数据。桶形移位器510也可以通过位排序(bitordering)来实现。可以通过根据硬件将以行方向接收的并行6位地址的3个最高有效位和3个最低有效位的交换来实现桶形移位器510。因此，可以产生希望的地址，即以列方向步进递增的地址。
下面将对使用根据本发明的产生存储器地址的装置的移动站中的图象编码器和移动通信系统的交错器的优选实施例进行说明。图10显示移动站中优选实施例的编码器的一部分。编码器的优选实施例可以使用根据本发明的产生存储器地址的装置的第一和第二优选实施例。
如图10所示，移动站中用于产生存储器地址的编码器的优选实施例包括2D DCT部分800，用于接收图象数据并对其进行两次DCT；量化部分810，用于接收和量化来自DCT部分800的图象数据；以及Z字形扫描块820，用于以Z字形对在量化部分810量化的图象数据的DC和AC分量进行扫描以对DC和AC分量进行编码。VLC部分830用于将短长度代码分配给从概率上考虑具有高发生频率的码元，并将长长度的代码分配给具有低发生频率的码元，以对来自Z字形扫描块820的码元进行编码。通道缓冲器840用于缓冲所编码的图象数据。逆量化部分850用于对来自量化部分810的DCT数据进行逆量化，2D IDCT部分860用于将来自逆量化部分850的DCT数据进行IDCT。
2D DCT部分800中的转置存储器802，Z字形扫描块820，和2DIDCT860中的转置存储器862具有根据本发明优选实施例的存储器地址发生器。2D DCT部分800包括第一DCT801，用于接收图象数据并对其进行DCT；转置存储器802，用于以行方向或列方向存储DCT图象数据并以行方向或列方向给出；以及第二DCT803，用于对来自转置存储器802的数据进行DCT。存储器写地址发生器804产生转置存储器802的写地址，存储器读地址发生器805产生转置存储器802的读地址。2D IDCT部分860包括第一IDCT863，用于接收来自逆量化部分850的DCT数据并对其进行IDCT；转置存储器862，用于以行方向或以列方向暂时存储IDCT数据，并以列方向或行方向给出；以及第二IDCT861，用于对来自转置存储器862的数据进行IDCT。存储器写地址发生器865产生转置存储器862的写地址，存储器读地址发生器864产生转置存储器862的读地址。
Z字形扫描块820包括Z字形扫描部分821，用于对量化数据进行Z字形扫描；列方向地址发生器822和Z字形地址发生器823，用于分别将扫描地址和输出地址提供给Z字形扫描部分821。如上所述，各个地址发生器804，805，864，865，822和823最好是根据本发明第一和第二优选实施例的存储器地址发生器。
下面将对优选实施例编码器的操作进行说明。图11显示通过在优选实施例编码器中同时产生写地址和读地址，在产生存储器地址的装置中的写地址和读地址的并行处理。
对提供给2D DCT部分800的图象数据进行第一DCT，并被暂时存储在转置存储器802中。存储器地址发生器804产生从“0”到“63”的位流作为写地址。即，来自图5中的计数器500的位流或图6中的第一位流均可作为写地址。存储器读地址发生器805最好在存储器写地址发生器804产生用于地址“50”(110010)的写地址的时刻开始产生用于地址“0”的读地址。因此，存储器读地址发生器805在存储器写地址发生器804产生用于最后地址63(111111)的写地址的时刻产生用于地址41(101001)的列方向读地址。来自图5中桶形移位器510的位流或图6中的第二位流均可用作列方向地址。存储器写地址发生器804在存储器读地址发生器805产生用于地址49的列方向读地址的时刻产生用于地址“0”的列方向写地址。连续地，存储器写地址发生器804随后在存储器读地址发生器805产生用于地址63的列方向读地址的时刻产生用于地址“14”的列方向写地址。类似地，存储器写地址发生器804在存储器读地址发生器805产生用于地址0的行方向读地址的时刻产生用于地址“22”的列方向写地址。
因此，在产生了一个周期的行方向写地址后，本发明的存储器写地址发生器804在下一个周期产生列方向写地址。类似地，在结束了一个周期的列方向地址的产生后，存储器读地址发生器805在下一个周期产生行方向读地址。如上所述，在图5中的存储器地址发生器的情况下，可以通过选择计数器500产生的位流来选择行方向地址，然后在下一个周期通过选择来自桶形移位器510的位流来选择行方向地址。在使用图6中所示的存储器地址发生器的情况下，如果使多路复用器530选择来自计数器520的第一位流，则可以选择行方向地址，如果使多路复用器530选择来自计数器520的第二位流，则可以选择列方向地址。
此外，在Z字形扫描块820和2D IDCT860的情况下，使用上述相同的方法，向Z字形扫描部分821和转置存储器862提供数据和从它们传送数据。因此，此处省略其详细说明。此外，由于解码器具有与编码器相反对应的系统结构，可以按与编码器相同的方式将存储器地址发生器的优选实施例应用到解码器。因此，此处省略其详细说明。
如上所述，由于根据本发明优选实施例的相同存储器地址发生器可以产生行方向或列方向地址，并且应用了具有存储器地址发生器的编码器中的转置存储器的数据读出／写入操作可以在列和行之间交替进行，因此可以简化存储器地址发生器，提高存储器的使用效率，降低操作时间周期。
下面将对具有根据本发明的存储器地址发生器的移动通信系统中的交错器的优选实施例进行说明。图12显示根据本发明优选实施例在移动通信系统中的前向链路上提供的交错器。
如图12所示，在移动通信系统的前向链路中，通过使用脉冲码调制(PCM)和声码器(未示出)来数字化待发送的语音信息，并重复地针对各个信道(同步信道，呼叫信道，接入信道)数据对其进行卷积编码900，910和920，使得接收机能检测并校正错误。在交错器930，940和960对卷积编码900，910和920编码的数据重新排列，使得数据能承受无线电区间中的快速衰落。然后，由PN序列对来自各个信道的数据进行扰频并在调制终端(未示出)调制以进行传送。交错器930，940，960具有用于暂时存储通过各个信道所接收的数据的存储器，因此，存储器地址发生器和方法的优选实施例可以用于存储器的数据读写操作。如果假设交错器930，940和960的存储器大小为2n×2n，存储器写地址发生器产生行方向顺序地址并将数据写入存储器，存储器读地址发生器在数据被写入预定地址时产生列方向地址，从而以列方向传送所存储的数据。在下一个周期，存储器写地址发生器以列方向传送写地址，而存储器读地址发生器以行方向传送读地址。可以重复上述处理。
如上所述，用于产生存储器地址的装置，使用该装置的移动站，和用于读／写数据的方法的优选实施例具有以下优点。由于无需使用多个计数器和累加器就能以希望的方向(例如行或列方向)产生地址，用于产生存储器地址的装置的优选实施例可以简化移动站中图象编码器／解码器或移动通信系统中交错器的硬件系统。此外，由于可以将相同的存储器地址发生器用于存储器写地址发生器和存储器读地址发生器，因此存储器地址发生器的成本较低。由于用于本发明的存储器的数据读／写方法的优选实施例允许同时进行写和读操作，因此其操作速度更快，并且存储器分析性能优异。
上述实施例和优点仅是示例性的，不应理解为对本发明的限制。本发明可以容易地应用于其它类型的装置。本发明的说明书的目的是说明性的，不是对权利要求的限制。许多替换，修改和变型对本领域技术人员是显而易见的。在权利要求中，装置加功能的条款是为了涵盖这里描述的执行所述功能的结构，其不仅包括结构的等同还包括等同的结构。
权利要求
1．一种存储器地址发生器，包括计数器，用于连续产生具有规定位数的多个地址，以提供第一方向地址；和移位器，用于将连续的规定位地址移位“n”位，以提供第二方向地址。
2．根据权利要求1的存储器地址发生器，其中第一方向地址是行地址，第二方向地址是列地址。
3．根据权利要求1的存储器地址发生器，其中移位器是桶形移位器。
4．根据权利要求1的存储器地址发生器，其中地址是2n×2n大小的存储器的地址，所述规定位数是2n，所述连续的存储器地址的数目是22n，其中第一列地址对应于第五十(50)行地址。
5．根据权利要求1的存储器地址发生器，其中移位器包括多路复用器，用于响应一选择信号从第一方向地址和第二方向地址中选择一个，其中通过重新排列第一方向地址的规定位数来移位成第二方向地址。
6．根据权利要求5的存储器地址发生器，其中计数器包括第一输出端，用于输出2n位流；和第二输出端，用于输出其“n”个最高有效位和“n”个最低有效位的位置互换的2n位流。
7．根据权利要求1的存储器地址发生器，其中通过对第一方向地址中所选择的一个地址进行移位来产生一个初始第二地址。
8．根据权利要求7的存储器地址发生器，其中第一方向地址是列地址，第二方向地址是行地址。
9．一种用于编码和传送图象数据的移动站，包括转置存储器，用于存储图象数据；存储器写地址发生器，用于响应一第一控制信号交替地以行方向和列方向产生转置存储器的写地址；和存储器读地址发生器，用于响应一第二控制信号交替地以列方向和行方向产生转置存储器的读地址。
10．根据权利要求9的移动站，其中每个发生器包括计数器，用于连续产生“m”位地址；和桶形移位器，用于将连续的“m”位地址移位“n”位，以提供写和读地址。
11．根据权利要求10的移动站，其中“m”等于2n。
12．根据权利要求9的移动站，其中每个发生器包括计数器，用于连续产生22n个地址，以提供第一2n位流，并产生将第一2n位流移位“n”位得到的第二2n位流；和多路复用器，用于响应一选择信号从第一2n位流和第二2n位流中选择一个。
13．一种用于传送具有规定数目单元的转置存储器的数据的方法，包括在转置存储器中连续地以行方向存储第一周期性的规定数目的数据；当预设数目的第一周期性数据被以行方向存储时，开始连续以列方向读取第一周期性的数据；在转置存储器中连续地以列方向存储第二周期性的规定数目的数据；和以行方向连续读取第二周期性的数据。
14．根据权利要求13的方法，进一步包括对于额外的规定数目的周期性数据，重复进行以行方向的存储，以列方向的读取，以列方向的存储和以行方向的读取。
15．根据权利要求13的方法，其中转置存储器具有2n×2n的大小，并且所述规定数目是22n。
全文摘要
提供一种用于产生存储器地址的装置,适于参考连续存储在其中的数据产生在行/列方向转置的存储器地址。还提供了使用该装置的移动站,以及用于读/写数据的方法。该装置包括:计数器,用于以2n位流产生文档编号G11C7/10GK1282918SQ00121150
公开日2001年2月7日 申请日期2000年7月28日 优先权日1999年7月30日
发明者李柱兴 申请人:Lg情报通信株式会社