专利名称：随机读写存储器及其控制方法
技术领域：
本发明涉及一种随机读写存储器及其控制方法。
技术背景
在片上系统System On Chip，SOC)中，常常要用存储器来存储数据信息和一些 程序指令。存储器根据其存储的机理不同，可分为只读存储器和随机读写存储器，其中 只读存储器可用来存储程序指令，只能进行数据读取操作；而随机读写存储器可用来临 时存储数据信息和进行数据信息的交换，既能进行数据写入操作，也能进行数据读取操 作，其中随机读写存储器又分为静态随机读写存储器和动态随机读写存储器。
每种存储器都是由大量的单位存储单元构成的，每个单位存储单元用于存储一 位数据信息。传统的静态存储器的存储单元由六个晶体管组成，而传统的动态存储器由 一个晶体管和一个编程电容构成。存储器的芯片面积是由单位存储单元的大小和需要存 储的数据量决定的，单位存储单元越大则存储器的面积就越大。由于工艺步骤的不同， 对相同的存储容量的存储器来说，动态存储器要比静态存储器小得多。
静态存储器工作功耗较大，但静态存储器的读取速度比较快，这使其广泛的应 用在系统时钟比较快的集成电路中。而动态存储器的读取速度没有静态存储器的读取速 度快，但读写功耗较小，因此在一些低功耗的片上系统中常常被采用。然而，由于动态 存储器的存储电容漏电的原因，动态存储器需要在一定的时间间隔内对每个存储单元进 行一次刷新，才能使其数据不丢失，但静态存储器具有保持数据的能力而不需要额外的 刷新过程。发明内容
本发明的目的在于提供一种即具有较快的读写速度，又具有较小的存储单元面 积和工作功耗的随机读写存储器。
本发明还提供一种上述随机读写存储器的控制方法。
—种随机读写存储器，包括至少一个存储单元，该存储单元包括第一晶体管、 第二晶体管和存储电容，该存储电容连接于该第一晶体管、第二晶体管之间，该第一晶 体管用于控制数据读出或者写入该存储电容，该第二晶体管用于控制对该存储电容的数 据刷新。
本发明的一种优选的技术方案，该存储单元包括读写字线、读写位线、刷新字 线及刷新位线；所述读写字线用于控制该第一晶体管的导通与截止；该读写位线用于控 制数据读出或者写入该存储电容；该刷新字线用于控制所述第二晶体管的导通与截止； 该刷新位线用于控制对该存储电容的数据刷新。
本发明的一种优选的技术方案，该第一晶体管的栅极连接该读写字线，该第一 晶体管的漏极连接该读写位线，该第二晶体管的栅极连接该刷新字线，该第二晶体管的 漏极连接该刷新位线，该存储电容的一电极接地，另一电极连接该第一、第二晶体管的源极。
本发明的一种优选的技术方案，该随机读写存储器还包括读写/刷新字线译码 器，该读写/刷新字线译码器用于接收并解码读写字线地址信号和刷新字线地址信号， 解码后的读写字线地址信号输入到该读写字线用于控制该随机读写存储器的其中一行存 储单元的数据读出或者写入，解码后的刷新字线地址信号输入到该刷新字线用于控制该 随机读写存储器的其中一行存储单元的数据的刷新。
本发明的一种优选的技术方案，该随机读写存储器还包括地址比较器，该地址 比较器接收并比较该读写字线地址信号和该刷新字线地址信号，该读写/刷新字线译码 器根据比较结果输出解码的读写字线地址信号和解码的刷新字线地址信号以控制该存储 单元数据的读写和刷新，该读写/刷新字线译码器根据输入到所述地址比较器的不一致 的读写字线地址信号和刷新字线地址信号而解码并分别输出解码的读写字线地址信号和 解码的刷新字线地址信号，以控制该存储单元数据的读写和刷新。
本发明的一种优选的技术方案，该读写/刷新字线译码器根据输入到所述地址 比较器的一致的读写字线地址信号和刷新字线地址信号解码并输出解码的读写字线地址 信号，以控制该存储单元同时完成数据的刷新和读出/写入，其中在该随机读写存储器 的其中一行存储单元进行数据写入时，对该行中未写入数据的存储单元进行数据刷新。
本发明的一种优选的技术方案，该随机读写存储器还包括至少一放大器，该随 机读写存储器的每一列存储单元均连接一放大器，该放大器通过判断该读写位线的电压 和参考电压的大小，读出该存储单元中的数据。
一种随机读写存储器的控制方法，包括如下步骤该随机读写存储器接收读写 字线地址信号和刷新字线地址信号；该随机读写存储器比较该读写字线地址信号和该刷 新字线地址信号是否一致；该读写字线地址信号和该刷新字线地址信号不一致，该随机 读写存储器解码该读写字线地址信号和刷新字线地址信号，解码后的读写字线地址信号 和刷新字线地址信号控制该随机读写存储器的存储单元的读写和刷新；该读写字线地址 信号和该刷新字线地址信号一致，该随机读写存储器解码该读写字线地址信号，解码后 的读写字线地址信号控制该随机读写存储器的存储单元的读写和刷新。
本发明的一种优选的技术方案，在对该随机读写存储器的存储单元进行刷新 时，先读出该随机读写存储器的存储单元中的数据，然后将该读出的数据重新写入该存 储单元。
本发明的一种优选的技术方案，该读写字线地址信号和刷新字线地址信号一 致，该解码后的读写字线地址信号控制该存储单元同时完成数据的写入和刷新或者该解 码后的读写字线地址信号控制该存储单元同时完成数据的读出和刷新。
与现有技术相比，本发明的随机读写存储器的每个存储单元包括该第一晶体 管、该第二晶体管和该存储电容，该随机读写存储器的存储单元的存储面积比传统的静 态存储器的存储单元的面积小得多。因为对该存储单元的读写操作是基于电荷的重新分 配和对该存储电容的充放电过程，即该读写位线的等效电容和该存储电容之间的电荷从 新分配过程和对该存储电容的充放电过程，在读写操作过程中没有直流通路存在，所以 节省了工作电流，克服了传统静态存储器读写功耗较大的缺点。本发明的随机读写存储 器在一个写入或者读出操作过程中对相应的存储单元只完成了一次写入或者读出操作，在一个时钟过程中不需要好额外的刷新过程，因为读出数据操作和刷新操作是同时进行 的，写入数据操作和刷新操作是同时进行的，即读\写操作和刷新操作是并行的同时进行 的，而不像传统的动态存储器读\写操作和刷新操作是串行的进行的。进而提高了读出或 者写入数据速度，提高系统时钟的工作频率。
图1是本发明较佳实施方式的随机读写存储器的电路结构图。
图2是图1所示的随机读写存储器的存储单元的内部电路示意图。
图3是图1所示的随机读写存储器的读操作时序图。
图4是图1所示的随机读写存储器的写操作时序图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明作进一 步的详细描述。
本发明的随机读写存储器包括多个呈阵列排布的存储单元，每一存储单元包括 第一晶体管、第二晶体管和存储电容，该第一晶体管用于控制数据读出或者写入该存储 电容，该第二晶体管用于控制对该存储电容的数据刷新。每一存储单元还包括用于控制 该第一晶体管导通与截止的读写字线、用于控制数据读出或者写入该存储电容的读写位 线、用于控制该第二晶体管导通与截止的刷新字线和用于控制对该存储电容的数据刷新 的刷新位线。
请参阅图1，其为本发明较佳实施方式的随机读写存储器的电路结构图。该随机 读写存储器10包括存储单元阵列11、列地址译码电路14、读写/刷新字线译码器15、地 址比较器16、计数器17和振荡器18。该存储单元阵列11包括多个阵列排布的存储单元 12和本地放大器13。
该存储单元阵列11的每一行存储单元12均连接一刷新字线111和一读写字线 113。该存储单元阵列11的每一列存储单元12均同通过一刷新位线115和一读写位线 117连接一本地放大器13。每一列存储单元12连接的本地放大器13均与该列地址译码 电路14连接。
该本地放大器13通过判断该读写位线117的电压和参考电压的大小，读出该存 储单元12中的数据。该列地址译码电路14用于选择需要读出或者写入数据的存储单元 12。该列地址译码电路14包括一数据输入端口 141、一时钟信号输入端口 142、一控制 信号输入端口 143和一数据输出端口 144。
请一并参阅图1、图2，图2是图1所示的随机读写存储器10的存储单元12的 内部电路示意图。每一存储单元12包括第一晶体管122、第二晶体管121和存储电容 123。该第一晶体管122用于控制数据读出或者写入该存储电容123，该第二晶体管121 用于控制对该存储电容123的数据刷新。该第一晶体管122的栅极连接该读写字线113， 该第一晶体管122的漏极连接该读写位线117，该第二晶体管121的栅极连接该刷新字线 111，该第二晶体管121的漏极连接该刷新位线115，该存储电容123的一电极接地，另一 电极连接该第一、第二晶体管122、121的源极。该读写字线113用于控制该第一晶体管6122导通与截止，该读写位线117用于控制数据读出或者写入该存储电容123，该刷新字 线111用于控制该第二晶体管121的导通与截止，该刷新位线115用于控制对该存储电容 123的数据刷新。
该振荡器18和该计数器17向该地址比较器16的第一输入端161提供刷新字线地 址信号。该地址比较器16的第二输入端162接收读写字线地址信号。该地址比较器16 用于比较该读写字线地址信号和该刷新字线地址信号。该读写/刷新字线译码器15根据 该地址比较器16的比较结果输出解码的读写字线地址信号和解码的刷新字线地址信号。 该解码后的读写字线地址信号被输入到该读写字线113，用于控制该存储单元阵列11的 其中一行存储单元12的数据读出或者写入，该解码后的刷新字线地址信号被输入到该刷 新字线111，用于控制该存储单元阵列11的其中一行存储单元12的数据的刷新。
若输入该地址比较器16的读写字线地址信号和刷新字线地址信号不一致，该读 写/刷新字线译码器15输出解码的读写字线地址信号和解码的刷新字线地址信号以控制 该存储单元12数据的读写和刷新，其中，在对该存储单元12进行数据刷新时，先读出该 存储单元12中的数据，然后根据该读出的数据进行数据刷新。
若输入该地址比较器16的读写字线地址信号和刷新字线地址信号一致，该读写/ 刷新字线译码器15输出解码的读写字线地址信号以控制该存储单元12同时完成数据的读 出和刷新或者控制该存储单元12同时完成数据的写入和刷新。其中，在该存储单元阵列 11的其中一行存储单元12进行数据写入时，对该行中未写入数据的存储单元12进行数据 刷新。
该随机读写存储器10的控制方法具体如下
对该随机读写存储器10中的数据的读写是通过对该随机读写存储器10中的存储 电容123的充放电来完成的，因此，对该存储单元12的读取是破坏性的，即数据读取完 之后，该存储电容12存储的数据随之遭到破环，并且由于该存储电容12的漏电，该存储 单元12在一定的时间间隔内必须进行刷新。该读写字线113控制着该存储单元12的读 写操作，该刷新字线111控制着该存储单元12的刷新操作。
请参阅图3，图3是图1所示的随机读写存储器10的读操作时序图，其中，CK 表示时钟信号，Rl表示读写字线地址信号，R2表示刷新字线地址信号，Dl表示读写字 线113上的信号，D2表示刷新字线111上的信号，DATA表示读出的数据信号。在每一次 的读操作过程中，对不同的存储单元12的读取和刷新是可以同时进行的，当对某一存储 单元12进行读取数据时，读写字线地址信号和刷新字线地址信号输入该地址比较器16， 通过地址比较器16比较后，如果该读写字线地址信号和该刷新字线地址信号不一致，则 该读写字线地址信号通过该地址译码器15解码后，输入到读写字线113上，该读写字线 113上的电位变高，该第一晶体管122导通。该读写位线117初始状态被预充电到vdd， 定义该存储电容12的电容值为C0，该读写位线117与该存储电容12之间的等效电容的 电容值为Cl，如果该存储电容12的初始状态为0，则该存储电容12、该读写位线117与 该存储电容12之间的等效电容进行电荷重新分配，该读写位线117的电压变为vdd*Cl/ (C0+C1)。如果该存储电容12的初始状态为1，则该读写位线117的电压不变。该本 地放大器13通过判断该读写位线117的电压与参考电压之间的大小关系，即电压vdd和 vdd*Cl/(C0+Cl)之间的大小关系，读出整行存储单元12的数据。例如若与某一存储单元12连接的读写位线117的电压为vdd*Cl/(C0+Cl)，则该存储单元12存储的数据为 0。若与某一存储单元12连接的读写位线117的电压为vdd，则该存储单元12存储的数 据为1。该列地址译码电路14选中对应的列，从而把与列地址对应的一行存储单元12的 数据送到该列地址译码电路14的数据输出端口 144。
该刷新字线地址信号通过该地址译码器15解码后，输入到刷新字线111上，该 刷新字线111上的电位变高，该第二晶体管121导通。该刷新位线115初始状态被预充 电到vdd，设该存储电容12的电容值为C0，该刷新位线115与该存储电容12之间的等 效电容的电容值为C2，如果该存储电容12的初始状态为0，则该存储电容12、该刷新位 线115与该存储电容12之间的等效电容进行电荷重新分配，则该刷新位线115的电压变 为vdd*C2/(C0+C2)。如果该存储电容12的初始状态为1，则该刷新位线115的电压不 变。该本地放大器13通过判断该刷新位线115的电压与参考电压之间的大小关系，即电 压vdd和vdd*C2/(C0+C2)之间的大小关系，读出整行存储单元12的数据。例如若与 某一存储单元12连接的刷新位线115的电压为vdd*C2/(C0+C2)，则该存储单元12存储 的数据为0。若与某一存储单元12连接的刷新位线115的电压为vdd，则该存储单元12 存储的数据为1。该列地址译码电路14选中对应的列，通过该刷新位线115把读出的数 据重新再写入该行存储单元12，从而完成对该行存储单元12的数据刷新。这样就分别完 成与读写字线地址信号对应的存储单元12的数据读取和与刷新字线地址信号对应的存储 单元12的数据的刷新。
如果通过地址比较器16比较后，该读写字线地址信号和该刷新字线地址信号一 致，则只有该读写字线地址信号通过该地址译码器15解码，解码后的读写字线地址信号 输入到读写字线113上，该读写字线113上的电位变高。与上述随机读写存储器10的读 操作方法相似，该读写字线113对应的存储单元12的数据只进行读取操作。但是由于该 读写字线地址信号和该刷新字线地址信号一致，对每个存储单元12的读取操作过程中同 时也完成了对此存储单元12的刷新过程。因为该存储单元阵列11的每列存储单元12都 连接一个本地放大器13，这样在一个读操作过程中对相应的存储单元12只完成了一次读 取操作，在一个读时钟过程中不需要好额外的刷新过程，因为读取数据操作和刷新操作 是同时进行的，进而提高了读取速度，并提高系统的时钟的工作频率。
请参阅图4，图4是图1所示的随机读写存储器10的写操作时序图。其中，CK 表示时钟信号，Rl表示读写字线地址信号，R2表示刷新字线地址信号，Dl表示读写字 线113上的信号，D2表示刷新字线111上的信号，DATA表示写入的数据信号。在每一次 的写操作过程中，对不同的存储单元12的写入和刷新是可以同时进行的，当对某一存储 单元12进行写入数据时，读写字线地址信号和刷新字线地址信号输入该地址比较器16， 通过地址比较器16比较后，如果该读写字线地址信号和该刷新字线地址信号不一致，则 该读写字线地址信号通过该地址译码器15解码后，输入到读写字线113上，该读写字线 113上的电位变高，该第一晶体管122导通。该列地址译码电路14选中对应的列，从而 把该列地址译码电路14的数据输入端口 141输入的数据过读写位线117写入该存储单元 12。而同一行中没有被选中的列，则通过该本地放大器13完成刷新操作。
对于其他行的存储单元12的数据刷新过程与上述随机读写存储器10在数据读 出操作过程中进行的数据刷新过程相似，该刷新字线地址信号通过该地址译码器15解码后，输入到刷新字线111上，该刷新字线111上的电位变高，该第二晶体管121导通。该 本地放大器13读出整行存储单元12的数据。该列地址译码电路14选中对应的列，通过 该刷新位线115把读出的数据重新再写入对应的存储单元12，从而完成对该行存储单元 12的数据刷新。这样就分别完成与读写字线地址信号对应的存储单元12的数据写入和与 刷新字线地址信号对应的存储单元12的数据的刷新。
如果通过地址比较器16比较后，该读写字线地址信号和该刷新字线地址信号一 致，则只有该读写字线地址信号通过该地址译码器15解码，解码后的读写字线地址信号 输入到读写字线113上，该读写字线113上的电位变高。与上述随机读写存储器10的写 操作方法相似，该读写字线113对应的存储单元12的数据只进行写入操作。但是由于该 读写字线地址信号和该刷新字线地址信号一致，对每个存储单元12的写入操作过程中同 时也完成了对此存储单元12的刷新过程。因为该存储单元阵列11的每列存储单元12都 连接一个本地放大器13，这样在一个写入操作过程中对相应的存储单元12只完成了一次 写入操作，在一个写入时钟过程中不需要额外的刷新过程，因为写入数据操作和刷新操 作是同时进行的，进而提高了写入速度，并提高系统时钟的工作频率。
与现有技术相比，本发明的随机读写存储器10的每个存储单元12包括该第一晶 体管122、该第二晶体管121和该存储电容123，该随机读写存储器10的存储单元12的 存储面积比传统的静态存储器的存储单元面积小得多。因为对该存储单元12的读写操作 是基于电荷的重新分配和对该存储电容13的充放电过程，即该读写位线117的等效电容 和该存储电容13的之间的电荷从新分配过程和对该存储电容13的充放电过程，在读写操 作过程中没有直流通路存在，所以节省了工作电流，克服了传统静态存储器读写功耗较 大的缺点。
与现有技术相比，本发明的随机读写存储器10在一个写入或者读出操作过程中对 相应的存储单元12只完成了一次写入或者读出操作，在一个时钟过程中不需要好额外的刷 新过程，因为读出数据操作和刷新操作是同时进行的，写入数据操作和刷新操作是同时进 行的，即读\写操作和刷新操作是并行的同时进行的，而不像传统的动态存储器读\写操作 和刷新操作是串行的进行的。进而提高了读出或者写入数据速度，并提高系统的时钟的 工作频率。
本发明的随机读写存储器10的第一、第二晶体管122、121可以为NPN型晶体 管，也可以为PNP型晶体管。该列地址译码电路14包括I/O端口和全局放大器，并不 限于上述实施方式所述。
在不偏离本发明的精神和范围的情况下还可以构成许多有很大差别的实施例。 应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实施 例。9
权利要求
1.一种随机读写存储器，包括至少一个存储单元，其特征在于该存储单元包括 第一晶体管、第二晶体管和存储电容，该存储电容连接于该第一晶体管、第二晶体管之 间，该第一晶体管用于控制数据读出或者写入该存储电容，该第二晶体管用于控制对该 存储电容的数据刷新。
2.如权利要求1所述的随机读写存储器，其特征在于该存储单元包括读写字线、 读写位线、刷新字线及刷新位线；所述读写字线用于控制该第一晶体管的导通与截止； 该读写位线用于控制数据读出或者写入该存储电容；该刷新字线用于控制所述第二晶体 管的导通与截止；该刷新位线用于控制对该存储电容的数据刷新。
3.如权利要求2所述的随机读写存储器，其特征在于该第一晶体管的栅极连接 该读写字线，该第一晶体管的漏极连接该读写位线，该第二晶体管的栅极连接该刷新字 线，该第二晶体管的漏极连接该刷新位线，该存储电容的一电极接地，另一电极连接该 第一、第二晶体管的源极。
4.如权利要求2所述的随机读写存储器，其特征在于该随机读写存储器还包括读 写/刷新字线译码器，该读写/刷新字线译码器用于接收并解码读写字线地址信号和刷新 字线地址信号，解码后的读写字线地址信号输入到该读写字线用于控制该随机读写存储 器的其中一行存储单元的数据读出或者写入，解码后的刷新字线地址信号输入到该刷新 字线用于控制该随机读写存储器的其中一行存储单元的数据的刷新。
5.如权利要求4所述的随机读写存储器，其特征在于该随机读写存储器还包括地 址比较器，该地址比较器接收并比较该读写字线地址信号和该刷新字线地址信号，该读 写/刷新字线译码器根据比较结果输出解码的读写字线地址信号和解码的刷新字线地址 信号以控制该存储单元数据的读写和刷新，该读写/刷新字线译码器根据输入到所述地 址比较器的不一致的读写字线地址信号和刷新字线地址信号而解码并分别输出解码的读 写字线地址信号和解码的刷新字线地址信号，以控制该存储单元数据的读写和刷新。
6.如权利要求5所述的随机读写存储器，其特征在于该读写/刷新字线译码器根据 输入到所述地址比较器的一致的读写字线地址信号和刷新字线地址信号解码并输出解码 的读写字线地址信号，以控制该存储单元同时完成数据的刷新和读出/写入，其中在该 随机读写存储器的其中一行存储单元进行数据写入时，对该行中未写入数据的存储单元 进行数据刷新。
7.如权利要求2所述的随机读写存储器，其特征在于该随机读写存储器还包括至 少一放大器，该随机读写存储器的每一列存储单元均连接一放大器，该放大器通过判断 该读写位线的电压和参考电压的大小，读出该存储单元中的数据。
8.一种随机读写存储器的控制方法，包括如下步骤该随机读写存储器接收读写字线地址信号和刷新字线地址信号；该随机读写存储器比较该读写字线地址信号和该刷新字线地址信号是否一致；该读写字线地址信号和该刷新字线地址信号不一致，该随机读写存储器解码该读写 字线地址信号和刷新字线地址信号，解码后的读写字线地址信号和刷新字线地址信号控 制该随机读写存储器的存储单元的读写和刷新；该读写字线地址信号和该刷新字线地址 信号一致，该随机读写存储器解码该读写字线地址信号，解码后的读写字线地址信号控 制该随机读写存储器的存储单元的读写和刷新。
9.如权利要求8所述的随机读写存储器的控制方法，其特征在于在对该随机读写 存储器的存储单元进行刷新时，先读出该随机读写存储器的存储单元中的数据，然后将 该读出的数据重新写入该存储单元。
10.如权利要求8所述的随机读写存储器的控制方法，其特征在于该读写字线地址 信号和刷新字线地址信号一致，该解码后的读写字线地址信号控制该存储单元同时完成 数据的写入和刷新或者该解码后的读写字线地址信号控制该存储单元同时完成数据的读 出和刷新。
全文摘要
本发明涉及一种随机读写存储器及其控制方法。该随机读写存储器包括多个呈阵列排布的存储单元，每一存储单元包括第一晶体管、第二晶体管和存储电容，该存储电容连接于该第一晶体管、第二晶体管之间，该第一晶体管用于控制数据读出或者写入该存储电容，该第二晶体管用于控制对该存储电容的数据刷新。本发明的随机读写存储器有较快的读写速度，又具有较小的存储单元面积和工作功耗。
文档编号G11C11/4063GK102024491SQ20091019604
公开日2011年4月20日 申请日期2009年9月22日 优先权日2009年9月22日
发明者郭术明 申请人:无锡华润上华半导体有限公司, 无锡华润上华科技有限公司