专利名称：一种相变存储器的读写转换系统及方法
技术领域：
本发明涉及一种相变存储器系统及方法，特别是涉及一种相变存储器的读写转换系统及方法。
背景技术：
相变存储器(PC-RAM)是基于Ovshinsky在20世纪60年代末70年代初提出的相变薄膜可以应用于相变存储介质的构想上建立起来一种新型的阻变式非易失性半导体存储器，它与目前已有的多种半导体存储技术相比，具有低功耗，非挥发、高密度、抗辐照、非易失性、高速读取、循环寿命长、器件尺寸可缩性(纳米级)，耐高低温(_55°C至125°C)、抗振动、抗电子干扰和制造工艺简单(能和现有的集成电路工艺相匹配)等优点，是目前被工业界广泛看好的下一代存储器中最有力的竞争者，拥有广阔的市场前景。相变存储器以硫系化合物材料为存储介质，利用电脉冲或光脉冲产生的焦耳热使 相变存储材料在非晶态(材料呈高阻状态)与晶态(材料呈低阻状态)之间发生可逆相变而实现数据的写入和擦除，数据的读出则通过测量电阻的状态来实现。由于相变存储器中存储单元的状态转换是通过电脉冲的热效应实现的，特别是进行Reset操作时，需要将相变材料进行熔化，因此，相变存储器的写操作需要消耗大量的能量。而对于二值存储的相变存储器，其进行写操作时目标单元存储的数据和待写入的数据相同的概率是50%，即如果原有的单元是处于非晶态，而写入的结果也是让其处于非晶态的话，那么该次写操作是可以避免的，从而可以节省本次写操作的能量，进而提高存储单元的寿命。然而要实现上述功能，需要在对目标地址写入数据之前增加一个额外的读操作，或者在对当前目标地址进行写入操作时预读下一个需要进行写操作的目标地址的数据。前者由于增加了额外的读操作会导致写入的周期的增加，进而降低存储器的写入速度；而后者由于需要并行实现独立的读操作和写操作而大幅度提高存储器系统的复杂度，进而降低系统的可靠性。因此，有必要对现有的存储器系统及方法进行改进，从而在不降低存储器系统可靠性的前提下，尽可能降低存储器的操作功耗，并将对存储器的操作速度的影响减至最小。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种相变存储器的读写转换系统及方法，以在不降低存储器系统可靠性的前提下，尽可能降低存储器的操作功耗，并将对存储器的操作速度的影响减至最小。为实现上述目的及其他相关目的，本发明提供一种相变存储器的读写转换系统，所述读写转换系统至少包括读写脉冲产生模块，用于产生读脉冲及写脉冲；地址锁存模块，用于锁存需要进行操作的目标地址；
读模块，连接于所述地址锁存模块及读写脉冲产生模块，用于读取目标地址相变存储单元的数据；写模块，连接于所述地址锁存模块及读写脉冲产生模块，用于将待写入的数据写入到目标地址的相变存储单元；数据锁存模块，连接于所述读模块及写模块，用于锁存所述读模块读出的目标地址的数据或者所述写模块已经写入目标地址的数据；数据比对模块，连接于所述数据锁存模块及写模块，用于比较目标地址的数据和待写入的数据。在本发明的相变存储器的读写转换系统中，所述读写转换系统的读写操作包括多位数据的并行读写操作。在本发明的相变存储器的读写转换系统中，所述读写脉冲产生模块在每次读或者 写操作被触发时产生读脉冲或者写脉冲。在本发明的相变存储器的读写转换系统中，所述地址锁存模块在读操作或者写操作开始时锁存需要进行操作的目标地址数据。在本发明的相变存储器的读写转换系统中，所述数据锁存模块在读操作结束时锁存读出的目标地址数据或者在写操作结束时锁存已写入目标地址的数据。本发明还提供一种相变存储器的读写转换系统的读写转换方法，所述读写转换方法至少包括以下步骤I)置写使能无效，所述地址锁存模块锁存需要操作的目标地址，读模块开始读取目标地址的数据，并在读操作结束时将读取的目标地址数据锁存至数据锁存模块；2)从相变存储器IO端口向所述数据锁存模块输入待写入的数据，通过所述数据比对模块比对出数据锁存模块中的数据和待写入的数据中不同的位；3)置写使能有效，写模块对所述数据锁存模块中的数据和待写入的数据不同的位进行写操作，并在写操作结束时将已写入的数据锁存到数据锁存模块中。作为本发明的相变存储器的读写转换系统的读写转换方法的一个优选方案，所述的数据比对模块一直对数据锁存模块中的数据和相变存储器IO端口输入的待写入数据进行对比。作为本发明的相变存储器的读写转换系统的读写转换方法的一个优选方案，在写操作时，所述数据比对模块比对出目标地址数据和待写入数据中不同的位，然后通过所述写模块对这些位进行写操作，并跳过那些数据相同的位不进行写操作。作为本发明的相变存储器的读写转换系统的读写转换方法的一个优选方案，在读操作时，若所述地址锁存模块锁存的地址与当前需要读取数据的地址一致，则所述读模块直接从所述数据锁存模块读出数据；若地址锁存模块锁存的地址与当前需要读取数据的地址不一致，则所述读模块从所述相变存储器需要读取数据的地址读出数据，并将读出的数据锁存至所述数据锁存模块。本发明还提供另一种相变存储器的读写转换系统的读写转换方法，所述读写转换方法至少包括以下步骤I)置写使能一直有效，当待写入数据相对于当前目标地址数据发生变化时，所述读写脉冲产生模块向所述写模块发送写脉冲，所述写模块直接将相变存储器IO 口输入的待写入数据写入到目标地址；2)在写操作完成时，将已写入目标地址的数据锁存至所述数据锁存模块。如上所述，本发明的相变存储器的读写转换系统及方法，具有以下有益效果本发明包括用于产生读脉冲及写脉冲的读写脉冲产生模块、用于锁存需要进行操作的目标地址的地址锁存模块、用于读取目标地址相变存储单元的数据的读模块、用于将待写入的数据写入到目标地址的相变存储单元的写模块、用于锁存所述读模块读出的目标地址的数据或者所述写模块已经写入目标地址的数据的数据锁存模块、以及用于比较目标地址的数据和待写入数据的数据比对模块。本发明能够通过控制读写次序使相变存储器自动在速度优先模式和功耗优先模式间切换，从而达到在不降低存储器系统可靠性的前提下，对于功耗优先的应用场合，最大限度地降低存储器的操作功耗的目的。
图I显示为本发明的相变存储器的读写转换系统的结构示意图示意图。 图2显示为本发明的相变存储器的读写转换系统的工作原理示意图。图3所示为本发明的相变存储器读写转换方法在功耗优先场合下的工作时序图。图4所示为本发明的相变存储器读写转换方法在速度优先场合下的工作时序图。元件标号说明101读写脉冲产生模块102地址锁存模块103读模块104写模块105数据锁存模块106数据比对模块
具体实施例方式本发明涉及一种相变存储器的读写转换系统及方法。该方法称为写前读比对方法，在进行下一个写操作前，先将读取目标地址的存储数据，并将其与待写入的数据比对如果待写入的数据位与存储器原始存入的数据位相同，则该位不进行写操作；如果待写入的数据位与存储器原始数据不同，则该位进行正常写入操作。由于存储器的状态处于“O”和“I”两种状态，按照概率论，待写入的数据与存储器原始数据相同的概率为50%，故该方法能够降低存储芯片50%的功耗，提高存储单元的存储寿命。考虑到存储器产品的读操作和写操作都是由同一个使能信号控制，本发明提出了一种利用读写使能信号决定相变存储器工作在速度优先模式或者功耗优先模式的相变存储器读写转换系统及方法。考虑到相变存储器的写周期远大于相变存储器的读周期，且写功耗远大于读功耗，故而可以通过读取——比对——写入的写入模式有效降低相变存储器的操作功耗，而不明显降低相变存储器的操作速度。同时，对于速度优先而不考虑功耗的应用，只需跳过写入之前的读操作，即可实现快速的写操作。另外，由于该发明建立在存储器正常的读写操作的基础上，因此不需要改变相变存储器的系统架构，不会影响存储器的可靠性。
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式
加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。请参阅f图4。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。实施例I如图f图2所示，本实施例提供一种相变存储器的读写转换系统，所述读写转换系统至少包括
读写脉冲产生模块101，用于产生读脉冲及写脉冲；地址锁存模块102，用于锁存需要进行操作的目标地址；读模块103，连接于所述地址锁存模块102及读写脉冲产生模块101，用于读取目标地址相变存储单元的数据；写模块104，连接于所述地址锁存模块102及读写脉冲产生模块101，用于将待写入的数据写入到目标地址的相变存储单元；数据锁存模块105，连接于所述读模块103及写模块104，用于锁存所述读模块103读出的目标地址的数据或者所述写模块104已经写入目标地址的数据；数据比对模块106，连接于所述数据锁存模块105及写模块104，用于比较目标地址的数据和待写入的数据。在本实施例中，所述读写转换系统的读写操作包括多位数据的并行读写操作。所述读写脉冲产生模块101在每次读或者写操作被触发时产生读脉冲或者写脉冲。所述地址锁存模块102在读操作或者写操作开始时锁存需要进行操作的目标地址数据。所述数据锁存模块105在读操作结束时锁存读出的目标地址数据或者在写操作结束时锁存已写入目标地址的数据。图2显示为该发明提出的相变存储器读写转换系统工作原理图。其中，CE信号为芯片使能信号；WE为写能使信号；Dr为数据锁存模块105数据有效标示位，数据有效时Dr=I ；ATD为地址监测信号，Ar为地址变化标识位，地址变化时Ar=0。对于读操作，即WE=I的情况，在读脉冲产生的同时，控制电路将判别读脉冲的触发机制，如果是由地址变化触发(即Ar=O),或者由使能信号触发(CE或者WE)而数据锁存模块105的数据无效(即Dr=O),则控制电路将驱动存储器读模块103进行正常的读操作，同时在读操作完成时，读出的数据将被锁存在数据锁存模块105里。否则，存储器将跳过此次读操作，直接将数据锁存模块105中的数据输出，从而可以提高存储器的寿命，减小存储器的功耗。另外，如果存储器在没有完成正常的读操作，例如读有效信号有效时间小于读脉冲，则此次读操作被标记为读失败，数据锁存模块105中的数据将被标记为Dr=0。对于写操作，即WE=O的情况，在所述读写脉冲产生模块101产生写脉冲的同时，控制电路将判别写脉冲的触发机制，如果是由地址变化触发(即Ar=O),或者由使能信号触发(CE或者WE)而数据锁存模块105的数据无效(即Dr=0)，则控制电路将驱动存储器写模块104进行正常的写操作，同时在写操作完成时，写入的数据将被锁存在数据锁存模块105里。否则，数据比对模块106将比较每一位数据锁存模块105里的数据和从IO 口输入的待写入数据，写模块104将只对数据不同的位进行写操作，而数据相同的位将跳过此次写操作，同时在写操作完成，从IO端口输入的待写入数据将被锁存在数据锁存模块105里。例如，从目标地址读出的数据为“10010110”，而需要写入的数据位“11110000”，那么经过写前读及数据比对后，需要第二位和第三位的“I”需要写成“O”以及第六位和第七位的“O”需要写成“1”，其他四位将跳过此次写操作，同时在写操作完成时，从IO端口输入的数据“11110000”将被锁存在数据锁存模块105里。另外，如果存储器在没有完成正常的写操作，例如写有效信号有效时间小于写脉冲，则此次写操作被标记为写失败，数据锁存模块105中的数据将被标记为Dr=O。实施例2
本实施例提供一种相变存储器的读写转换系统的读写转换方法，所述读写转换方法至少包括以下步骤I)置写使能无效，将需要操作的目标地址输入到相变存储器的地址端口，所述地址锁存模块102锁存目标地址，读模块103开始读取目标地址的数据，并在读操作结束时将读取的目标地址数据锁存至数据锁存模块105 ；2)从相变存储器IO端口向所述数据锁存模块105输入待写入的数据，通过所述数据比对模块106比对出数据锁存模块105中的数据和待写入的数据中不同的位；3)置写使能有效，写模块104对所述数据锁存模块105中的数据和待写入的数据不同的位进行写操作，并在写操作结束时将已写入的数据锁存到数据锁存模块105中。在本实施例中，所述的数据比对模块106 —直对数据锁存模块105中的数据和相变存储器IO端口输入的待写入数据进行对比。在本实施例中，存储器在写操作时，所述数据比对模块106比对出目标地址数据和待写入数据中不同的位，然后通过所述写模块104对这些位进行写操作，并跳过那些数据相同的位不进行写操作。在读操作时，若所述地址锁存模块锁存105的地址与当前需要读取数据的地址一致，则所述读模块103直接从所述数据锁存模块105读出数据；若地址锁存模块105锁存的地址与当前需要读取数据的地址不一致，则所述读模块103从所述相变存储器需要读取数据的地址读出数据，并将读出的数据锁存至所述数据锁存模块105。图3所示为本实施例的一种相变存储器读写转换方法的工作时序图。在该时序中，在进行连续写操作时，写使能信号WE在每次写错做结束后需要复位来进行读操作。读操作的触发则是由地址变化信号来触发的，系统在地址监测模块检测到地址变化时，锁存新的地址，同时读写脉冲发生模块产生读脉冲，存储器进行读操作，所述读模块103读取地址锁存模块102的目标地址数据，并且在读操作完成时将读出的数据锁存在数据锁存模块105中。当写使能信号WE有效时，读写脉冲发生模块产生写脉冲，数据比对模块106将比较每一位数据锁存模块105里的数据和从IO 口输入的待写入数据，并输出不同的位至所述写模块104，存储器写模块104将需要进行写操作的位进行正常的写操作，在写操作完成时，系统将新写入的数据锁存到数据锁存模块105中。此方法有利于降低存储器的功耗，适用于功耗优先的应用场合。实施例3本发明还提供另一种相变存储器的读写转换系统的读写转换方法，所述读写转换方法至少包括以下步骤I)置写使能一直有效，当待写入数据相对于当前目标地址数据发生变化时，所述读写脉冲产生模块101向所述写模块104发送写脉冲，所述写模块104直接将相变存储器IO 口输入的待写入数据写入到目标地址；2)在写操作完成时，将已写入目标地址的数据锁存至所述数据锁存模块105。图4所示为本发明的一种相变存储器读写转换方法的工作时序图。在该时序中，在进行连续写操作时，写使能信号WE —直有效，写操作由地址变化触发。系统在地址监测 模块检测到地址变化时，所述地址锁存模块102锁存目标地址，同时读写脉冲发生模块产生写脉冲，系统跳过写前读阶段和数据比对阶段，直接将IO端口输入的待写入数据写入到目标地址。写操作完成时，将IO端口数据锁存到数据锁存模块105中，从而完成此次写操作。此时序适合速度优先的应用场合。综上所述，本发明提供一种相变存储器的读写转换系统及方法，所述读写转换系统包括用于产生读脉冲及写脉冲的读写脉冲产生模块101、用于锁存需要进行操作的目标地址的地址锁存模块102、用于读取目标地址相变存储单元的数据的读模块103、用于将待写入的数据写入到目标地址的相变存储单元的写模块104、用于锁存所述读模块103读出的目标地址的数据或者所述写模块104已经写入目标地址的数据的数据锁存模块105、以及用于比较目标地址的数据和待写入数据的数据比对模块106。本发明能够通过控制读写次序使相变存储器自动在速度优先模式和功耗优先模式间切换，从而达到在不降低存储器系统可靠性的前提下，对于功耗优先的应用场合，最大限度地降低存储器的操作功耗的目的。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
权利要求
1.一种相变存储器的读写转换系统，其特征在于，所述读写转换系统至少包括 读写脉冲产生模块，用于产生读脉冲及写脉冲； 地址锁存模块，用于锁存需要进行操作的目标地址； 读模块，连接于所述地址锁存模块及读写脉冲产生模块，用于读取目标地址相变存储单元的数据； 写模块，连接于所述地址锁存模块及读写脉冲产生模块，用于将待写入的数据写入到目标地址的相变存储单元； 数据锁存模块，连接于所述读模块及写模块，用于锁存所述读模块读出的目标地址的数据或者所述写模块已经写入目标地址的数据； 数据比对模块，连接于所述数据锁存模块及写模块，用于比较目标地址的数据和待写入的数据。
2.根据权利要求I所述的相变存储器的读写转换系统，其特征在于所述读写转换系统的读写操作包括多位数据的并行读写操作。
3.根据权利要求I所述的相变存储器的读写转换系统，其特征在于所述读写脉冲产生模块在每次读或者写操作被触发时产生读脉冲或者写脉冲。
4.根据权利要求I所述的相变存储器的读写转换系统，其特征在于所述地址锁存模块在读操作或者写操作开始时锁存需要进行操作的目标地址数据。
5.根据权利要求I所述的相变存储器的读写转换系统，其特征在于所述数据锁存模块在读操作结束时锁存读出的目标地址数据或者在写操作结束时锁存已写入目标地址的数据。
6.一种如权利要求Γ5任意一项所述的相变存储器的读写转换系统的读写转换方法，其特征在于，所述读写转换方法至少包括以下步骤 O置写使能无效，所述地址锁存模块锁存需要操作的目标地址，读模块开始读取目标地址的数据，并在读操作结束时将读取的目标地址数据锁存至数据锁存模块； 2)从相变存储器IO端口向所述数据锁存模块输入待写入的数据，通过所述数据比对模块比对出数据锁存模块中的数据和待写入的数据中不同的位； 3)置写使能有效，写模块对所述数据锁存模块中的数据和待写入的数据不同的位进行写操作，并在写操作结束时将已写入的数据锁存到数据锁存模块中。
7.根据权利要求6所述的相变存储器的读写转换系统的读写转换方法，其特征在于所述的数据比对模块一直对数据锁存模块中的数据和相变存储器IO端口输入的待写入数据进行对比。
8.根据权利要求6所述的相变存储器的读写转换系统的读写转换方法，其特征在于在写操作时，所述数据比对模块比对出目标地址数据和待写入数据中不同的位，然后通过所述写模块对这些位进行写操作，并跳过那些数据相同的位不进行写操作。
9.根据权利要求6所述的相变存储器的读写转换系统的读写转换方法，其特征在于在读操作时，若所述地址锁存模块锁存的地址与当前需要读取数据的地址一致，则所述读模块直接从所述数据锁存模块读出数据；若地址锁存模块锁存的地址与当前需要读取数据的地址不一致，则所述读模块从所述相变存储器需要读取数据的地址读出数据，并将读出的数据锁存至所述数据锁存模块。
10.一种如权利要求Γ5任意一项所述的相变存储器的读写转换系统的读写转换方法，其特征在于，所述读写转换方法至少包括以下步骤 1)置写使能一直有效，当待写入数据相对于当前目标地址数据发生变化时，所述读写脉冲产生模块向所述写模块发送写脉冲，所述写模块直接将相变存储器IO 口输入的待写入数据写入到目标地址； 2)在写操作完成时，将已写入目标地址的数据锁存至所述数据锁存模块。
全文摘要
本发明提供一种相变存储器的读写转换系统及方法，所述读写转换系统包括用于产生读脉冲及写脉冲的读写脉冲产生模块、用于锁存需要进行操作的目标地址的地址锁存模块、用于读取目标地址相变存储单元的数据的读模块、用于将待写入的数据写入到目标地址的相变存储单元的写模块、用于锁存所述读模块读出的目标地址的数据或者所述写模块已经写入目标地址的数据的数据锁存模块、以及用于比较目标地址的数据和待写入数据的数据比对模块。本发明能够通过控制读写次序使相变存储器自动在速度优先模式和功耗优先模式间切换，从而达到在不降低存储器系统可靠性的前提下，对于功耗优先的应用场合，最大限度地降低存储器的操作功耗的目的。
文档编号G11C16/26GK102831929SQ201210324598
公开日2012年12月19日 申请日期2012年9月4日 优先权日2012年9月4日
发明者李喜, 宋志棠, 陈后鹏, 蔡道林 申请人:中国科学院上海微系统与信息技术研究所