专利名称：：一种适用于cmmb和dvb-h的频域同步电路结构的制作方法
技术领域：
：本发明属于无线数字通信
技术领域：
，具体涉及一种同时支持CMMB和DVB-H两种移动多媒体标准的频域同步电路结构。
背景技术：
：移动多媒体技术如今已经得以越来越广泛的应用。随着中国移动多媒体标准CMMB的颁布实施，移动多媒体得到了进一步的普及。多模多标准是当今移动多媒体技术发展的趋势，以同一套终端在不同地域实现对不同标准下节目的接收也是多模多标准发展的要求。同歩技术作为接收终端中一个重要的部分，其在多模接收终端中的研究应用也具有非常重要的意义。研究目前主要的移动多媒体标准如欧洲标准DVB-H，中国标准CMMB，发现它们在帧结构上具有一定的共性。即都采用了多载波OFDM(正交频分复用)调制方式，都是基于导频的传输系统，都采用了循环前缀+数据体的时域符号结构等等。而同步算法的选取则是根据帧结构的特征，因此这些共性决定了可以寻求到一种融合的同步方案来支持各个标准。基于多模多标准的需求以及各个移动多媒体标准在帧结构上的共性，本发明提出了一种融合的硬件结构，能够同时支持目前两种主流的移动多媒体标准CMMB和DVB-H，实现最大程度的硬件复用。
发明内容本发明目的在于提供一种同时支持CMMB和DVB-H两种标准的频域同步电路结构，实现最大程度的硬件复用。本发明根据CMMB和DVB-H两种标准在帧结构上的共性，提出了一种融合的硬件结构，实现同时对两种标准频域同步的支持，主要由整数倍载波频偏估计模块，解扰码模块，残余载波频偏及采样频偏估计模块构成，每一个模块都考虑了两种标准在同步方案上的共性从而实现硬件融合，并且通过选通信号控制不同模块的工作，从而实现不同模块对相似功能子模块的分时复用，进一步提高了硬件利用率。具体结构如图l所示，输入输出说明如表1所示。模式选择信号MODE_SEL控制当前工作模式(是CMMB还是DVB-H)，并为整数倍载波频偏估计模块，解扰码模块，残余载波频偏和采样频偏估计模块送入不同的参数值。首先进行整数倍载波频偏的估计，估计并补偿完成后给出完成信号IFO—DONE，若当前模式为CMMB模式则启动解扰码模块；若当前模式为DVB-H模块则启动残余载波频偏和采样频偏估计模块。对于CMMB模式在解扰码完成之后启动余载波频偏和采样频偏估计模块。整数倍载波频偏估计模块，用以实现整数倍载波频偏的估计。具体结构如图2所示，输入输出说明如表2所示。由数据缓存单元，导频位置存储单元，相关模块，控制模块及伪随机序列生成模块(应用于CMMB标准)组成。模式选择信号MODE一SEL决定电路工作的当前模式(是CMMB还是DVB-H),送入MUX(多路选择器)模块进行选择，选择内容有(l)数据缓存单元的缓存内容，若是CMMB模式，则缓存一个同步信号；若是DVB-H模式，则缓存两个连续的OFDM符号。(2)数据缓存单元的读地址控制，若是CMMB模式，则读地址控制信号为PN(伪随机)序列的位置+数据偏移*;若是DVB-H模式，则读地址控制信号为连续导频的位置+数据偏移。模式选择信号还通过组合逻辑门选择伪随机序列生成模块的工作模式，使该模块仅在CMMB模式下工作。数据缓存单元通过模式选择信号写入完毕后进行读取，并将读取出的结果送入相关模块进行相关运算。此时若当前模式为CMMB模式，相关运算的结果还需同伪随机序列生成模块的输出进行相关；若当前模式为DVB-H模式，则相关运算的结果直接送入下级运算，是否同伪随机序列生成模块的输出进行相关由模式选择信号控制MUX实现。该MUX的输出送入累加-绝对值模块进行累加并求绝对值。接着送入比较器，比较器的初值设为0。当输入值大于比较器初值时，则替换当前初值成为新的初值；若小于比较器初值则保留原有初值。当预设的所有数据偏移情况遍历完毕之后，得到的比较器最大值对应的数据偏移^就是估计的整数倍载波频偏。整数倍载波频偏估计并补偿后送出完成信号，驱动下一级模块。若是CMMB模式，则驱动解扰码模块；若是DVB-H模式，则驱动残余载波频偏及采样频偏估计模块。解扰码模块，为CMMB标准特有，只需在CMMB模式下选通工作，用以扰码模式的识别以及对频域数据的正确解扰。具体结构如图3所示，输入输出说明如表3所示。由伪随机序列生成模块，相关模块，控制模块及导频位置存储单元组成。伪随机序列生成模块通过输入端的控制SRAM一MODE分别产生6种不同初值的扰码。导频位置存储单元存储导频的位置，通过读取该单元来判断当前输入是不是导频，若是导频则进行延迟直到下一个符号的相同位置导频到来。两个符号的导频分别用伪随机序列生成模块产生的6种扰码解扰后再进行相关累加，产生六种相关累加和。由于正确解扰后两个连续符号中的导频具有相关性，因此得到最大值所采取的扰码方式就是扰码模式。扰码模式确定之后即可对之后的符号进行解扰，通过共轭-相乘模块实现。残余载波频偏及采样频偏估计模块，用以估计残余载波频偏及采样频偏。具体结构如图4所示，输入输出说明如表4所示。由相关模块，幅角计算模块，导频缓存单元及导频位置存储单元组成。模式选择信号MODE—SEL选择当前工作的模式，通过MUX控制导频位置的判断，从而进行导频缓存，缓存的连续两个符号的导频进行相关，然后送入幅角计算模块进行求幅角运算，然后进行一些常系数运算后得到最终的估计结果。常系数在CMMB和DVB-H下有所不同，事先存储然后通过模式选择信号进行选择。整数倍载波频偏估计模块和解扰码模块中都用到了伪随机序列生成模块，只是生成序列的初值，移位寄存器个数和反馈信号不同，并且不同时工作，因此可以对一个移位寄存器组附加控制信号进行复用。具体结构如图5所示，输入输出说明如表5所示。它可由控制模块和移位寄存器组(序列)组成，控制模块改变初值、移位寄存器个数、反馈信号，从而应用于不同的模块。模式选择信号MODE—SEL控制伪随机序列生成模块的工作模式(生成同步信号序列还是扰码)，通过选择器MUX选择，选择内容有(l)移位寄存器组的初值，若是生成同步信号则选择同步信号的初值；若是生成扰码则选择具体6种模式中的某一种。(2)移位寄存器组的个数，若是生成同步信号则为11个；若是生成扰码则为12个。(3)移位寄存器组的反馈信号，若是生成同步信号则选通第9个和第11个移位寄存器进行模二相加反馈给第1个寄存器；若是生成扰码则选通第6，8，11，12个移位寄存器进行模二相加反馈给第1个寄存器。(4)输出值，生成同步信号则设第11个移位寄存器的输出为有效；若是生成扰码则设第9和第12个移位寄存器的输出为有效。以上步骤完成所选模式下伪随机序列生成模块的工作。上述
发明内容，能够很好地满足对CMMB及DVB-H两种标准下频域同步的支持，以一套硬件结构实现了两种标准频域同步的融合，同时提高硬件利用率，实现最大程度的硬件复用。图1适用于CMMB及DVB-H的频域同步整体硬件结构图图2整数倍载波频偏估计模块结构图图3解扰码模块结构图图4残余载波频偏及采样频偏估计模块结构图图5伪随机序列生成模块结构图具体实施例方式根据
发明内容中的方案，适用于CMMB及DVB-H的频域同步电路的具体实施例方式如下(l)首先进行整数倍载波频偏的估计。对于CMMB标准，整数倍载波频偏估计算法如下^>=argmax其中，i(A+Z))表示FFT(快速傅立叶变换)解调后的同步信号的第A:个和第々+D-符号，"'"表示共轭运算，户iV(A-一表示本地PN序列的移位。《o表示估计的整数倍载波频偏，集合M表示所选取的PN序列的集合，集合[-^、U表示算法能检测的最大整数倍频偏。对于DVB-H标准，整数倍载波频偏估计算法如下fo=argmax其中A("，Z^(W分别表示FFT后第M个和第^/个OFDM信号中第A:个符号，集合尸表示连续导频的集合，集合[—zmJmaJ表示算法能检测的最大整数倍频偏。可以发现两种算法都是基于相关-寻找最大值的方法，只是需要缓存的数据以及相关的方式不相同。因此可以如下处理对于数据缓存单元，当前模式为CMMB时，缓存一个同步信号；当前模式为DVB-H时，缓存两个连续的OFDM符号。当前模式为CMMB时，连续读取数据缓存单元中的符号进行延迟相关；当前模式为DVB-H时，通过读取导频位置存储单元中导频的位置来读取数据缓存单元中的符号进行相关。当前模式为CMMB时，相关后的结果需乘以PiV(fc-m),PW(A-m)由伪随机序列生成模块产生。但由于尸W(A:-m)的取值为1和-1，因此相乘只需用对被乘数取反或者取原值来实现即可。相关累加的结果送入控制模块，判断最大值，当集合[-/^/^J遍历完毕时，所取得的最大值的z/o值即是所估计的整数倍频偏。整数倍频偏估计模块只需工作一次，整数倍载波频偏估计并校正之后给出完成信号，对于DVB-H系统，启动残余载波频偏和采样频偏估计模块；对于CMMB系统，启动解扰码模块，此模块为CMMB系统特有。(2)解扰码模块的算法如下根据"正确解扰的相邻两个OFDM符号的连续导频具有相关性"，扰码模式识别算法如下所示\濯=argmax|J][(Z"(".《,.("x7VK+A)).(("《(("—1)x+")*]|'.e表示不同的扰码模式下的扰码值，A^表示每一个OFDM符号中有效子载波(包括数据子载波和导频)个数。S.,(Q共有六种取值，由伪随机序列生成模块产生。扰码模式判定之后即可进行解扰，解扰由FFT后的OFDM符号同&,("相乘完成。由于^(A)的取值为,(土1士/)，可以看作同±1±/相乘，因此相乘只需对被乘数取反或者取原值实现。解扰码模块需要一直工作。对于CMMB模式，每个OFDM符号解扰码后给出完成信号，即可启动残余载波频偏和采样频偏估计模块。(3)残余载波频偏和采样频偏估计模块的算法如下对于两种标准，残余载波频偏和采样频偏估计的算法都可用下式表示D(A:)二Zn(A:)'Z:一州，A:e尸Zarg("(")-Zarg(D⑨)y咖。a、)！>+^二fre/n_fee尸2_-=S、乂7乂J2;r(乂/iV)(ZA:-ZA)，—2丰,).#M—1~其中集合尸表示连续导频的集合，集合P1,尸2分别表示连续导频的前一半和后一半，M表示选取的连续导频个数，iV,,7V分别表示含有循环前缀和不含循环前缀OFDM符号长度，在CMMB和DVB-H标准中都有不同取值。y9为估计的采样频偏，f为估计的残余载波频偏。可以看出该模块的基本运算相同，只是对应不同标准集合尸不同。因此只需将两种标准下连续导频的位置存储于不同的导频位置存储单元，根据当前模式选择读取不同的导频位置存储单元，从而在导频缓存单元中缓存不同的信号。缓存的信号进行相关，幅角计算，然后根据不同的模式选取不同的A^,M值完成残余频偏和采样频偏的计算。(4)相同硬件在不同模块之间的复用在整数倍载波频偏估计，解扰码，残余载波频偏和采样频偏估计三个模块中都用到了相关模块。相关的本质为复数相乘及求和。由于三个模块并不同时工作，因此相关模块可以在三个主模块中分时复用。由于相关对时序的要求并不严格，不需要进行并行相乘和求和，因此可以仅使用一个复数乘法器和一个累加器，大大降低硬件代价。CMMB模式下，整数倍载波频偏估计及解扰码模块都用到了伪随机序列生成模块，并且此两个模块并不同时工作。因此可以共用一个伪随机序列生成模块，将该模块的初始值，移位寄存器个数，反馈信号做成可配置，即可应用于上述两个模块，具体结构如图5所示，输入输出说明如表5所示。在上述方案中，使用了本发明提出的硬件融合复用，同单模式的频域同步方案相比，仅仅附加了一些控制电路及小的存储单元，能够实现对两种标准下频域同步的支持，以一套硬件结构实现了CMMB和DVB-H两种标准频域同步的融合。<table>tableseeoriginaldocumentpage9</column></row><table>表l.整体硬件结构图输入输出说明<table>tableseeoriginaldocumentpage10</column></row><table><table>tableseeoriginaldocumentpage11</column></row><table>权利要求1.一种适用于CMMB和DVB-H的频域同步电路结构，其特征在于，由整数倍载波频偏估计模块，解扰码模块，残余载波频偏和采样频偏估计模块构成；整数倍载波频偏估计模块，支持CMMB和DVB-H两种标准的整数倍载波频偏估计；解扰码模块，应用于CMMB模式下扰码模式识别及解扰码的运算；残余载波频偏及采样频偏估计模块，支持两种标准的残余载波频偏及采样频偏估计；模式选择信号MODE_SEL控制当前工作模式是CMMB还是DVB-H，并为整数倍载波频偏估计模块，解扰码模块，残余载波频偏和采样频偏估计模块送入不同的参数值；首先进行整数倍载波频偏的估计，估计并补偿完成后给出完成信号IFO_DONE，若当前模式为CMMB模式则启动解扰码模块，在解扰码完成之后启动余载波频偏和采样频偏估计模块；若当前模式为DVB-H模块则启动残余载波频偏和采样频偏估计模块。2.根据权利要求1所述的电路结构，其特征在于在两种标准中，整数倍载波频偏估计模块的估计都是基于频域特定信号的相关，它由数据缓存单元，导频位置存储单元，相关模块，控制模块及伪随机序列生成模块组成；模式选择信号MODE—SEL决定电路工作的当前模式是CMMB还是DVB-H,送入MUX多路选择器模块进行选择，选择内容有(l)数据缓存单元的缓存内容，若是CMMB模式，则缓存一个同步信号；若是DVB-H模式，则缓存两个连续的OFDM符号；(2)数据缓存单元的读地址控制，若是CMMB模式，则读地址控制信号为PN序列的位置+数据偏移若是DVB-H模式，则读地址控制信号为连续导频的位置+数据偏移；模式选择信号还通过组合逻辑门选择伪随机序列生成模块的工作模式，使该模块仅在CMMB模式下工作；数据缓存单元通过模式选择信号写入完毕后进行读取，并将读取出的结果送入相关模块进行相关运算；此时若当前模式为CMMB模式，相关运算的结果还需同伪随机序列生成模块的输出进行相关；若当前模式为DVB-H模式，则相关运算的结果直接送入下级运算，是否同伪随机序列生成模块的输出进行相关由模式选择信号控制MUX实现；该MUX的输出送入累加-绝对值模块进行累加并求绝对值；接着送入比较器，比较器的初值设为0;当输入值大于比较器初值时，则替换当前初值成为新的初值；若输入值小于比较器初值则保留原有初值；当预设的所有数据偏移情况遍历完毕之后，得到的比较器最大值对应的数据偏移z/o就是估计的整数倍载波频偏；整数倍载波频偏估计并补偿后送出完成信号，驱动下一级模块；若是CMMB模式，则驱动解扰码模块；若是DVB-H模式，则驱动残余载波频偏及采样频偏估计模块。3.根据权利要求1所述的电路结构，其特征在于，解扰码模块完成扰码的模式识别及解扰码，由伪随机序列生成模块，相关模块，控制模块及导频位置存储单元组成；伪随机序列生成模块通过输入端控制SRAM_MODE分别产生6种不同初值的扰码；导频位置存储单元存储导频的位置，通过读取该单元来判断当前输入是不是导频，若是导频则进行延迟直到下一个符号的相同位置导频到来；两个符号的导频分别用伪随机序列生成模块产生的6种扰码解扰后再进行相关累加，产生六种相关累加和；得到最大值所采取的扰码方式就是扰码模式；扰码模式确定之后即可对之后的符号进行解扰，通过共轭-相乘模块实现。4.根据权利要求1所述的电路结构，其特征在于，两种标准中，残余载波频偏及采样频偏估计均由相邻两个符号中连续导频的相关并取幅角完成，残余载波频偏及采样频偏估计模块由相关模块，幅角计算模块，导频缓存单元及导频位置存储单元组成；模式选择信号MODE_SEL选择当前工作的模式，通过MUX控制导频位置的判断，从而进行导频缓存，缓存的连续两个符号的导频进行相关，然后送入幅角计算模块进行求幅角运算，然后进行一些常系数运算后得到最终的估计结果。5.根据权利要求2、3或4所述的电路结构；其特征在于相关模块为整数倍载波频偏估计模块、解扰码模块、残余载波频偏及采样频偏估计模块的复用模块，并且不在同一时刻工作，相关模块采用串行相关，并只用一个复数乘法器。6.根据权利要求2或3所述的电路结构，其特征在于伪随机序列生成模块为整数倍载波频偏估计模块和解扰码模块的复用模块，它由控制模块及移位寄存器序列构成；控制模块改变初值、移位寄存器个数、反馈信号，从而应用于不同模块。全文摘要本发明属于无线数字通信
技术领域：
，具体为一种能够同时支持中国移动多媒体标准CMMB及欧洲移动多媒体标准DVB-H的频域同步电路结构。主要包括整数倍载波频偏估计模块，解扰码模块，残余载波频偏及采样频偏估计模块，控制模块等部分。整数倍载波频偏估计模块，支持CMMB和DVB-H两种标准的整数倍载波频偏估计；解扰码模块，应用于CMMB模式下扰码模式识别及解扰码的运算；残余载波频偏及采样频偏估计模块，支持两种标准的残余载波频偏及采样频偏估计。本发明根据两种标准频域结构的相似性，提出一种结构以最低的硬件代价实现最大程度的复用，从而以一套硬件结构支持两种标准的频域同步。文档编号H04L27/26GK101626359SQ200910056140公开日2010年1月13日申请日期2009年8月7日优先权日2009年8月7日发明者曾晓洋,李斯梦,楠邵,赟陈申请人:复旦大学