专利名称：一种以太网测控网络时钟同步校正集成器件的制作方法
技术领域：
本实用新型涉及时间同步器件，尤其涉及一种基于本地时钟的以太网测控网络时
钟同步校正集成器件。
背景技术：
随着分布式系统的应用日趋扩大，以及为获得更优越的系统性能，在高速无线网
络、无线传感网络以及以太网中，许多应用已要求达到lOii s或更高的时间同步准确度。虽
然从理论上可以采用概率性时间同步算法，利用客户机_服务器模式不断重复地读取参考
时间，最终使系统的时间同步达到某个确定的精确度，但在实际应用中系统规模的扩大会
受到同步报文数量过度增加而带来的网络负荷、能源消耗以及计算资源占用等因素的制
约。由于本地时钟所采用的振荡器、时间同步的周期以及实现时间同步的方案，对进一步提
高时间同步的准确度都是至关重要的，但如果采用偏移率大、稳定度低的晶体振荡器，不仅
系统各个节点的本地时钟的稳定性差，即使采用了各类时间同步措施，也很难保证系统能
够达到所要求的高准确度的时间同步。相反选用偏移率小、稳定度高的振荡器无疑将使分
布式应用系统的造价大幅度提高，从而极大地限制了分布式系统的应用范围。 目前在电信系统和通信网络领域实现同步所采用的数字锁相环的同步输入信号，
都是从通信数据中恢复的频率信号，并用该频率信号锁定接收端的频率，使接收端的时钟
频率和相位能与发送端保持一致，但这样的同步方式并不适用于基于交换网络的分布式系
统的各个节点的时间同步。这是因为，在交换式网络中，由于所采用的网络协议，使从发送
端到接收端的报文传输不具备严格的连续性，也不可能具有准确的周期性。这就使从报文
的比特流中提取发送端加载的频率信号成为不可能。因此，传统的数字锁相环会因无法获
得可靠的同步输入信号而无法很好地应用于分布式系统的时间同步中。
发明内容为解决传统的数字锁相环无法很好获得可靠的同步输入信号存在的问题与缺陷， 本实用新型提供了一种基于低稳定度本地时钟的以太网测控网络时钟同步校正集成器件。 本实用新型是通过以下技术方案实现的 本实用新型所涉及的一种以太网测控网络时钟同步校正集成器件，包括鉴相器 模块、环路滤波器模块、数控振荡器、时间戳发生器模块及电源模块， 所述鉴相器模块通过环路滤波器模块和数控振荡器模块与时间戳发生器电气连 接； 所述电源模块分别与鉴相器模块、环路滤波器模块、数控振荡器、时间戳发生器模 块之间电连接。 所述数控振荡器模块包括计数寄存器子模块、脉冲计数器子模块和晶体震荡器子
模块，且计数寄存器子模块通过脉冲计数器子模块与晶体振荡器子模块电气连接。
本实用新型提供的技术方案的有益效果是[0011] 1、本器件综合地应用计算机技术、电子技术、网络通信技术、传感器技术和数字信
号处理技术等多学科知识，高度集成了多个模块实现本地时钟同步自校正。 2、本器件在采用时间服务器广播标准时间下，一方面可以用时间服务器发出的时
间戳报文不断修正客户节点本地时钟的计时频率漂移，又可以用时间服务器发出的时间偏
移报文定时调整客户节点本地时钟的时间偏移。 3、如果在客户节点比较多的应用环境下，采用本器件仍然可以保证时钟同步的有 效性。
图1是以太网测控网络时钟同步校正集成器件系统结构示意图； 图2是本实用新型中数控振荡器(DC0)的内部结构图； 图3是本实用新型中时间戳报文格式示意图； 图4是本实用新型应用于100M网卡实现实例的示意图。
具体实施方式为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新 型实施方式作进一步地详细描述 如图l所示，展示了以太网测控网络时钟同步校正集成器件的具体结构，该结构 包括鉴相器模块1、环路滤波器模块2、数控震荡器3、时间戳发生器模块4。鉴相器模块1 和环路滤波器模块2电气连接，环路滤波器模块2和数控震荡器3电气连接，数控震荡器3 和时间戳发生器模块4电气连接，时间戳发生器模块4和鉴相器模块1电气连接。鉴相器 模块1、环路滤波器模块2、数控震荡器3、时间戳发生器模块4均与电源模块5电气连接。 如图2所示，展示了本实用新型所采用的数控振荡器(DC0)模块3的内部结构，该 模块包括计数寄存器子模块31、脉冲计数器子模块32和晶体震荡器子模块33。脉冲计数 器子模块32用来记录晶体振荡器子模块33产生脉冲的个数。本地时钟的晶体振荡器输 出频率为f (t)的脉冲信号，该脉冲经过计数基数为1/S的计数器后，输出频率为v(t) = S f(t)的计时脉冲。其中，脉冲计数器子模块32的计数基数1/S由计数寄存器子模块31提 供，且计数寄存器子模块31保存的计数基数值的大小受计数器步长控制信号调节。 如图3所示，展示了以太网测控网络时钟同步校正集成器中时间戳发生器发出的 报文的格式。时间戳报文的格式包括报头61、时间戳数值62、时间戳编号63、时间戳标志 64和校正位65 ;时间戳发生器模块发出的报文格式发送到鉴相器模块中。 图4是以太网测控网络时钟同步校正集成器件应用于100M以太网网卡的一个实 现实例的概要图。本网卡的实现要点是普通以太网卡的物理层41和MAC(访问控制层)42 层之间，插入用本实施例所描述的以太网测控网络时钟同步校正集成器件40，其中客户节 点的本地时钟由该网卡上的频率/偏移可调时钟45。对于采用该网卡的客户节点，如果接 收到的是普通的报文，则报文将从网卡的物理层直接转发到MAC层，然后通过网卡的PCI接 口 44传输到客户节点的应用系统中。当从时间服务器发出的时间戳报文抵达客户节点的 网卡时，时间戳报文从RJ45接口 43、经过网卡的MAC层抵达网卡上的以太网测控网络时钟 同步校正集成器件。网卡上的这个器件用来实现图l所示的全部功能，集成器件中的时间戳发生器4产生的时间与发出时间报文流S(t)的时间服务器的时间达到同步，即根据所接 收到的时间戳报文，实时地修正本地时钟的计时脉冲频率。 本以太网测控网络时钟同步校正集成器件的工作原理是该器件以时间服务器发 出的时间戳报文流S(t)作为鉴相器的输入同步信号，用以器件输出为本地时钟计时基础 的本地时间戳R(t)为鉴相器的参考输入信号。鉴相器的输出经过一个环路滤波器滤除高 频抖动后，作为数控振荡器(DC0)的输出脉冲频率控制信号，促使数控振荡器输出节点所 需计时脉冲，经过一个时间戳发生器后，最后输出分布式系统节点所需的本地时间戳。该器 件的时间戳发生器产生的时间与发出时间戳报文流S(t)的时间服务器的时间达到同步。 虽然通过实施例描绘了本实用新型，本实用新型由许多变形和变化不脱离本实用 新型的精神，本实用新型的权利要求包括这些变形和变化。
权利要求一种以太网测控网络时钟同步校正集成器件，其特征在于，该集成器件包括鉴相器模块(1)、环路滤波器模块(2)、数控振荡器(3)、时间戳发生器模块(4)及电源模块(5)，所述鉴相器模块(1)通过环路滤波器模块(2)和数控振荡器模块(3)与时间戳发生器电气连接；所述电源模块(5)分别与鉴相器模块(1)、环路滤波器模块(2)、数控震荡器(3)、时间戳发生器模块(4)之间电连接。
2. 根据权利要求1所述的以太网测控网络时钟同步校正集成器件，其特征在于，所述 数控振荡器模块(3)包括计数寄存器子模块(31)、脉冲计数器子模块(32)和晶体振荡器 子模块(33)，且计数寄存器子模块(31)通过脉冲计数器子模块(32)与晶体振荡器子模块 (33)电气连接。
专利摘要本实用新型公开了一种以太网测控网络时钟同步校正集成器件，该集成器件包括鉴相器模块、环路滤波器模块、数控振荡器、时间戳发生器模块及电源模块，所述鉴相器模块通过环路滤波器模块和数控振荡器模块与时间戳发生器电气连接；所述电源模块分别与鉴相器模块、环路滤波器模块、数控震荡器、时间戳发生器模块之间电连接。该器件可作为一种通用的测控网络时间同步自校正独立结构产品，使用范围较广。
文档编号H04J3/06GK201440652SQ20092010847
公开日2010年4月21日 申请日期2009年6月8日 优先权日2009年6月8日
发明者陈岳武, 黄志军 申请人:长讯通信服务有限公司