用于分数-n型锁相环的动态参考频率的制作方法

专利名称：用于分数-n型锁相环的动态参考频率的制作方法
技术领域：
所揭示的实施例涉及接收器的本机振荡器内的锁相环(PLL)。
背景技术：
蜂窝式电话的直接转换接收器通常利用混合本机振荡器(LO)信号与所要高频率 信号的混频器以使得所要高频率信号经下变频转换到较低基带频率。本机振荡器电路产生 LO信号。本机振荡器电路通常包括利用晶体振荡器电路和锁相环(PLL)电路。晶体振荡 器电路输出稳定且固定的参考时钟信号(XO)。PLL接收所述信号XO且输出本机振荡器信 号L0，接着将所述本机振荡器信号LO供应到混频器。PLL允许LO信号的频率改变以使得 接收器可经调谐以下变频转换所关注的所要高频率信号。通过改变LO信号的频率而调谐 所述接收器。历史上已有两种类型的PLL用于本机振荡器电路中。所述PLL中的一者此处称为 “整数-N型PLL”。所述PLL的另一者在此处称为“分数-N型PLL”。图1 (现有技术)为整 数-N型PLL 1的简图。晶体振荡器2产生极稳定的晶体振荡器输出信号X0。可将晶体振 荡器视作或不视作锁相环的部分。XO信号由分频器3分频以产生此处称为“比较参考时钟 信号” 4的具有固定频率的极稳定参考信号。举例来说，视接收器接收所处的频带而定，分 频器3分频所依据的除数可具有不同值。由电压控制的振荡器(VCO) 5输出的高频率VCO 输出信号LO由环分频器6在频率上除降以产生经除降的反馈信号7。由相位检测器8比较 所述反馈信号7与极稳定的比较参考信号4。由相位检测器8输出的误差信号经过电荷泵 9和环滤波器10。环滤波器10将电流或电压引导信号11供应到VCO 5以使得反馈信号7 相对于比较参考时钟信号4是锁相的。可通过改变环分频器6分频LO信号以产生反馈信 号7所依照的整数除数而改变LO信号的频率。由此整数-N型PLL产生的本机振荡器信号 LO通常显示相对较大量的相位噪声。随着PLL操作，信号LO的频率变化且控制在由环滤波 器10的带宽确定的频带内。随着蜂窝式电话已用于除了仅语音通信外的目的，蜂窝式电话能够以越来越高的 数据速率接收。为提高数据速率，一般确实必须减少LO的相位噪声。因此，需要在蜂窝式电 话接收器的本机振荡器电路中使用比图1的传统整数-N型PLL显示更少相位噪声的PLL。图2 (现有技术)为现今用于蜂窝式电话的接收器的本机振荡器中的第二类型PLL 的图。此第二类型PLL在此处称为“分数-N”型锁相环(PLL)。分数-N型PLL 12涉及改 变环分频器14通过其而进行分频的除数的调制器13。改变除数以使得随着时间推移反馈 信号15频率的平均频率和相位与比较参考时钟信号16的频率和相位匹配。在分数-N型 PLL中，比较参考时钟信号16的频率可更高，所以不存在除降由晶体振荡器17输出的XO信号的频率的分频器。因为可使用较高比较参考时钟信号频率，所以环滤波器可具有较高环 带宽。增大的环带宽通常抑制相位噪声。分数-N型PLL拓扑因此可用以产生与将使用整 数-N型PLL拓扑产生的本机振荡器信号相比具有更少相位噪声的本机振荡器信号。遗憾的是，在一些接收器应用中，使用分数-N型PLL与使用整数-N型PLL相比具 有缺陷。在PLL操作时，供应到VCO的引导信号根据比较参考时钟信号的频率而改变。引 导信号的此改变导致LO信号的频率的改变。这些改变证明其在频域中为LO信号的中心频 率周围的谐波频率分量。这些谐波频率分量称为“杂散(spur)”。图3(现有技术)为说明图1的整数-N型PLL 1的操作特性的图。本机振荡器信 号(LO)不表现为频域中的单一理想尖峰，而是绘制为具有裙边(skirt)。此裙边的宽度表 示与LO信号本身一起呈现的相位噪声。所要高频率信号在接收器的天线上接收且前进到 接收器的混频器。供应到混频器的本机振荡器信号LO具有使得所要接收(RX)信号在频率 上下变频转换成基带信号的频率。参考数字20到23识别归因于图1的整数-N型PLL中 VCO 5的引导而产生的杂散中的一些。注意，在杂散之间的频率分离为图1的PLL中的比 较参考时钟信号的频率FC1。归因于整数-N型PLL中比较参考时钟信号的相对低的频率， 杂散较靠近且量值相对快速地下落以使得在信道24中实际上不存在杂散。在此处考虑的 蜂窝式电话中，蜂窝式电话的发射器可在蜂窝式电话的接收器正接收的同时进行发射。发 射频率信道24因此在频率上与所要RX信号的频率间隔。图3的图中的双S符号25说明 频率上的大转折。发射信道的频率因此在频域中与接收信道分离显著量。如从图3的图可 见，整数-N型PLL产生不合意量的相位噪声。图4(现有技术)为说明图2的分数-N型PLL 12的操作特性的图。归因于分数-N 型PLL的更大环带宽，图4中的本机振荡器信号LO的裙边的宽度小于图3中的本机振荡器 信号LO的裙边的宽度。分数-N型PLL展现较少相位噪声。然而，注意到谐波杂散分量26 到28在频域中彼此分离图2的分数-N型PLL 12中的比较参考时钟信号16的频率FC2。 图4的图中的频率间隔FC2大于图3的图中的频率间隔FC1。归因于谐波杂散分量之间的 更大频率间隔FC2，图4的杂散的量值根据频率下落不像如图3的杂散下落得那样快。此杂 散28可因此具有使杂散28与发射器泄漏24相互混合的此量值和此频率。此相互混合可 使混频器将发射器泄漏下变频转换到基带，使得经下变频转换的发射器泄漏信号使正接收 的经下变频转换的所要RX信号变模糊。这是不合意的。分数-N型PLL的使用提供改进的 相位噪声，但遗憾的是使接收器易受相互混合问题影响。

发明内容
接收器(例如蜂窝式电话的全双工收发器的接收器)的本机振荡器包括稳定参考 信号源(例如，晶体振荡器)、可编程比较参考时钟信号产生器(PCRCSG)和锁相环(PLL)。 PLL可配置而以分数-N型模式或整数-N型模式操作。PCRCSG可受控制以改变供应到PLL 的比较参考时钟信号的频率。在一个方面中，比较参考时钟信号的频率经动态地改变以使得参考杂散(由PLL 产生)与已知干扰(例如，发射泄漏)的不合意相互混合最小化。随着发射信道在一频带内 改变，且随着发射泄漏的频率改变，电路根据发射信道频率改变比较参考时钟信号的频率， 使得由分数-N型PLL产生的参考杂散处于不以不合意的方式与发射器泄漏相互混合的频率。在第二方面中，PLL在低总接收功率情况下以整数-N型模式操作。在低总接收功 率情况下，接收器的信噪比由除了 PLL产生的相位噪声外的噪声支配。在可配置PLL的低 相位噪声模式(分数-N型模式)下使用可配置PLL因此不减少噪声且为不必要的。然而， 通过操作处于整数-N型模式下的可配置PLL，不产生原本由PLL产生的参考杂散，借此减少 接收器对归因于参考杂散的相互混合问题的易受影响性。在第三方面中，使用干扰检测信息来确定比较参考时钟信号频率。举例来说，如果 干扰由接收器内的干扰检测电路检测到，则响应于所述检测，比较参考时钟信号的频率改 变。通过改变比较参考时钟信号的频率，可避免潜在问题(例如，归因于未知或不可预测机 制的问题)。在一些实施例中，使用多种不同的PLL配置来评估在给定操作情况下的接收器 操作。这些评估接着用以确定在将来的接收器操作情形下将如何配置PLL。以上为概要且因此有必要含有细节的简化、概括和省略；因此，所属领域的技术人 员将了解，概要仅为说明性的且无意以任何方式进行限制。如仅由权利要求书界定的本文 描述的装置和/或过程的其它方面、发明性特征和优点将在本文陈述的非限制性详细描述 中变得显而易见。


图1 (现有技术)为一类整数-N型锁相环(PLL)的简图。图2(现有技术)为一类分数-N型PLL的简图。图3(现有技术)为说明图1的整数-N型PLL的操作特性的图。图4(现有技术)为说明图2的分数-N型PLL的操作特性的图。图5为根据三个方面的一种特定类型的移动通信装置100的简化高级框图。图6为图5的RF收发器集成电路102的更详细框图。图7为图6的RF收发器集成电路102的本机振荡器113的框图。图8为说明PLL控制查找函数的表。在第一方面中，至少部分基于发射信道信息 而确定图7的PLL的比较参考时钟信号214的频率。在第二方面中，在总接收功率低于预 定阈值的情形下PLL以整数-N型模式操作。在第三方面中，至少部分基于干扰检测信息而 确定PLL配置。图9为说明由本机振荡器的分数-N型PLL产生的参考杂散与发射器泄漏相互混 合，进而将发射器泄漏下变频转换到基带且使正接收的经下变频转换的所要信号模糊的潜 在问题的图。图10为说明在比较参考时钟信号频率为19. 2MHz的情形下参考杂散将如何存在 于与选定发射信道的频率相同的频率上的图。图11为说明在比较参考时钟信号频率为16. 8MHz的情形下图10的参考杂散现将 如何出现于与选定发射信道的频率不同的频率下，进而避免相互混合问题的图。图12为说明在低总接收功率的情形下接收器操作如何比其在较高总接收功率下 较少受相位噪声的减少影响的图。图13为说明在低总接收功率下图7的可配置PLL 202以其整数-N型模式操作的
第二方面的图。
7
图14为根据第一方面的方法的简化流程图。图15为根据第二方面的方法的简化流程图。图16为根据第三方面的方法的简化流程图。图17为可编程比较参考时钟信号产生器的一个特定实例的框图。
具体实施例方式图5为根据一个方面的一种特定类型的移动通信装置100的极简化高级框图。在 此特定实例中，移动通信装置100为蜂窝式电话。移动通信装置100包括(其中若干其它 部分未说明)天线101和两个集成电路102和103。集成电路102为RF收发器集成电路。 由于RF收发器集成电路102包括发射器以及接收器，所以将其称为“收发器”。然而，由于 接收器和发射器的方面安置于集成电路103以及集成电路102中，所以术语“收发器”还应 用于移动通信装置100的整个电路。RF收发器集成电路102主要为包括模拟电路的模拟集 成电路。另一方面，集成电路103主要为包括数字电路的数字集成电路。集成电路103称 为“数字基带集成电路”或“基带处理器集成电路”。图6为RF收发器集成电路102的更详细框图。在蜂窝式电话100正接收时，在天 线101上接收高频率RF信号104。来自信号104的信息经过双工器105、匹配网络106，且 经过接收链107。信号由低噪声放大器(LNA) 108放大且由混频器109下变频转换。所得的 经下变频转换的信号由基带滤波器110滤波且传递到数字基带集成电路103。数字基带集 成电路103中的模/数转换器(ADC) 111将所述信号转换成数字形式且所得的数字信息由 数字基带集成电路103内的解调器硬件路径112处理。通过控制由本机振荡器113供应的本机振荡器信号LO的频率而调谐接收链107。 本机振荡器113又由数字基带集成电路103中的处理器114和存储于处理器可读媒体116 中的处理器可执行指令115的程序控制。在此情况下，处理器可读媒体116为半导体存储 器。处理器114可跨越局部总线117存取存储器116。为控制RF收发器集成电路102的本 机振荡器113，处理器114将适当值写入串行总线接口 118中。所述值接着穿越串行SSBI 总线119到RF收发器集成电路102的串行总线接口电路120且出现于导体121上。通过 改变所传送的这些值，处理器114可改变本机振荡器LO频率，且可借此调谐接收链107。如果蜂窝式电话正发射，则待发射的信息经过数字基带集成电路103内的调制器 硬件路径122，且由数/模转换器(DAC) 123转换成模拟形式。所得模拟信号经供应到RF收 发器集成电路102的“发射链” 130。基带滤波器124滤波出由数/模转换过程引入的噪声。 混频器块125接着将所述信号上变频转换成高频率信号。驱动器放大器126和外部功率放 大器127放大高频率信号以驱动天线101，使得从天线101发射高频率RF信号128。处理 器114通过在导体129上设定值而调谐发射链130，所述值又控制本机振荡器131。图7为图6的RF收发器集成电路102的接收部分的本机振荡器113的更详细框 图。本机振荡器113包括稳定参考时钟信号XO的源200、可编程比较参考时钟信号产生器 (PCRCSG) 201和锁相环(PLL)电路202。源200可为部分位于RF收发器集成电路103上的 晶体振荡器。源200还可为从其接收参考时钟信号XO的另一源。在另一实例中，源200为 接收参考时钟信号XO所跨越的导体。锁相环电路202为可操作为处于分数-N型模式中的分数-N型锁相环，或处于整数-N型模式中的整数-N型锁相环的锁相环电路。锁相环电路202包括相位检测器203、电 荷泵204、环滤波器205、电压控制的振荡器(VCO) 206、环分频器207和Δ - Σ调制器控制电 路208。环分频器207接收来自VCO 206的输出的本机振荡器输出信号LO且通过一除数将 所述LO信号分频。所述除数由导体209上的多位数字值确定。所得的经分频的反馈信号 214经由导体210供应到相位检测器203的第二输入211。从PCRCSG 201输出的比较参考 时钟信号212被供应到相位检测器203的第一输入213上。当PLL 202锁定时，VCO 206由 引导信号218控制，使得反馈信号214的频率和相位匹配比较参考时钟信号212的频率和 相位。如果PLL 202在其分数-N型模式下进行操作，则Δ - Σ调制器电路208变化导体 209上的多位数字值，使得环分频器207通过其而进行分频的除数随时间而改变，以使得平 均除数为分数值。可利用此项技术中已知的任一适合Σ -Δ调制器电路或方案。分数值由 经由导体215所接收的多位频率控制字设定。导体215为图5和图6的导体121中的一些。 处理器114可通过如上文所描述在导体121上设定值而设定此频率控制字。然而，如果PLL 202在其整数-N型模式下操作，则Δ - Σ调制器电路208不以 Δ- Σ调制方式变化导体209上的值，而是导体209上的值为固定整数值。在一个实例中， 固定整数值为导体215上的频率控制字的值。PLL 202操作为整数-N型锁相环，而非操作 为分数-N型锁相环。PLL 202是操作为分数-N型锁相环还是操作为整数-N型锁相环是由 导体216上的数字FRAC/INT信号的值确定。PCRCSG 201是可控制的以供应具有与参考时钟信号XO相同的频率，或具有相关 频率的比较参考时钟信号212。在当前实例中，PCRCSG 201接收频率为19. 2MHz的参考时钟 信号X0，且输出具有可选为以下频率中的一者的频率的比较参考时钟信号212 19. 2MHz、 16. 8MHz和21. 6MHz。所选择的特定频率由导体217上接收的多位数字值PLL_C0NTR0L
确定。最高有效位PLL_C0NTR0L[3]为经由导体216供应到Δ - Σ调制器电路208的FRAC/ INT 值。图8为说明在一个实施例中确定值PLL_C0NTR0L
的方式的表。PLL_ CONTROL
值为查找函数的输出值。查找函数的输入值在此情况下包括总接收功率信 息、关于载波信噪比(C/N)是否低于预定阈值的信息、关于是否检测到干扰的信息和发射 信道信息。查找函数的输出(PLL_C0NTR0L
输出值)确定PLL 202是操作为分数-N 型PLL还是操作为整数-N型PLL，且还确定比较参考时钟信号212的频率。图9为说明在包括例如图2的分数-N型PLL的分数-N型锁相环的本机振荡器中 附随的潜在相互混合问题的图。当PLL的Δ-Σ调制器改变供应到环分频器的除数值时， 供应到电压控制振荡器(VCO)的引导信号改变。结果是VCO所输出的LO信号的相位改变。 此LO相位改变在比较参考时钟信号频率处发生且在频域中将其显现为此处称为“杂散”或 “参考杂散”的LO信号的不合意谐波频率分量。除了 LO信号的所要主要频率分量之外还生 成这些参考杂散。一种此参考杂散在图9中由参考数字300表示。LO信号在图9中由参考数字301表示。在所述说明中，LO信号301的裙边表示相 位噪声。图9中的框302表示待由接收链的混频器下变频转换到基带的传入的宽带高频率 的“所要信号”。LO信号301的所要分量的频率经设定以使得混频器将所要信号302下变频 转换到零赫兹的基带。所得经下变频转换的所要信号由图9的较低部分中的框303说明。
如果归因于分数-N型PLL操作的“参考杂散”300具有关于另一干扰305的适当频 率关系，则接收器的混频器可能还将使参考杂散300与干扰305相互混合，以使得干扰在频 域中经下变频转换到零赫兹处的所要信号的经下变频转换版本303，进而使信号的经下变 频转换的版本303变模糊。图9的较低部分中的框304说明干扰的经下变频转换版本305。 经下变频转换的干扰304是不合意的，且使所要信号的经下变频转换版本303变模糊。在操作中，移动通信装置100(图5)的发射器可在移动通信装置100的接收器正 接收的同时发射。移动通信装置100的收发器为全双工收发器。归因于由发射器输出到天 线101上的强发射且归因于移动通信装置100内发射器电路与接收器电路的紧密接近，发 射器信号可“泄漏”回接收器中。图9的上部部分中的框305表示此发射器泄漏。随着由 发射器使用的发射信道在一频带内从一个发射信道改变到另一发射信道，发射器泄漏的频 率也改变。当发射器泄漏与参考杂散300之间的频率关系正确时，发射器泄漏由于如图9 中所说明的相互混合而被下变频转换。这是不合意的。图10和图11为说明图5到图7的系统如何避免此参考杂散相互混合问题的图表。 在图10中，说明五个杂散400到404。可通过改变如上文所描述供应到VCO 206的引导信 号而产生这些参考杂散中的一些，而杂散中的其它者可由其它复杂机制产生。如图10的图例所指示，所说明的杂散将在比较参考时钟信号频率为19. 2MHz的情 形下存在于图7的PLL中。四个发射信道经指示于图表下方且在水平方向上延伸。四个发 射信道具有1719MHz、1728MHz、1742MHz和1748MHz的中心频率。当发射器在一个频带上发 射时，使发射器在这些发射信道中的选定一者中发射。随着时间过去，使得与频带一起使用 的发射信道根据所利用的已知协议而改变。注意在图10的实例中，参考杂散401恰巧在频率上与选定发射信道405重叠。发 射信道405为发射器将在此实例中使用的发射信道。此情形可导致发射器泄漏和如上文结 合图9所描述的与参考杂散401的相互混合问题。图11说明比较参考时钟信号的频率为16. 8MHz (而非19. 2MHz)的替代情形。注 意，归因于比较参考时钟信号的不同频率，与图10中的杂散401到404的位置相比，杂散 401到404在频率上经下移。在图11中，参考杂散401未如在图10中那样与选定发射信道 405在频率上重叠。因此避免图10的潜在参考杂散相互混合问题。在第一方面中，通过研究给定一选定发射信道和一给定比较参考时钟信号频率的 情况下杂散的位置和强度而避免例如图10的问题的参考杂散相互混合问题。针对可选择 的比较参考时钟信号频率(例如，19. 2MHz,16. 8MHz或21. 6MHz)中的每一者进行杂散的分 析。对于每一可能的选定发射信道频率来说，确定引起与已知干扰的最小相互混合的比较 参考时钟信号的频率和引起经下变频转换到基带的非所要的信号的其它有害机制。随着图 5到图7的移动通信装置100操作且随着发射信道改变，比较参考时钟信号212的频率根 据发射信道而动态地改变，使得比较参考时钟信号212的选定频率会使不合意的相互混合 (例如与发射泄漏的相互混合)最小化。图8中说明的PLL控制查找函数确定比较参考时钟信号频率。使用PLL控制查 找函数涉及使用存储于如图5中所说明的存储器116中的图8的表132。由于将发射信道 指派作为标准信号交换的部分从基站传送到移动通信装置100，所以选定发射信道(例如， 1719MHz、1728MHz、1742MHz和1748MHz)对于处理器114来说是已知的。处理器114使用选定发射信道信息来查阅图8的查找表且从发射信道信息确定PLL_C0NTR0L
输出值 应为什么。如表中第五行的值所指示，如果发射信道中心频率为1728MHz (且总接收功率大 于-90dBm的预定阈值量)，贝丨J PLL_C0NTR0L
值为[101]。值[101]将图7的PLL 202 设定在分数-N型模式中且使PCRCSG 201以16. 8MHz (而非19. 2MHz)输出比较参考时钟信 号。图8的“C/N低于阈值？ ”列中和“RX频率处检测到干扰？ ”列中的“X”项目指示“无 关”。因此如与图10的较不合意的情形相对，针对1728MHz的选定发射信道中的操作而产 生图11的更加合意的情形。图12说明作为总接收功率的函数的概率密度函数(PDF)分布曲线。在较高总接 收功率处，移动通信装置100的接收器较不易受参考杂散影响，但更易受带内相位噪声的 影响。在较低功率处，接收器更易受参考杂散影响，但较不易受带内相位噪声影响。图13说明第二方面。认识到由于接收器的信噪比受热噪声限制，所以在低接收 功率下在接收器中通常不需要产生低相位噪声的分数-N型PLL的合意质量。在低接收功 率下，热噪声具有比PLL所产生的相位噪声更高的量值。另一方面，还认识到在较高接收 功率下，在接收器中通常需要分数-N型PLL的低带内相位噪声特性以支持高数据速率。因 此，使图3到图5的PLL 202成为可在分数-N型模式和整数-N型模式中的可选择一者下 操作的可配置PLL。在总接收功率电平低于预定阈值136 (例如，低于-90dBm)的情形下， 由于接收器操作易受来自由分数-N型PLL产生的参考杂散的干扰的影响且由于接收器的 信噪比受热噪声限制，所以将PLL 202配置在整数-N型模式下。然而，在高于阈值136(例 如，高于_90dBm)的较高总接收功率下，PLL 202被配置为分数-N型PLL以利用分数-N型 PLL产生比整数-N型PLL更少的相位噪声。在分数-N型模式与整数-N型模式之间来回 切换PLL 202的配置可以不合意的方式扰乱由PLL输出的LO频率。在过少时间量内过多 扰乱接收器PLL操作可导致问题。举例来说，涉及接收器的蜂窝式电话呼叫在LO频率不足 够稳定的情形下可能掉线。在一个方面中，PLL 202的模式的改变受限于以防止过快改变 模式的非所要后果的方式发生。在当前实例中，处理器114使用定时器(未图示)来限制 PLL配置改变的速率，使得配置不以大于预定最大速率的速率(例如，最多每一五秒周期一 次)在分数-N型模式与整数-N型模式之间来回切换。图8还说明总接收功率如何用作到PLL控制查找函数的输入值。如由图8的表中 的上部行的值所指示，如果总接收功率小于_90dBm，则图7的PLL 202被配置为整数-N型 PLL0 “发射信道中心频率”输入值、“RX频率处检测到干扰？ ”输入值和“C/N低于阈值？ ” 输入值为“无关”。然而，如果到查找函数的总接收功率输入值指示总接收功率大于_90dBm， 则图7的PLL 202被配置为分数-N型PLL。数字基带集成电路103内的接收信道路径中的 自动增益校正(AGC)块133测量总接收功率且提供指示所测量总接收功率的多位数字值。 处理器114跨越局部总线117从AGC 133读取此多位数字值功率，且接着使用所述总接收 功率值作为到PLL控制查找函数的输入值。图8还说明第三方面。RF收发器集成电路102包括干扰检测器电路134。在一个 特定实例中，如果干扰检测器电路134检测到干扰，则干扰检测器电路134经由导体135、串 行总线接口 120、串行总线119、串行总线接口 118和局部总线117将中断信号发送到处理 器114。举例来说，中断信号可由中断控制器(未图示)接收，所述中断控制器又将中断信 号供应到处理器114。在接收到所述中断信号后，处理器144执行中断服务例程。中断服务
11例程使处理器114在干扰检测器电路134中的检测器中读取多位数字值。所述多位数字值 指示所检测干扰的频率，并且指示所检测干扰的强度。在第三方面中，将此干扰检测信息用作到PLL控制查找函数的输入值。如果检测 到干扰足够接近经分配的接收信道频率且如果确定所检测的干扰具有足够信号强度，则处 理器114确定“RX频率处检测到干扰？ ”值为“是”，否则处理器114确定“RX频率处检测到 干扰？ ”值为“否”。图8说明在某些情境下如何由“RX频率处检测到干扰？ ”输入值和“C/ N低于阈值？ ”输入值确定比较参考时钟频率。如图8的第二行的值中所指示，如果未检测 到干扰且经指派的发射信道为1719MHz，则比较参考时钟信号具有19. 2MHz的频率。然而， 如果检测到干扰(如由“RX频率处检测到干扰？ ”输入值为“是”所指示)且所指派的发射 信道为相同的1719MHz，则比较参考时钟信号具有视“C/N低于阈值？ ”输入值而定的频率。 导致干扰的机制可能不是已知的且干扰的后果可能不是完全可预知的。因此，在当前实例 中，如果载波信号的信噪比(C/N)不低于预定阈值，则确定接收器操作未充分折衷而保证 从标准19. 2MHz改变比较参考时钟信号频率。注意，在图6的表中的第三行的值中，“比较 参考时钟频率”值为19.2MHz。然而，如果载波信号的信噪比(C/N)低于预定阈值，则确定 情境保证使用除19. 2MHz之外的比较参考时钟信号频率。注意，在图6的第四行的值中， “比较参考时钟频率”值为16.8MHz。在一个实例中，在接收器已在比较参考时钟信号频率 为16. 8MHz的情形下操作一段时间后，处理器114再次读取干扰检测器134以确定最初检 测的干扰是否已在量值上有所减小。处理器114还确定载波信噪比(C/N)的量值。如果使 用16. 8MHz的比较参考时钟信号频率引起比先前使用19. 2MHz的比较参考时钟信号频率更 佳的接收器操作，则将来在使用1719MHz发射信道时，将使用16. 8MHz的比较参考时钟信号 频率。否则，如果使用16. 8MHz比较参考时钟信号频率不引起更佳的接收器操作，则将来在 使用1719MHz发射信道时，将使用19. 2MHz的比较参考时钟信号频率。因此，在相同发射信 道指派条件下使用两个或两个以上不同比较参考时钟信号频率来评估接收器操作。所得的 接收器操作评估接着经比较以用于确定将来在某些情境下将使用哪个比较参考时钟信号 频率。图14为根据第一方面的方法500的简化流程图。在步骤501中，至少部分基于发 射信道信息而确定供应到PLL的比较参考时钟信号的频率。所述PLL将本机振荡器信号供 应到接收器的混频器。在所述方法的一个实例中，所述发射信道信息为来自基站的接收于 图5的移动通信装置100上的信道指派(信道指派信息)。所述发射信道指派信息可识别 发射信道而不识别接收信道。或者，发射信道指派可识别发射信道和接收信道两者。比较 参考时钟信号为图7的比较参考时钟信号212。步骤501的确定涉及查阅PLL控制值查找 函数(由图8的表所表示)和选择PLL控制值。图15为根据第二方面的方法600的简化流程图。在步骤601中，至少部分基于接 收功率信息将PLL的操作模式从分数-N型模式改变为整数-N型模式。所述PLL将本机振 荡器信号供应到接收器的混频器。在所述方法的一个实例中，从图5的数字基带集成电路 103的AGC块133接收接收功率信息。接收功率信息可为总接收功率值。图16为根据第三方面的方法700的简化流程图。在步骤701中，检测到干扰。在 步骤702中，至少部分基于步骤701中对干扰的检测而确定供应到PLL的比较参考时钟信 号的频率。所述PLL将本机振荡器信号供应到接收器的混频器。在所述方法的一个实例中，所述干扰由图5和图6的干扰检测器电路134检测。步骤701中的确定涉及查阅由图8的 表表示的PLL控制值查找函数和选择PLL控制值。图17为可编程比较参考时钟信号产生器(PCRCSG)800的一个实例的电路图。在图 7的本机振荡器的一个实施例中，图17的PCRCSG 800为图7的PCRCSG的更详细图。PCRCSG 800包括可编程分频器803、延迟锁定环(DLL) 801和可编程沿组合和划分网络802。可编程 分频器803接收传入的时钟信号XO且将信号XOI输出到节点812上。信号XOI为传入信 号XO的经缓冲版本，或为在频率上除以二的经除降的XO信号。可编程分频器803是以除 以二分频还是不分频由控制线217A上的数字控制值确定。在此特定实例中，DLL 801包括十四个可编程延迟元件804到808 (仅说明十四 个延迟元件中的四个)、相位频率检测器和电荷泵部分(PFD/CP)809，以及平滑电容器810。 每一可编程延迟元件在穿过可编程延迟元件的信号路径中提供可编程的偶数个CMOS反相 器。举例来说，所述偶数可为如由控制线217A上的数字控制值确定的二、四或六。DLL 801 操作以使得穿过可编程延迟元件804到808的总串联传播延迟经被锁定为节点812上的传 入信号XOI的一个周期。在每一可编程延迟元件内，反相器中的一者或一者以上除了普通 CMOS反相器的P-沟道和N-沟道晶体管之外还包括P-沟道头部开关。头部开关被安置于 进入CMOS反相器的P-沟道晶体管的源极中的电源电压电流路径中。导体811将VTUNE电 压供应到P-沟道头部开关的栅极上以控制穿过可编程延迟元件804到808的延迟。由于穿 过可编程延迟元件804到808的延迟是相同的，所以节点812上的传入信号XOI的上升和 下降沿被延迟元件804延迟了 XOI周期的十四分之一、十二分之一或八分之一(信号Dl)， 被延迟元件804和805延迟了 XOI周期的十四分之二、十二分之二或八分之二(信号D2)， 被延迟元件804、805和806延迟了 XOI周期的十四分之三、十二分之三或八分之三(信号 D3)，等等。如果块802为乘以三的频率，则在信号XOI回到PFD/CP 809的信号路径中存在 十二个可编程延迟元件；而如果块802为乘以四的频率，则在信号XOI回到PFD/CP 809的 信号路径中存在八个可编程延迟元件；而如果块802为乘以七的频率，则在信号XOI回到 PFD/CP 809的信号路径中存在十四个可编程延迟元件。可编程沿组合和划分网络802包括许多组合逻辑，所述组合逻辑组合信号XOI与 延迟信号Dl到D14，使得比较输出参考时钟信号212具有可选择频率。输出参考时钟信号 212的频率等于以下频率中的一者1)传入的XOI信号的频率，2)XOI信号的频率的三倍， 3)XOI信号的频率的四倍，或4)XOI信号的频率的七倍。图17中陈述用于从信号XOI和Dl 到D14产生信号212的三个组合逻辑等式。可编程沿组合和划分网络802还包括可依据网 络802的配置而将组合逻辑的输出分频的二分电路和四分电路。在一种配置中，PCRCSG 800输出具有传入信号XO的频率的四分之一的频率的信 号212。为此，可编程分频器803以二对XO进行分频，且可编程沿组合和划分网络频率802 以二对XOI进行分频。在另一配置中，PCRCSG 800具有传入信号XO的频率的二分之一的频率的输出信 号212。为此，可编程分频器803以二对XO进行分频，且可编程沿组合和划分网络802以不 变的形式输出信号XOI。在另一配置中，PCRCSG 800输出具有传入信号XO的频率的频率的信号212。为 此，可编程分频器803不进行分频，且可编程沿组合和划分网络802以不变的形式输出信号XOI。在另一配置中，PCRCSG 800输出具有等于传入信号XO的频率的1. 5倍的频率的 信号212。为此，可编程分频器803不进行分频，可编程沿组合和划分网络802的组合沿组 合逻辑产生具有XOI的频率的三倍的频率的信号，且可编程沿组合和划分网络802中的二 分电路以二对此信号进行分频以产生信号212。在另一配置中，PCRCSG 800输出具有等于传入信号XO的频率的1. 75倍的频率的 信号212。为此，可编程分频器803以二分频，可编程沿组合和划分网络802的组合沿组合 逻辑产生具有XOI的频率的七倍的频率的信号，且可编程沿组合和划分网络802中的二分 电路以二对组合逻辑的输出进行分频以产生信号212。在另一配置中，PCRCSG 800输出具有等于传入信号XO的频率的3. 0倍的频率的 信号212。为此，可编程分频器803不进行分频，可编程沿组合和划分网络802的组合沿组 合逻辑产生具有XOI的频率的三倍的频率的信号且将此信号作为信号212而输出。在另一配置中，PCRCSG 800输出具有等于传入信号XO的频率的3. 5倍的频率的 信号212。为此，可编程分频器803以二进行分频，且可编程沿组合和划分网络802的组合 沿组合逻辑产生具有XOI的频率的七倍的频率的信号，借此产生信号212。在另一配置中，PCRCSG 800输出具有等于传入信号XO的频率的4. 0倍的频率的 信号212。为此，可编程分频器803不进行分频，可编程沿组合和划分网络802的组合沿组 合逻辑产生具有XOI的频率的四倍的频率的信号，且此所得信号作为信号212而输出。PCRCSG 800的配置由导体217上的多位数字控制值PLL_C0NTR0L确定。穿过每一 延迟元件的信号路径中的反相器的数目(二、四或六)由PLL控制查找表或函数确定，以使 得在特定操作条件下的DLL 801的调谐范围经优化。本文中描述的技术可由各种手段来实施。举例来说，这些技术可以硬件、固件、软 件或其组合来实施。对于硬件实施来说，用以在实体处(例如，移动通信装置中)执行所述 技术的处理单元可实施于一个或一个以上专用集成电路(ASIC)、数字信号处理器(DSP)、 数字信号处理装置(DSPD)、可编程逻辑装置(PLD)、现场可编程门阵列(FPGA)、处理器、控 制器、微控制器、微处理器、电子装置、经设计以执行本文中所描述的功能的其它电子单元、 计算机或其组合内。对于固件和/或软件实施来说，可使用执行本文中所描述的功能的代 码(例如，程序、例程、过程、模块、函数、指令等)来实施所述技术。通常，可使用任何有形地 体现固件和/或软件代码的计算机/处理器可读媒体来实施本文中所描述的技术。举例来 说，固件和/或软件代码可存储于存储器中(例如，图5中的存储器116)且由处理器(例 如，图5的处理器114)执行。存储器可实施于处理器内或处理器外。固件和/或软件代码 还可存储于计算机/处理器可读媒体中，例如随机存取存储器(RAM)、只读存储器(ROM)、非 易失性随机存取存储器(NVRAM)、可编程只读存储器(PROM)、电可擦除PROM(EEPROM)、快闪 存储器、软盘、压缩光盘(⑶)、数字多功能光盘(DVD)、磁性或光学数据存储装置，等等。代 码可由一个或一个以上计算机/处理器执行且可致使计算机/处理器执行本文中所描述的 功能性中的某些方面。尽管出于指导目的而在上文描述某些特定实施例，但本专利文献的教示具有一般 适用性且不限于上文描述的特定实施例。因此，在不脱离下文陈述的权利要求书的范围的 情况下可实践所述特定实施例的各种特征的各种修改、更改和组合。
1权利要求
一种方法，其包含至少部分基于发射信道信息而改变供应到锁相环(PLL)的比较参考时钟信号的频率，其中所述PLL将本机振荡器信号供应到接收器的混频器。
2.根据权利要求1所述的方法，其中所述接收器为蜂窝式电话的收发器的一部分，其 中所述收发器包括发射器，且其中所述发射信道信息确定所述发射器在其上进行发射的发 射信道。
3.根据权利要求1所述的方法，其中所述发射信道信息为信道指派信息，且其中所述 信道指派信息识别发射信道。
4.根据权利要求1所述的方法，其中所述发射信道信息为信道指派信息，且其中所述 信道指派信息识别发射信道和接收信道。
5.根据权利要求1所述的方法，其中所述发射信道信息识别发射频带的多个发射信道 中的一者。
6.根据权利要求1所述的方法，其中所述改变所述比较参考时钟信号的所述频率是部 分基于指示正由所述接收器接收的接收功率的量的信息。
7.根据权利要求1所述的方法，其中所述改变所述比较参考时钟信号的所述频率是部 分基于干扰检测信息，其中所述干扰检测信息指示所述接收器是否正接收干扰。
8.根据权利要求1所述的方法，其中所述发射信道信息用作到查找函数的输入，且其 中所述查找函数输出在所述改变所述比较参考时钟信号的所述频率中使用的信息。
9.根据权利要求1所述的方法，其中所述发射信道信息用作到查找函数的输入，且其 中所述查找函数输出PLL控制信息。
10.根据权利要求1所述的方法，其中所述改变涉及(a)作为第一集成电路的部分 的处理器使用所述发射信道信息作为到查找函数的输入，(b)所述处理器获得控制信息作 为来自所述查找函数的输出，和(c)将所述控制信息从所述第一集成电路传送到包括所述 PLL的第二集成电路，使得所述控制信息被供应到所述PLL且导致所述PLL改变所述比较参 考时钟信号的所述频率。
11.根据权利要求1所述的方法，其中当发射器正在发射频带的第一发射信道中进行 发射时，所述比较参考时钟信号在第一时间量内具有第一频率，且其中当所述发射器正在 所述发射频带的第二发射信道中进行发射时，所述比较参考时钟信号在第二时间量内具有 第二频率。
12.根据权利要求1所述的方法，其中所述PLL为可在分数-N型模式和整数-N型模式 中的可选一者中操作的PLL。
13.根据权利要求1所述的方法，其中所述发射信道信息用作到查找函数的输入，其中 所述查找函数输出PLL控制信息，且其中所述PLL控制信息确定所述PLL是在分数-N型模 式中还是在整数-N型模式中操作。
14.根据权利要求1所述的方法，其进一步包含从晶体振荡器接收具有固定信号频率的参考时钟信号且使用所述参考时钟信号来产 生所述比较参考时钟信号。
15.一种方法，其包含至少部分基于接收功率信息将锁相环(PLL)的操作模式从分数-N型模式改变为整2数-N型模式，其中所述PLL将本机振荡器信号供应到接收器的混频器，且其中所述接收功 率信息指示正由所述接收器接收的接收功率的量。
16.一种方法，其包含(a)检测正在接收器中接收的干扰；以及(b)至少部分基于(a)中对所述干扰的所述检测而改变供应到锁相环(PLL)的比较参 考时钟信号的频率，其中所述PLL将本机振荡器信号供应到所述接收器的混频器。
17.—种电路，其包含锁相环(PLL)，其将本机振荡器信号供应到接收器的混频器；可编程比较参考时钟信号产生器(PCRCSG)，其将比较参考时钟信号供应到所述PLL， 其中所述比较参考时钟信号具有一频率；以及查找函数电路，其使用发射信道信息作为输入且从其产生PLL控制信息作为输出，其 中所述PLL控制信息被供应到所述PCRCSG以使得所述比较参考时钟信号的所述频率至少 部分基于所述发射信道信息而改变。
18.根据权利要求17所述的电路，其进一步包含发射器，其中所述发射信道信息确定所述发射器在其上进行发射的发射信道。
19.根据权利要求17所述的电路，其中所述发射信道信息为信道指派信息，且其中所 述信道指派信息识别发射信道。
20.根据权利要求17所述的电路，其中所述发射信道信息为信道指派信息，且其中所 述信道指派信息识别发射信道和接收信道。
21.根据权利要求17所述的电路，其中所述发射信道信息识别发射频带的多个发射信 道中的一者。
22.根据权利要求17所述的电路，其中所述查找函数电路包括处理器和存储于处理器 可读媒体上的一组处理器可执行指令。
23.一种电路，其包含查找函数电路，其使用发射信道信息作为输入且从其产生锁相环控制信息作为输出， 其中所述锁相环控制信息用于控制供应到接收器的本机振荡器的锁相环(PLL)的比较参 考时钟信号的频率。
24.根据权利要求23所述的电路，其中所述电路为第一集成电路的一部分，其中所述 本机振荡器的所述PLL为第二集成电路的一部分，且其中所述第一电路将所述锁相环控制 信息供应到所述第二集成电路。
25.一种计算机程序产品，其包含计算机可读媒体，其包含用于致使计算机通过使用发射信道信息作为到所述查找操作的输入而执行查找操作 以使得从所述查找操作输出锁相环控制信息的代码，其中所述锁相环控制信息用于控制供 应到接收器的本机振荡器的锁相环(PLL)的比较参考时钟信号的频率。
26.根据权利要求25所述的计算机程序产品，其中所述计算机可读媒体进一步包含 用于致使计算机致使所述锁相环控制信息被供应到所述接收器的所述本机振荡器的所述 PLL的代码。
27.根据权利要求25所述的计算机程序产品，其中执行代码导致当发射器正在一频带的第一发射信道中进行发射时，所述比较参考时钟信号的所述频率在第一时间量期间具有 第一频率，且导致当所述发射器正在所述频带的第二发射信道中进行发射时，所述比较参 考时钟信号的所述频率在第二时间量期间具有第二频率。
28.一种设备，其包含锁相环(PLL)，其接收比较参考时钟信号，其中所述PLL为接收器的本机振荡器的一部 分；以及用于至少部分基于发射信道信息而改变所述比较参考时钟信号的频率的装置，其中所 述比较参考时钟信号被供应到所述PLL。
29.根据权利要求28所述的设备，其中所述接收器为收发器的一部分，其中所述收发 器包括发射器，且其中所述装置改变所述比较参考时钟信号的所述频率，使得当所述发射 器正在一频带的第一发射信道中进行发射时所述比较参考时钟信号的所述频率在第一时 间量期间具有第一频率，且使得当所述发射器正在所述频带的第二发射信道中进行发射时 所述比较参考时钟信号的所述频率在第二时间量期间具有第二频率。
30.根据权利要求29所述的设备，其中所述装置还用于通过使用所述发射信道信息作 为到查找操作的输入而执行所述查找操作，使得从所述查找操作输出锁相环控制信息，其 中所述锁相环控制信息用于控制所述比较参考时钟信号的所述频率。
31.根据权利要求30所述的设备，其中所述装置包括处理器、串行总线和可编程比较 参考时钟信号产生器。
32.根据权利要求28所述的设备，其中所述PLL可在分数-N型模式利整数-N型模式 中的可选一者中操作。
33.一种方法，其包含(a)跨越总线将信息从收发器的第一集成电路传送到所述收发器的第二集成电路，使 得当所述收发器的发射器正在单一发射频带内操作时，比较参考时钟信号的频率从第一频 率改变到第二频率，其中所述比较参考时钟信号被供应到所述收发器的接收器的本机振荡 器的锁相环(PLL)，且其中所述PLL为所述第二集成电路的一部分。
34.根据权利要求33所述的方法，其中所述比较参考时钟信号的所述频率的所述改变 至少部分响应于所述发射频带内的发射信道分配中的改变而发生。
35.根据权利要求33所述的方法，其进一步包含(b)在所述第二集成电路中检测干扰并跨越所述总线将所述检测的指示从所述第二集 成电路传送到所述第一集成电路，其中(a)的所述传送至少部分响应于(b)中对所述干扰 的所述检测而发生。
全文摘要
在一接收器内，动态地改变供应到分数-N型锁相环(PLL)的比较参考时钟信号的频率，使得参考杂散与已知干扰(例如，发射泄漏)的不合意的相互混合最小化。随着发射信道在一频带内改变，且随着所述发射泄漏频率改变，电路改变所述比较参考时钟信号的所述频率以使得由所述PLL产生的参考杂散在频率上移动，使得所述参考杂散不以不合意的方式与发射器泄漏相互混合。在第二方面中，所述PLL可作为整数-N型PLL或者分数-N型PLL而操作。在低总接收功率情形下，所述PLL作为整数-N型PLL操作以减少接收器对分数-N型杂散的易受影响性。在第三方面中，使用干扰检测信息来确定所述比较参考时钟信号频率。
文档编号H04B15/06GK101960720SQ200980106777
公开日2011年1月26日 申请日期2009年2月27日 优先权日2008年2月29日
发明者凯文·H·王, 弗雷德里克·波苏, 斯蒂文·C·奇卡雷利, 维阿迪米尔·阿帕林 申请人:高通股份有限公司