信息处理装置和信息处理方法

专利名称：信息处理装置和信息处理方法
技术领域：
本公开涉及信息处理装置和信息处理方法，并且更具体地，涉及能够缩短到响应于编解码请求获得编解码结果为止所需时间的信息处理装置和信息处理方法。
背景技术：
在过去，在编码或解码图像数据的过程中，通过使用能够例如在一个帧周期内执行处理的集成电路等来以帧为单位执行处理。图1是示出了例如当在应用中发出编码请求时执行的处理的图形。每个帧以帧内预测模式被编码。应用发出编码El请求。设备驱动器管理主存储器中存储的编码El数据，以便将编码El数据发送到编码硬件部分。接下来，设备驱动器执行发送编码El数据的处理，以便将编码El数据发送到编码硬件。当设备驱动器完成对编码El数据的发送之后，编码硬件对所提供的编码El数据执行编码El处理。当编码El处理结束时，设备驱动器执行发送编码El结果数据的处理，以便将通过编码El处理获得的编码El结果数据发送到主存储器。 因此，应用获得编码El结果。此外，当应用获得响应于编码El请求的编码El结果数据时， 应用发出随后的编码E2请求。以该方式，响应于编码请求，连续地执行发送编码数据的处理，编码编码数据的处理和发送编码结果数据的处理。通过在解码请求中执行这些处理来根据已编码数据生成图像数据。因此，当响应于编码请求，连续地执行发送编码数据的处理，编码编码数据的处理和发送编码结果数据的处理时，从编码请求开始到获取结果为止，例如可需要对应于三个帧或更多的延迟时间。因此，不能执行实时处理。为此原因，提供了一种机制(命令排队)，该机制能够执行多个编码请求或多个解码请求，以便连续地执行编码处理或解码处理。图2是示出命令排队处理的图形。例如，应用将编码请求排队，以使得在编码处理之后立即执行随后的编码处理。当从应用发出编码El请求时，设备驱动器执行将所存储图像数据发送到编码器的数据发送处理。设备驱动器读取例如存储在主存储器中的编码El数据，并且执行将编码 El数据发送到编码器的数据管理处理。随后，设备驱动器在编码硬件的编码帧缓冲器MAl 中存储编码El数据。此外，当从应用发出编码E2请求时，设备驱动器执行将所存储图像数据发送到编码器的数据发送处理。设备驱动器读取例如存储在信息处理装置的主存储器中的编码E2 数据，并且执行将编码E2数据发送到编码器的数据管理处理。随后，设备驱动器在编码硬件的空编码帧缓冲器MA2中读取和存储编码E2数据。因此，每当从应用发出编码请求时， 设备驱动器在编码硬件的空编码帧缓冲器中存储编码数据。编码硬件执行将编码帧缓冲器MAl中存储的编码El数据读取到编解码处理器中的编码El数据读取处理。编码硬件执行编码El数据编码El处理和在编码结果帧缓冲器 MBl中写入编码El结果数据的编码El结果数据写入处理。
编码硬件执行与编码El数据处理并行的编码E2数据处理。即，编码硬件执行将编码帧缓冲器MA2中存储的编码E2数据读取到另一个编解码处理器的编码E2数据读取处理。此外，编码硬件执行对于编码E2数据的编码E2处理以及编码E2结果数据写入处理， 该编码E2结果数据写入处理将编码E2结果数据写入到编码结果帧缓冲器MB2中。此外， 当编码数据存储在另一个编码帧缓冲器中时，编码硬件并行地处理该编码数据。当编码El结果数据写入编码结果帧缓冲器MBl时，设备驱动器执行将编码El结果数据发送到主存储器的编码El结果数据发送处理。因此，应用获得编码El结果。当编码E2结果数据写入编码结果帧缓冲器MB2时，设备驱动器并行地执行将编码 E2结果数据发送到主存储器的编码E2结果数据发送处理。因此，应用获得编码E2结果。 此外，当编码结果数据被写入另一个编码结果帧缓冲器时，设备驱动器并行地执行编码结果数据发送处理。因此，因为用于编码请求的处理可被并行地执行，所以可执行实时处理。此外，即使在解码请求中，也可通过执行与编码请求相同的处理来执行实时处理。作为并行执行处理的方法，JP-A-2004-356857公开了将一个画面分为多个画面并且集成通过将所分开的画面编码为一个画面而获得的编码数据的方法。JP-A-2009-044537 公开了选择多个视频流并且并行地执行解码所选择的视频流的处理的方法。

发明内容
当通过排队处理来实时地执行编码处理或解码处理时，在编码之前(在解码处理之前)的数据和在编码之后(在解码处理之后)的数据必须被累积在帧缓冲器中。因此， 需要大量的存储器资源。此外，因为必须管理缓冲器，所以处理可变得复杂。当在将编码请求或解码请求排队期间取消被排队的请求时，必须在除去相应的排队命令之后执行顺序提前处理或者与顺序提前处理相伴随的缓冲器管理处理。因此，取消机制变得复杂。当并行地执行编解码处理时，如同在JP-A-2004-;356857和JP-A-2009-044537中那样，在编解码处理之前从主存储器读取数据的处理或者在编解码处理之后向主存储器写入数据的处理必须被高速地执行。否则，到获得编解码结果为止将需要很长的时间。因此，期望提供能够用简单的结构缩短到响应于编解码请求获得编解码结果为止所需时间的信息处理装置和信息处理方法。本公开的实施例涉及信息处理装置，该信息处理装置包括编解码处理部件，其使用多个编解码处理器来执行编解码处理；和编解码指示部件，其以根据来自编解码处理部件的数据发送处理的发送单位来生成缓冲器列表，所述缓冲器列表中描述了表示用于存储编解码处理之前的数据和编解码处理之后的数据中的至少一个的缓冲器的位置的指针，该编解码指示部件使得用于获取缓冲器列表的列表信息被包括在编解码请求中，并且将编解码请求发送到编解码处理部件。编解码处理部件基于编解码请求中包括的列表信息来获取缓冲器列表，通过管道化处理来基于缓冲器列表发送数据，并且从缓冲器读取编解码处理之前的数据或者向缓冲器写入编解码处理之后的数据。根据本公开的实施例，以根据来自编解码处理部件的数据发送处理的发送单位来生成缓冲器列表，所述缓冲器列表中描述了表示用于存储编解码处理之前的数据和编解码处理之后的数据中的至少一个的缓冲器的位置的指针。用于获取缓冲器列表的列表信息被包括在编解码请求中，并且因此编解码请求被发送到编解码处理部件。例如，生成用于存储编解码处理之前的数据和编解码处理之后的数据的缓冲器的分散收集列表，并且通过以发送单位重新编列分散收集列表来生成缓冲器列表。当从编解码指示部件发出的编解码请求是编码请求时，画面分割信息被包括在编码请求中。编解码处理部件通过基于画面分割信息将编解码处理之前的数据分发到用于每一个所分割画面的多个编解码处理器，来执行编码处理。发送单位是适合于分发数据和编码处理中的至少一个的数据合计单位。例如，在对已编码数据的数据发送处理中，编解码处理部件确定发送单位，以使得减少被添加到已编码数据(通过编解码处理部件的编码处理获得)的无效数据的数据量，从而提高发送效率，所述无效数据被添加到已编码数据是为了使得已编码数据具有发送单位的数据量。此外，编解码处理部件预先在用于存储通过编码处理获得的已编码数据的编解码存储器中设置用于存储用于每一个所分割画面的已编码数据的区域，并且设置区域以便具有最大编码生成量的大小。当从编解码指示部件发出的编解码请求是解码请求时，编解码处理部件通过用于每一个所分割画面的管道化处理来分割从缓冲器读取的已编码数据，将分割的已编码数据分发到多个编解码处理器，以使得编解码处理器都执行解码处理。适合于发送用于每一个所分割画面的图像数据的数据合计单位被设置为发送单位。此外，编解码处理单元在为每一个所分割画面预先设置的存储区域的相应区域中存储通过解码处理获得的图像数据，并且将所存储图像数据读取和输出到对应于图像显示区域的图像显示区域。本公开的另一个实施例涉及信息处理方法，该信息处理方法包括以根据来自编解码处理部件(其使用多个编解码处理器来执行编解码处理)的数据发送处理的发送单位来生成缓冲器列表，所述缓冲器列表中描述了表示用于存储编解码处理之前的数据和编解码处理之后的数据中的至少一个的缓冲器的位置的指针，使得用于获取缓冲器列表的列表信息被包括在编解码请求中，并且由编解码指示部件将编解码请求发送到编解码处理部件；和基于编解码请求中包括的列表信息来获取缓冲器列表，通过管道化处理来基于缓冲器列表发送数据，并且由编解码处理部件从缓冲器读取编解码处理之前的数据或者向缓冲器写入编解码处理之后的数据。根据本公开的实施例，以根据来自编解码处理部件的数据发送处理的发送单位来生成缓冲器列表，所述缓冲器列表中描述了表示用于存储编解码处理之前的数据和编解码处理之后的数据中的至少一个的缓冲器的位置的指针。用于获取缓冲器列表的列表信息被包括在编解码请求中，并且因此将编解码请求发送到编解码处理部件。使用多个编解码处理器来执行编解码处理的编解码处理部件基于编解码请求中包括的列表信息来获取缓冲器列表，并且通过管道化处理来基于缓冲器列表发送数据。编解码处理部件从缓冲器读取编解码处理之前的数据或者向缓冲器写入编解码处理之后的数据。因此，因为高速地发送编解码处理之前的数据和编解码处理之后的数据中的至少一个，所以可以用简单的结构缩短从发出编解码请求开始到响应于编解码请求获得编解码结果为止所需的时间。


图1是示出根据有关技术的发出编码请求的操作的图形。
图2是示出命令排列处理的图形。图3是示出信息处理装置的结构的图形。图4是示出操作系统中包括的一部分程序的图形。图5是示出当执行编码处理时的管道化处理的图形。图6是示出当执行编码处理时操作系统和编解码处理部件的处理流程的图形。图7是示出分散收集列表、缓冲器列表和列表信息的图形。图8是示出编解码处理部件的数据发送管理的具体示例的图形。图9是示出编码处理的控制顺序的图形。图10是示出对4K大小的图像进行编码处理的图形。图11是示出对4K大小的图像进行另一个编码处理的图形。图12是示出当执行解码处理时进行管道化处理的图形。图13是示出当执行解码处理时操作系统和编解码处理部件的处理流程的图形。图14是示出分散收集列表、缓冲器列表和列表信息的图形。图15是示出编解码处理部件的数据发送管理的具体示例的图形。图16是示出解码处理的控制顺序的图形。图17的图形示出了图像数据的输出顺序和显示图像之间的关系示例。
具体实施例方式以下，将按如下顺序描述本公开的实施例。1.信息处理装置的结构2.第一实施例(当执行编码处理时)2-1.编码处理的数据发送2-2.编码处理2-3.数据发送管理的具体示例2-4.数据发送管理的另一个具体示例3.第二实施例(当执行解码处理时)3-1.解码处理的数据发送3-2.解码处理3-3.数据发送管理的具体示例3-4.解码结果的输出处理<1.信息处理装置的结构>图3是示出信息处理装置10的结构的图形。例如，信息处理装置10是普通工作站或个人计算机。信息处理装置10包括用作为编解码指示部件的主要部件20和使用多个编解码处理器执行编解码处理的编解码处理部件30。主要部件20以根据来自编解码处理部件30的发送数据处理的发送单位来生成缓冲器列表，所述缓冲器列表中描述了表示用于存储编解码处理之前的数据或编解码处理之后的数据中的至少一个的缓冲器的位置的指针。主要部件20使得用于获取缓冲器列表的列表信息被包括在编解码请求中，并且将编解码请求发送到编解码处理部件30。编解码处理部件30基于编解码请求中包括的列表信息来获取缓冲器列表。编解码处理部件30基于所获取的缓冲器列表通过管道化处理来执行数据发送处理。编解码处理部件30从缓冲器读取编解码处理之前的数据，或者将编解码处理之后的数据写入到缓冲器。主要部件20包括CPU 21、主存储器22、芯片组23、HDD 24、插槽(例如符合PCI 表示(商标)标准的插槽)25和输入/输出接口(I/F)单元沈。此外，操作输入获取单元 27、通信单元28和驱动四连接到输入/输出I/F单元26。CPU 21控制整个信息处理装置10并且运行HDD M中存储的操作系统或各种应用程序等，以便例如执行视频编辑处理和视频压缩/解压处理。主存储器22适当地存储CPU 21所执行的程序、数据等。芯片组23具有定时器、中断、控制主存储器22的电路等的必要功能。HDD 24存储操作系统、各种应用程序、编解码处理之前的数据和编解码处理之后的数据等。插槽25被配置为使得可插入用于扩展信息处理装置10的功能的电路板。例如， 当对视频数据执行编解码处理时，将编解码处理部件30插入到插槽25内。操作输入获取单元27经由输入/输出I/F单元沈和芯片组23从用户接收输入操作并且向CPU 21通知来自用户的输入操作。通信单元观连接到外部网络(例如因特网或LAN)或另一个装置，以便执行通信。驱动四被配置为使得可安装可移除介质50，例如磁盘、光盘、磁光盘、或半导体存储器。驱动四被配置为使得可从所安装的可移除介质50读取或向其写入信息。编解码处理部件30是由应用(例如信息处理装置10执行的非线性编辑)使用的外围设备。编解码处理部件30对从主要部件20提供的数据执行编解码处理。此外，编解码处理部件30向主要部件20提供编解码处理之后的数据，或者将编解码处理之后的数据输出到外部装置。编解码处理部件30包括本地CPU 31、编解码接口(I/F)单元32、DMAC (直接内存存取控制器)33、编解码存储器34、多个编解码处理器35和输出单元36。本地CPU 31响应于来自主要部件20的编码请求或解码请求来控制编解码处理部件30的每一个单元，并且响应于编码请求或解码请求来使得编解码处理部件30执行处理。编解码I/F单元32是用于向主要部件20发送数据或者与主要部件20通信的接口。例如，编解码I/F单元32将从主要部件20读取的编解码处理之前的数据输出到DMAC 33。此外，编解码I/F单元32将从DMAC 33提供的编解码处理之后的数据输出到主要部件 20。当编解码请求从主要部件20发出时，编解码I/F单元32将编解码请求输出到本地CPU 31。此外，编解码I/F单元32将来自本地CPU 31的编解码完成通知输出到主要部件20。 编解码I/F单元32将来自本地CPU 31的用于下述列表信息的请求输出到主要部件20，并且将从主要部件20提供的列表信息提供到本地CPU 31。DMAC 33包括当从主要部件20向编解码存储器34发送数据时使用的寄存器 33-R，和当从编解码存储器34向主要部件20发送数据时使用的寄存器33-T。DMAC 33在本地CPU 31的控制下在编解码存储器34和主要部件20的主存储器22之间对编解码处理之前的数据或编解码处理之后的数据执行DMA发送。编解码存储器34存储从DMAC 33提供的编解码处理之前的数据和从编解码处理器35提供的编解码处理之后的数据。多个编解码处理器35在本地CPU 31的控制下执行编解码处理。即，每一个编解码处理器35从编解码存储器34读取要经受编解码处理的数据，以便执行编解码处理。此外，每一个编解码处理器35在为每一个编解码处理器预先设置的编解码存储器34的区域中存储编解码处理之后的数据。当输出单元36将编解码处理之后的数据输出到外部装置时，输出单元36将编解码存储器34中存储的编解码处理之后的数据以具有相应格式的数据的形式输出到外部装置。图4是示出在信息处理装置10的主要部件20中运行的操作系统中包括的一部分程序的图形。程序被分为用户模式层和内核模式层。硬件层对应于编解码处理部件30。用户模式层包括应用软件部分(以下被称作为“应用”)101、API (应用编程接口)102和驱动器接口 103。内核模式层包括如下软件，例如I/O管理器104、设备驱动器 105、文件系统驱动器106、存储管理器107、微内核108和HAL(硬件抽象层)109。应用101是响应于用户的请求等发出编解码请求的软件部分。API 102使得应用 101能够使用内核模式层的各种服务。驱动器接口 103使得应用101经由API 102使用内核模式层的设备驱动器。I/O管理器104是以集成方式管理输入和输出的模块。I/O管理器104中具有更小的组件，例如设备驱动器105和文件系统驱动器106。设备驱动器105消除了具体设备之间的差异并且向上层模块提供了不依赖于设备的接口。设备驱动器105使得用于获取下述缓冲器列表的列表信息被包括在编解码请求中，并且将编解码请求发送到编解码处理部件30。文件系统驱动器106通过管理关于存储设备(例如HDD 15)中存储的文件或文件夹的信息，可获得对HDD 15中存储的文件或文件夹的访问。存储管理器107使得能够在每一个处理器中使用虚拟存储空间。微内核108执行如下处理，例如线程调度、中断和异常。HAL 109消除了连接到信息处理装置10的插槽等的硬件种类之间的差异，并且提供了操作系统的每一个服务的抽象服务。即，HAL 109使得操作系统的各种服务能够获得对连接到插槽等的硬件的访问，而不管硬件种类之间的差异。用作为硬件层的编解码处理部件30从主要部件20获取编解码处理之前的数据， 并且将编解码处理之前的数据存储在编解码存储器34中。编解码处理部件30使得多个编解码处理器35能够对编解码处理器34中存储的编解码处理之前的数据执行编解码处理， 并且将编解码处理之后的数据存储在编解码存储器34中。此外，编解码处理部件30将编解码存储器34中存储的编解码处理之后的数据发送到主要部件20并且给出表示响应于编解码请求的编解码处理结束的响应。<2.第一实施例>接下来，将描述根据第一实施例的其中用作为编解码指示部件的主要部件20发出编码请求作为编解码请求的情况。当发出编解码请求时，编解码处理部件30编码主要部件20的主存储器22的编码图像数据并且执行将已编码数据(编码结果数据)回写到主存储器22的编码处理。此外，每一个帧以帧内预测模式被编码。[2-1.编码处理的数据发送]
在信息处理装置10中，从编解码处理部件30执行数据发送处理，以便有效地在主要部件20和编解码处理部件30之间传输数据。编解码处理部件30以管道化方式执行将编码图像数据从主要部件20的主存储器22发送到编解码处理部件30的处理，以及将编码结果数据从编解码处理部件30发送到主存储器22的处理。图5是示出当执行编码处理时的管道化处理的图形。在信息处理装置10的主要部件20中运行的应用101提供用于在主存储器22中存储编码图像数据的第一缓冲器22A 和用于在主存储器22中存储编码结果数据的第二缓冲器22B，并且发出编码请求。当编码请求被发出时，设备驱动器105管理编码图像数据和编码结果数据。当设备驱动器105管理编码图像数据时，设备驱动器105生成第一缓冲器列表，所述缓冲器列表中描述了表示被提供存储编码图像数据的主存储器22的第一缓冲器22A的位置的指针。在第一缓冲器列表中，设置了根据编解码处理部件30的数据发送处理的发送单位。例如，发送单位被设置为其中通过编解码处理部件30的管道化处理容易地发送数据的单位。发送单位是当每一个所分割画面的编码图像数据被提供到每一个编解码处理器35时适当的单位，或者适合于每一个编解码处理器35的编码处理的单位。例如，对应于一个所分割画面的数据量被设置为发送单位的整数倍，并且发送单位的数据量被设置为编码处理的处理单位的整数倍。例如，画面被分割为使得具有编码处理的处理单位的整数倍大小，并且可为每一个所分割画面执行编码处理。当最终所分割画面的大小不是处理单位的整数倍时，添加无效数据以便执行编码处理。当设备驱动器105管理编码结果数据时，设备驱动器105生成第二缓冲器列表，所述缓冲器列表中描述了表示被提供存储编码结果数据的第二缓冲器22B的位置的指针。在第二缓冲器列表中，设置了适合于编解码处理部件30通过管道化处理进行数据发送处理的发送单位。例如，发送单位设置为其中通过编解码处理部件30的管道化处理容易地发送数据的单位。此外，因为编码结果数据是具有可变长度的数据，所以发送单位被设置为使得通过减少所添加的无效数据量来提高发送效率，所述无效数据被添加是为了使得当编码结果数据结束时以发送单位形成数据量。设备驱动器105使得用于获取第一和第二缓冲器列表的列表信息和用于多个编解码处理器35执行用于每一个所分割画面的编码处理的画面分割信息被包括在编码请求中并且将编码请求输出到编解码处理部件30。编解码处理部件30的本地CPU 31基于列表信息控制DMAC 33并且从主存储器22 的第一缓冲器22A到编解码存储器34对编码图像数据执行DMA发送。在编解码存储器34 中，布置了用于存储编码图像数据的第一缓冲器34A和用于存储编码结果数据的第二缓冲器34B。因此，DMAC 33在第一缓冲器34A中存储编码图像数据。本地CPU 31基于画面分割信息控制编解码存储器34或编解码处理器35，并且将第一缓冲器34A中存储的用于所分割画面的编码图像数据分发到多个编解码处理器35。例如，画面被分割为图5中的上部和下部画面。然后，用于上部所分割画面的编码图像数据被分发到编解码处理器35-1并且用于下部所分割画面的编码图像数据被分发到编解码处理器35-2。第一缓冲器34A中存储的编码图像数据被连续地提供到编解码处理器35-1和 35-2，并且然后在从主存储器22发送编码图像数据结束之前，开始编码处理。
当从主存储器22发送编码图像数据时，可通过每隔预定的行数目切换这些图像数据来读取用于上部和下部所分割画面的图像数据。例如，通过每隔作为编码处理的处理单位的整数倍的行数目切换图像数据，来读取图像数据。通过这样做，可并行地执行对上部和下部所分割画面的编码处理。编解码处理器35-1和35-2都执行对所分发编码图像数据的编码处理。编解码处理器35-1和35-2在编解码存储器34的第二缓冲器34B中存储用于每一个所分割画面的通过编码处理获得的编码结果数据。编解码处理部件30的本地CPU 31基于列表信息控制DMAC 33并且将编码结果数据从编解码存储器34的第二缓冲器34B发送到主要部件20的主存储器22。此外，编解码处理部件30基于画面分割信息来控制编码结果数据的发送顺序，并且以所分割画面的适当顺序将编码结果数据存储到主要部件20的主存储器22。以该方式，当在编解码处理部件30中以管道化方式以适当发送单位发送编码图像数据或编码结果数据时，可高速执行响应于编码请求的处理。此外，因为以分割画面单位并行地执行编码处理，所以缩短了编码处理所需的时间。因此，可按更少的延迟时间执行编码处理。因此，因为不必将编码请求排队，所以不存在取消的问题，并且不存在需要许多缓冲器来将编码请求排队的问题。图6是示出当执行编码处理时操作系统和编解码处理部件30的处理流程的图形。 在信息处理装置10的主要部件20中运行的应用101向API102发出编码请求(S001)。API 102通过文件系统驱动器106从HDD 15获取要被编码的编码图像数据 (S002)。API 102通过存储管理器107将编码图像数据复制到主存储器22 (S003)。API 102获取表示用于存储编码图像数据的主存储器22的第一缓冲器22A和用于存储编码结果数据的主存储器22的第二缓冲器22B的位置(地址)和大小的缓冲器信息。 API 102向驱动器接口 103发出包括缓冲器信息的编码请求(S004)。驱动器接口 103向设备驱动器105发出来自API 102的编码请求(S005)。设备驱动器105从I/O管理器104获取表示主存储器22的第一缓冲器22A和第二缓冲器22B的分散收集列表(SGL)。此外，设备驱动器105以根据数据发送处理的发送单位重新编列分散收集列表，如上所述，并且生成第一和第二缓冲器列表。I/O管理器104基于来自驱动器接口 103的编码请求中包括的缓冲器信息来生成分散收集列表。设备驱动器105在主存储器22中存储所生成的第一和第二缓冲器列表，并且使得表示第一和第二缓冲器列表的位置(地址)和大小的列表信息被包括在编码请求中。此外， 设备驱动器105还使得用于多个编解码处理器35执行用于每一个所分割画面的编码处理的分割信息被包括在编码请求中。设备驱动器105将包括列表信息和分割信息的编码请求输出到编解码处理部件30的本地CPU 31 (S007)。编解码处理部件30的本地CPU 31基于从设备驱动器105给出的列表信息来控制 DMAC 33。DMAC 33将编码图像数据从主存储器22的第一缓冲器22A发送到编解码处理部件30的编解码存储器；34的第一缓冲器34A(S008、S009和SO10)。本地CPU 31使得连续相应的编解码处理器35编码编解码存储器34的第一缓冲器34A中存储的编码图像数据(S011和S012)。
编解码处理器35编码编码图像数据并且在对应于编解码存储器34的第二缓冲器 34B的区域中存储编码结果数据(S013)。本地CPU 31基于从设备驱动器105给出的列表信息来控制DMAC33。DMAC 33从编解码存储器34的第二缓冲器34B到主存储器22的第二缓冲器22B对经受编码处理的用于每一个所分割画面的编码结果数据执行DMA发送(S014、S015和S016)。当编码结果数据的发送结束时，API 102向应用101给出编码结果响应，表示用于编码请求的处理结束(S017和S018)。接下来，将参考图7描述分散收集列表、缓冲器列表和列表信息。在图7中，例示了地址值以便于理解处理。然而，地址值不限于图7中例示的值。在信息处理装置10中运行的操作系统中，使用了将主存储器22上的地址(物理地址)映射到虚拟存储空间的地址的方法。因为存储操作系统中管理的程序的地址空间(应用区域)较小，所以在物理存储空间中保存未用作为虚拟存储空间的程序的部分地址。此外，各种数据可被分散并存储在物理存储空间中，并且在虚拟存储空间中被确保的连续存储区域分散在物理存储空间中并且只要特定的工作没有完成则可在物理存储空间中对该存储区域寻址。例如，当应用在主存储器22中存储数据时，连续地址的数据区域在虚拟存储空间上被设置，以使得存储管理器107在物理存储空间中设置以最小的单位(例如4KB)分散的数据存储区域。应用101不直接访问物理存储空间，并且使用虚拟存储空间的地址来控制数据， 以便以连续的地址执行控制。此外，可从编解码处理部件30访问物理存储空间的地址。此外，可从在操作系统内核中运行的设备驱动器105获取物理存储空间的地址，但是不能在设备驱动器中执行对物理存储空间的直接控制。出于此原因，类似于应用，设备驱动器105 使用虚拟存储空间的地址来执行控制。因此，设备驱动器105在主存储器22上存储缓冲器列表，在所述缓冲器列表中，虚拟存储空间和物理存储空间相互关联。此外，设备驱动器105 使得表示存储缓冲器列表的物理存储空间的位置或大小的列表信息被包括在编码请求中， 并且将编码请求发送到编解码处理部件30。编解码处理部件30可基于列表信息获取缓冲器列表。因此，编解码处理部件30 通过使用指针确定由应用101基于缓冲器列表布置的第一缓冲器22A或第二缓冲器22B位于物理存储空间中的哪里。即，编解码处理部件30可通过使用指针执行在第一缓冲器22A 或第二缓冲器22B上的DMA发送。例如，用户空间的数据区域位于主存储器22的物理空间中(S021)。在此时，操作系统的存储管理器107例如以4KB的最小单位来定位数据区域(S022)。因此，例如图7中所示，可分散和定位数据区域。数据缓冲器对应于用于存储编码图像数据的第一缓冲器22A 或者用于存储编码结果数据的第二缓冲器22B。设备驱动器105向I/O管理器104发出用于生成分散收集列表的请求，并且I/O 管理器104生成分散收集列表(S02!3)。所生成的分散收集列表被写入到系统空间(SOM)。用于编解码处理部件30访问的物理存储空间的地址被存储在分散收集列表中。 然而，因为物理存储空间的地址被写入到虚拟存储空间，所以物理存储空间的地址不能由编解码处理部件30访问。因此，为了从编解码处理部件30访问分散收集列表，设备驱动器 105向I/O管理器104发出用于生成公用缓冲器的请求，该公用缓冲器可在主要部件20和编解码处理部件30两者中被访问。I/O管理器104在主存储器22中定位公用缓冲器，并且生成表示公用缓冲器的公用缓冲器结构(S025)。公用缓冲器作为连续的区域被定位，以便从编解码处理部件30读取关于公用缓冲器的信息。公用缓冲器结构是用于将虚拟存储空间与物理存储空间相关联的信息。公用缓冲器结构具有表示公用缓冲器实体(例如通过重新编列分散收集列表生成的第一和第二缓冲器列表)的虚拟地址和公用缓冲器在物理存储空间上的地址的公用缓冲器MDL (存储器描述符列表)(S026)。公用缓冲器MDL表示其中连续存储公用缓冲器实体的物理存储空间的指针
(5027)。因为公用缓冲器MDL的指针表示物理存储空间的地址，所以可通过使用公用缓冲器MDL中描述的关于指针位置的信息，从编解码处理部件30读取公用缓冲器的实体
(5028)。关于以该方式生成的公用缓冲器结构，设备驱动器105通过以根据编解码处理部件30中的数据发送的发送单位重新编列分散收集列表来生成缓冲器列表，并且将缓冲器列表设置为公用缓冲器的实体。例如，当适合于在编解码处理部件30中发送编码图像数据的发送单位是1KB时，以4KB为单位生成的第一缓冲器22A的分散收集列表被以1KB为单位重新编列，并且被设置为第一缓冲器列表。以该方式，根据来自编解码处理部件30的数据发送处理的发送单位生成第一缓冲器列表，使得在该第一缓冲器列表中描述表示用于存储编码处理之前的数据的第一缓冲器位置的指针。例如，当适合于在编解码处理单元30中发送编码结果数据的发送单位是1KB时，以4KB为单位生成的第二缓冲器22B的分散收集列表被以1KB为单位重新编列，并且被设置为第二缓冲器列表。以该方式，根据来自编解码处理部件30的数据发送处理的发送单位生成第二缓冲器列表，以使得在该第二缓冲器列表中描述表示用于存储编码处理之后的数据的第二缓冲器位置的指针(S029)。当重新编列分散收集列表并且生成第一和第二缓冲器列表时，在物理存储空间上提供的公用缓冲器的实体被更新到关于第一和第二缓冲器列表的信息。此外，当信息被更新时，更新公用缓冲器结构的细节。设备驱动器105使得表示用作为重新编列的分散收集列表的缓冲器列表的存储位置(物理地址)和大小的列表信息被包括在编码请求中，并且将编码请求发送到编解码处理部件30 (S030)。编解码处理部件30的DMAC 33可基于列表信息获取第一和第二缓冲器列表，并且可基于第一和第二缓冲器列表将数据发送到应用确保的第一缓冲器22A和第二缓冲器 22B。第一和第二缓冲器列表以适合于数据发送的发送单位来设置。因此，当数据以帧为单位被发送时，可以通过用编解码处理器分段通常使用的DMA处理和发送处理并且以管道化方式连续地执行发送处理，来缩短发送处理时间。[2-2.编码处理]接下来，将描述编解码处理部件30执行的编码处理。接收编码请求的编解码处理部件30的本地CPU 31基于列表信息从主存储器22获取缓冲器列表。本地CPU 31基于缓冲器列表确定用于存储编码图像数据的主存储器22上的第一缓冲器22A的位置(物理地址)。此外，本地CPU 31确定用于存储编码结果数据的主存储器22上的第二缓冲器22B的位置(物理地址)。基于确定结果，本地CPU 31控制DMAC 33并且将来自主存储器22的第一缓冲器22A的编码图像数据的一个帧发送到编解码存储器34。此外，本地CPU 31基于分割信息将编码图像数据分发到编解码处理器35。因为缓冲器列表以适合于数据发送的发送单位来生成，所以编码图像数据以适合于数据发送的发送单位被发送。每一个编解码处理器35编码编码图像数据。通过编码处理获得的编码结果数据具有可变的大小。因此，当对每一个所分割画面的编码图像数据执行编码处理时，本地CPU 31预先在编解码存储器34的第二缓冲器34B中对于每一个所分割画面确保具有相同大小 (作为最大编码生成量)的区域。每一个编解码处理器35在对应于第二缓冲器34B的区域中存储通过编码处理获得的编码结果数据。为了从编解码处理器35向编解码存储器34高速地发送数据，通过突发访问来连续地发送数据(例如以256B为单位)。在该情况下，从最终的有效编码结果数据到可获得对其的突发访问的存储界地址用对解码处理没有影响的无效数据(例如0数据)来执行填充。此外，从编解码存储器34中存储的最终地址位置到预先确保的最后区域，用对解码处理没有影响的无效数据来初始化编码结果数据。DMAC 33以缓冲器列表的发送单位对编解码存储器34的第二缓冲器34B中存储的编码结果数据从编解码存储器34的第二缓冲器34B到主存储器22的第二缓冲器22B执行 DMA发送。当在编码结果数据的发送中，发送单位被设置为具有例如4KB或4KB的整数倍的较大发送大小时，在某些情况下不仅包括编码结果数据而且还包括无效数据。为此原因，如上所述，设备驱动器105重新编列分散收集列表以便生成缓冲器列表，在所述缓冲器列表中，发送单位被设置为例如小于4KB的1KB，以使得不包括许多无效数据。[2-3.数据发送管理的具体示例]图8是示出编解码处理部件的数据发送管理的具体示例的图形。编码图像数据的一个帧被设置为1920像素X 1080行。例如，当编解码处理器35以16像素X 16行为单位执行编码处理时，编解码处理器35针对16行的整数倍(例如每272行)来分割画面，并且对于每四个所分割画面执行编码处理。在编解码处理部件30中，编解码处理器35-1编码初始的所分割画面。在编解码处理部件30中，编解码处理器35-2编码第二所分割画面，编解码处理器35-1编码第三所分割画面，并且编解码处理器35-2编码最后的所分割画面。 当一个所分割画面被设置为具有272行(其是编码处理的单位的整数倍)时，一个帧具有 1088行。因此，编解码处理器35-2编码264行的最后所分割画面。DMAC 33执行突发读取，以便从主要部件20的主存储器22以4KB为单位读取编码图像数据并且在寄存器33-R中存储读取的编码图像数据。此外，DMAC 33执行对编解码存储器34的第一缓冲器34A的突发写入，以便以256B为单位存储在寄存器33-R中存储的编码图像数据。编码图像数据存储在用于每一个所分割画面的对应于第一缓冲器34A的区域中。当对应于编码处理的单位的编码图像数据被存储在第一缓冲器34A中时，对于所存储的编码图像数据执行突发读取，以便以256B为单位读取编码图像数据，并且读取的编码图像数据被提供到编解码处理器35。例如，编解码处理器35以16行为单位执行编码处理。在该情况下，当对应于16行初始所分割画面的编码图像数据存储在对应于第一缓冲器 34A的区域中时，由编解码处理器35-1编码所存储的编码图像数据。另外，当对应于16行随后的所分割画面的编码图像数据被存储在第一缓冲器34A中时，由编解码处理器35-1编码所存储的编码图像数据。按如下来执行编码处理。此外，以相同的方式处理第二所分割画面的编码图像数据，以使得由编解码处理器35-2编码编码图像数据。另外，由编解码处理器35-1编码第三所分割画面的编码图像数据，并且由编解码处理器35-2编码最后的所分割画面的编码图像数据。编解码处理器35-1和35-2编码编码图像数据，以便生成编码结果数据。此外，编码处理器35-1和35-2对于编码结果数据执行突发写入，并且结果以256B为单位存储在编解码存储器34的第二缓冲器34B中。编码结果数据存储在用于每一个所分割画面的对应于第二缓冲器34B的区域中。此外，因为编码结果数据是具有可变大小的数据，所以不存储编码结果数据的区域被设置为在对应于每一个所分割画面的区域中的无效数据的区域。当编码对应于272行的编码图像数据时，在为每一个所分割画面提供的区域中，所有的编码结果数据被配置为存储在相应的区域中，以便具有最大编码生成量的大小。以该方式，通过在编解码存储器34与编解码处理器35-1和35_2之间进行管道化处理来执行数据发送，以使得顺序地执行编码处理和输出编码结果数据。DMAC 33执行突发读取，以便从第二缓冲器34B以256B为单位读取编码结果数据， 并且将读取的编码结果数据存储在寄存器33-T中。此外，DMAC 33向主要部件20的主存储器22执行突发写入，以便以1KB为单位在主存储器22的第二缓冲器22B中存储寄存器 33-T中存储的编码结果数据。编码结果数据是具有可变大小的数据。当编码结果数据最后被发送时，无效数据以1KB为单位被发送。此外，在编解码存储器34中，编码结果数据对于每一个画面区域被分割和存储。因此，可通过在主存储器22中连续地存储每一个所分割画面的编码结果数据，将每一个所分割画面的编码结果数据集成为主存储器22中的连续数据。此外，对应于16行编码图像数据(其为1920X1080 :4:2:2)的编码结果数据大约为30KB (以440Mbps/30帧的16/1088 = 1/68)。因此，例如当所分割画面具有16行并且发送单位被设置为4KB时，没有4KB的分点的无效数据的比例最大程度为1/7. 5的比例。然而，当发送单位被设置为1KB时，没有1KB的分点的无效数据的比例最大程度为1/30的比例，由此降低了无效数据的比例。通过在分割画面时扩大每一个所分割画面的大小(轻微地增加了延迟)，每一个编解码处理器35执行编码处理。以该方式，当所分割画面的大小被扩大时，所分割画面的数量变少。因此，作为小于1KB的分数添加到编码结果数据的无效数据相比于分割单位较小的情况来说，在数量上变得更小。因此，通常可忽视无效数据的比例。图9是示出图8中所示的编码处理的控制顺序的图形。应用101发出编码请求(S041)。当设备驱动器105接收编码请求时，设备驱动器105向I/O管理器104发出用于生成分散收集列表的请求(S042)。I/O管理器104生成所请求的分散收集列表并且向设备驱动器105通知生成完成 (S043)。在设备驱动器105完全生成了分散收集列表后，设备驱动器105向I/O管理器104 发出用于生成公用缓冲器的请求(S044)。I/O管理器104定位所请求的公用缓冲器，生成表示公用缓冲器的公用缓冲器结构，并且向设备驱动器105通知生成完成(S045)。设备驱动器105重新编列分散收集列表。设备驱动器105重新编列用于存储编码图像数据的第一缓冲器22A的分散收集列表和用于存储编码结果数据的第二缓冲器22B的分散收集列表。设备驱动器105以根据来自编解码处理部件30的数据发送处理的发送单位来重新编列分散收集列表，生成第一和第二缓冲器列表，并且将第一和第二缓冲器列表提供到I/O管理器104(S046)。当设备驱动器105生成第一和第二缓冲器列表时，I/O管理器104将物理存储空间中提供的公用缓冲器实体更新到关于第一和第二缓冲器列表的信息。此外，当I/O管理器104更新公用缓冲器实体时，I/O管理器104更新公用缓冲器结构的细节，并且向设备驱动器105通知完成(S047)。设备驱动器105使得用于获取第一和第二缓冲器列表的列表信息被包括在编码请求中，以便基于公用缓冲器中存储的第一和第二缓冲器列表来执行来自编解码处理部件 30的数据发送处理。此外，设备驱动器105使得分割信息被包括在编码请求中，并且将编码请求发送到编解码处理部件30的本地CPU 31 (S048)。本地CPU 31基于列表信息使得DMAC 33从主存储器22向编解码存储器34发送编码图像数据。例如，本地CPU 31基于列表信息从主存储器22读取缓冲器列表，并且基于缓冲器列表控制DMAC 33。DMAC 33将主存储器22的第一缓冲器22A中存储的编码图像数据发送到编解码存储器34的第一缓冲器34A。缓冲器列表以适合于数据发送的发送单位来表示用于存储编码图像数据的第一缓冲器22A的位置。因此，DMAC 33可通过管道化处理高速地以最优的发送单位发送编码图像数据(S049)。本地CPU 31基于分割信息来控制编解码处理器35-1或编解码存储器34，以便编码初始的所分割画面。例如，每当初始所分割画面的编码图像数据在编解码存储器34的第一缓冲器34A中以16行(编码处理的单位)存储时，编解码处理器35-1编码初始所分割画面的编码图像数据(S050-1)。此外，编解码处理器35-1在对应于编解码存储器34的第二缓冲器34B的区域中存储通过编码处理获得的编码结果数据(S051-1)。本地CPU 31基于分割信息来控制编解码处理器35-2或编解码存储器34，以便编码第二所分割画面。例如，每当第二所分割画面的编码图像数据在编解码存储器34的第一缓冲器34A中以16行(编码处理的单位)存储时，编解码处理器35-2编码第二所分割画面的编码图像数据(S050D。此外，编解码处理器35-2在对应于编解码存储器34的第二缓冲器34B的区域中存储通过编码处理获得的编码结果数据(S051-2)。本地CPU 31基于分割信息来控制编解码处理器35-1或编解码存储器34，以便在对初始所分割画面的编码处理结束之后编码第三所分割画面。例如，编解码处理器35-1使用编解码存储器34的第一缓冲器34A中存储的第三所分割画面的编码图像数据来执行编码处理(S050-;3)。此外，编解码处理器35-1在对应于编解码存储器34的第二缓冲器34B 的区域中存储通过编码处理获得的编码结果数据(S051-3)。本地CPU 31基于分割信息来控制编解码处理器35-2或编解码存储器34，以便在对第二所分割画面的编码处理结束之后编码最后的所分割画面。例如，编解码处理器35-2 使用编解码存储器34的第一缓冲器34A中存储的最后的所分割画面的编码图像数据来执行编码处理(S050-4)。此外，编解码处理器35-2在对应于编解码存储器34的第二缓冲器34B的区域中存储通过编码处理获得的编码结果数据(S051-4)。 本地CPU 31基于列表信息使得DMAC 33从编解码存储器34向主存储器22发送编码结果数据。即，本地CPU 31和DMAC 33基于缓冲器列表将编解码存储器34的第二缓冲器34B中存储的编码结果数据发送到主存储器22的第二缓冲器22B。缓冲器列表以适合于数据发送的发送单位来表示用于存储的编码结果数据的第二缓冲器22B的位置。因此， DMAC 33可通过管道化处理高速地以最优的发送单位发送编码图像数据(S052)。本地CPU 31向设备驱动器105通知表示编码处理结束的编码完成通知。当设备驱动器105接收编码完成通知时，设备驱动器105释放公用缓冲器并且向API 102返回编码完成通知，以便结束编码处理(S053)。在图8中，编解码处理器35-1和35-2编码对应于一个画面的编码图像数据。然而，可按所分割画面的数目提供编解码处理器的数目，并且编解码处理器可分别对不同的所分割画面执行编码处理。如图10和11中所示，如在HD大小(1920像素X 1080行)的情况下，可用4K大小(4096像素X2160行)对编码图像数据执行相同的处理。[2-4.数据发送管理的具体示例]图10是示出从初始行开始按每544行将4K大小的画面分为四个所分割画面，并且由两个编解码处理器编码四个所分割画面的情况的图形。在该情况下，编解码处理器 35-1编码初始所分割画面(具有从第1行到第544行的544行的画面)和第二所分割画面 (具有从第1089行到第1632行的544行的画面)。此外，编解码处理器35_2编码第二所分割画面(具有从第545行到第1088行的544行的画面)和最后的所分割画面(具有从第1633行到第2160行的5 行的画面)。图11是示出从初始行开始按每272行将4K大小的画面分为八个所分割画面，并且由四个编解码处理器编码八个所分割画面的情况的图形。在该情况下，编解码处理器 35-1编码初始所分割画面(具有从第1行到第272行的272行的画面)和第五所分割画面 (具有从第1089行到第1360行的272行的画面)。编解码处理器35_2编码第二所分割画面(具有从第273行到第544行的272行的画面)和第六所分割画面(具有从第1361行到第1632行的272行的画面)。编解码处理器35-3编码第三所分割画面(具有从第545行到第816行的272行的画面)和第七所分割画面(具有从第1633行到第1904行的272行的画面)。编解码处理器35-4编码第四所分割画面(具有从第817行到第1088行的272 行的画面)和最后的所分割画面(具有从第1905行到第2160行的256行的画面)。通过以该方式分割画面并且使得多个编解码处理器能够执行编码处理，可如同编码图像数据具有4K大小的情况那样，编码具有HD大小的编码图像数据。根据第一实施例，编解码指示部件以根据数据发送处理的发送单位来生成第一和第二缓冲器列表，所述第一和第二缓冲器列表中描述了表示用于存储编码处理之前的数据的第一缓冲器22A的位置和用于存储编码处理之后的数据的第二缓冲器22B的位置的指针。此外，用于获取第一和第二缓冲器列表的列表信息可被包括在从编解码指示单元发出的编码请求中。编解码处理部件基于编码请求中包括的列表信息来获取第一和第二缓冲器列表。编解码处理部件基于所获取的缓冲器列表通过管道化处理来发送数据，并且从第一缓冲器22A读取编码处理之前的数据，或者将编码处理之后的数据写入到第二缓冲器22B。 因此，可以缩短从编码请求开始到响应于编码请求获得编码结果所需的时间。此外，可以简单地实现编码处理，而不需要准备复杂的排队结构。通过除去排队结构，不需要取消机制。 此外，因为可减少主存储器22和编解码处理部件30的存储容量，所以不需要管理许多的缓冲器。通过多个轨道(track)容易地实现编码处理。因为从第一缓冲器22A读取的编码处理之前的数据被分发到多个编解码处理器并且经受编码处理，所以编码处理所需的时间变短。因此，例如可以实时地获得编码结果。 例如，第一缓冲器列表的发送单位被设置为适合于编解码处理部件的分发和编码处理的数据量的单位。此外，确定第二缓冲器列表的发送单位，以使得被添加到编码数据以使得数据具有发送单位的数据量的无效数据的量较小。因此，可以通过管道化处理有效地实现数据发送。编解码存储器34与编解码处理器35-1和35_2之间的数据传输通过管道化处理来执行，并且顺序地执行编码处理等。因此，可以缩短在读取编码图像数据之后获得编码结果数据所需的时间。当画面分割信息被包括在编码请求中时，编码处理之后的图像基于画面分割信息被分发到用于每一个所分割画面的多个编解码处理器。此外，存储用于每一个所分割画面的编码数据的区域在编解码存储器中被设置，并且每一个区域被设置为最大编码生成量的大小。因此，即使当为每一个所分割画面执行编码处理时，已编码数据可被存储在编解码存储器中并且可被正确地从编解码存储器发送到第二缓冲器22B。<3.第二实施例〉接下来，将描述根据第二实施例的其中用作为编解码指示部件的主要部件20发出解码请求作为编解码请求并且编解码处理部件30解码主要部件20的主存储器22中存储的解码数据的情况。将描述当解码处理之后的图像数据(解码结果图像数据)被存储在主存储器22中并且输出到外部装置时的解码处理。假设解码数据是通过以帧内预测模式编码每一个帧所获得的已编码数据。[3-1.解码处理的数据发送]在信息处理装置10中，由编解码处理部件30执行数据发送处理，以便有效地在主要部件20和编解码处理部件30之间执行数据传输。编解码处理部件30以管道化方式执行将解码数据从主要部件20的主存储器22发送到编解码处理部件30的处理，以及将解码结果图像数据从编解码处理部件30发送到主存储器22的处理。图12是示出当执行解码处理时的管道化处理的图形。由信息处理装置10的主要部件20运行的应用101定位用于在主存储器22中存储解码数据的第一缓冲器22A和用于在主存储器22中存储解码结果图像数据的第二缓冲器22B，并且发出解码请求。当解码请求被发出时，设备驱动器105管理解码数据和解码结果图像数据。当设备驱动器105管理解码数据时，设备驱动器105生成第一缓冲器列表，所述缓冲器列表中描述了表示被提供存储解码数据的主存储器22的第一缓冲器22A的位置的指针。在第一缓冲器列表中，设置了根据编解码处理部件30的数据发送处理的发送单位。例如，发送单位被设置为其中通过编解码处理部件30的管道化处理容易地发送数据的单位。当设备驱动器105管理解码结果图像数据时，设备驱动器105生成第二缓冲器列表，所述缓冲器列表中描述了表示被提供存储编码结果数据的第二缓冲器22B的位置的指针。在第二缓冲器列表中，设置了适合于编解码处理部件30通过管道化处理进行数据发送处理的发送单位。例如，发送单位设置为其中通过编解码处理部件30的管道化处理容易地发送数据的单位。此外，当由安装在编解码处理部件30中的多个衬底为每一个所分割画面输出图像数据时，发送单位被设置为适合于发送用于每一个所分割画面的图像数据的数据量的单位。例如，一个所分割画面的数据量被设置为发送单位的整数倍。设备驱动器105使得用于获取第一和第二缓冲器列表的列表信息被包括在解码请求中并且将解码请求输出到编解码处理部件30。编解码处理部件30的本地CPU 31基于列表信息控制DMAC 33并且从主存储器22 的第一缓冲器22A到编解码存储器34对解码数据执行DMA发送。在编解码存储器34中， 布置了用于存储解码数据的第一缓冲器34A和用于存储解码结果图像数据的第二缓冲器 34B。因此，DMAC 33在第一缓冲器34A中存储解码数据。本地CPU 31分析解码数据并且将解码数据分段。例如，本地CPU 31获取解码数据中包括的图像大小信息或者表示宏块的大小等的宏块信息等，并且基于这些信息来指定头部的位置。此外，本地CPU 31以预定的行数目将用于每一个所分割画面的解码数据分段。考虑当解码结果图像数据通过突发发送被发送到编解码存储器34时的边界位置，来确定分割位置，以使得突发发送的边界成为分割位置。本地CPU 31管理解码数据的数据发送量和分割位置，并且根据实际上要被解码的所分割画面将必需的解码数据从编解码存储器 34分发到多个编解码处理器35。在图12中，数据U表示上部所分割画面的数据，并且数据 L表示下部所分割画面的数据。编解码处理器35-1和35-2都执行对所分发解码数据的解码处理。编解码处理器 35-1和35-2在编解码存储器34的第二缓冲器34B中存储用于每一个所分割画面的通过解码处理获得的解码结果图像数据。预先在第二缓冲器34B中确保根据所分割画面的图像大小所映射的区域，并且编解码处理器35-1和35-2在对应于所分割画面的区域中存储解码结果图像数据。编解码处理部件30的本地CPU 31基于列表信息控制DMAC 33并且将解码结果图像数据从编解码存储器34的第二缓冲器34B发送到主要部件20的主存储器22。此外，编解码处理部件30以所分割画面的顺序来控制解码结果图像数据的发送顺序，并且以所分割画面的适当顺序将解码结果图像数据存储到主要部件20的主存储器22。以该方式，当在编解码处理部件30中以管道化方式以适当发送单位发送解码数据或解码结果图像数据时，可高速执行响应于解码请求的处理。此外，因为以分割画面单位并行地执行解码处理，所以缩短了解码处理所需的时间。因此，可按更少的延迟时间执行解码处理。因此，因为不必将解码请求排队，所以不存在取消的问题，并且不存在需要许多缓冲器来将解码请求排队的问题。执行解码数据的分割以便对应于当解码结果图像数据输出到外部装置时的发送格式。执行解码结果图像数据的输出以便显示根据外部装置适当地经受解码的图像。例如，4K大小的画面被分割为对应于HD-SDI发送(每SDI HD大小的数据的发送)，并且由多个编解码处理器35中的每一个来解码所分割画面的解码数据。由多个编解码处理器35生成并且存储在第二缓冲器34B中的解码结果图像数据根据外部装置的显示处理被输出。图13是示出当执行解码处理时操作系统和编解码处理部件30的处理流程的图
19形。在信息处理装置10的主要部件20中运行的应用101向API102发出解码请求(SlOl)。API 102通过文件系统驱动器106从HDD 15获取要被解码的解码数据(S102)。API 102通过存储管理器107将解码数据复制到主存储器22 (S103)。API 102获取表示用于存储解码数据的主存储器22的第一缓冲器22A和用于存储解码结果图像数据的主存储器22的第二缓冲器22B的位置(地址)和大小的缓冲器信息。 API 102向驱动器接口 103发出包括缓冲器信息的解码请求(S104)。驱动器接口 103向设备驱动器105发出来自API 102的解码请求(S105)。设备驱动器105从I/O管理器104获取表示主存储器22的第一缓冲器22A和第二缓冲器22B的分散收集列表。此外，设备驱动器105以适当的发送单位重新编列分散收集列表，来生成第一和第二缓冲器列表，如上所述。I/O管理器104基于来自驱动器接口 103 的解码请求中包括的缓冲器信息来生成分散收集列表。设备驱动器105在主存储器22中存储所生成的第一和第二缓冲器列表，并且使得表示第一和第二缓冲器列表的位置(地址)和大小的列表信息被包括在解码请求中。设备驱动器105向两个衬底PA和PB的编解码处理部件30的本地CPU 31输出包括列表信息的解码请求(S107-a和S107-b)。衬底PA的编解码处理部件30的本地CPU 31基于从设备驱动器105给出的列表信息来控制DMAC 33。DMAC 33将解码数据从主存储器22的第一缓冲器22A发送到编解码处理部件30的编解码存储器；34的第一缓冲器34A(S108、S109-a和Sl 10)。本地CPU 31分析解码数据并且确定分割位置。此外，本地CPU 31使得相应的编解码处理器35解码在预定分割位置处分割的解码数据(S111和S112)。编解码处理器35对解码数据进行解码，并且，将解码结果图像数据存储在对应于编解码存储器34的第二缓冲器34B的区域中(S113)。本地CPU 31基于从设备驱动器105给出的列表信息来控制DMAC33。DMAC 33从编解码存储器34的第二缓冲器34B到主存储器22的第二缓冲器22B对经受解码处理的用于每一个所分割图像的解码结果图像数据执行DMA发送(S114、S115和S116_a)。衬底PB的编解码处理部件30执行与衬底PA的编解码处理部件30相同的处理 (S109-b 和 S116-b)。在衬底PB中，使用不同于衬底PA的所分割画面的解码数据来执行解码处理，并且生成不同于衬底PA的所分割画面的解码结果图像数据。当解码结果图像数据的发送结束时，API 102向应用101给出解码结果响应，表示用于解码请求的处理结束(S117和S118)。接下来，将参考图14描述分散收集列表、缓冲器列表和列表信息。在图14中，例示了地址值以便于理解处理。然而，地址值不限于图14中例示的值。如上所述，在信息处理装置10中运行的操作系统中，使用了将主存储器22上的地址(物理地址)映射到虚拟存储空间的地址的方法。因为存储操作系统中管理的程序的地址空间(应用区域)较小，所以在物理存储空间中保存未用作为虚拟存储空间的程序的部分地址。此外，各种数据可被分散并存储在物理存储空间中，并且在虚拟存储空间中被确保的连续存储区域分散在物理存储空间中并且只要特定的工作没有完成则可在物理存储空间中对该存储区域寻址。例如，当应用在主存储器22中存储数据时，连续地址的数据区域在虚拟存储空间上被设置，以使得存储管理器107在物理存储空间中设置以最小的单位(例如4KB)分散的数据存储区域。应用101不直接访问物理存储空间，并且使用虚拟存储空间的地址来控制数据， 以便以连续的地址执行控制。此外，可从编解码处理部件30访问物理存储空间的地址。此外，可从在操作系统内核中运行的设备驱动器105获取物理存储空间的地址，但是不能在设备驱动器中执行对物理存储空间的直接控制。出于此原因，类似于应用，设备驱动器105 使用虚拟存储空间的地址来执行控制。因此，设备驱动器105在主存储器22上存储缓冲器列表，在所述缓冲器列表中，虚拟存储空间和物理存储空间相互关联。此外，设备驱动器105 使得表示存储缓冲器列表的物理存储空间的位置的列表信息被包括在解码请求中，并且将解码请求发送到编解码处理部件30。编解码处理部件30可基于列表信息获取缓冲器列表(其中虚拟存储空间和物理存储空间相互关联)。因此，编解码处理部件30确定由应用101基于缓冲器列表布置的第一缓冲器22A或第二缓冲器22B位于物理存储空间中的哪里。即，编解码处理部件30可通过使用指针执行在第一缓冲器22A或第二缓冲器22B上的DMA发送。例如，用户空间的数据区域位于主存储器22的物理空间中(S121)。在此时，操作系统的存储管理器107例如以4KB的单位来定位数据区域(S122)。因此，例如图14中所示，可分散和定位数据区域。数据缓冲器对应于用于存储解码数据的第一缓冲器22A或者用于存储解码结果图像数据的第二缓冲器22B。设备驱动器105向I/O管理器104发出用于生成分散收集列表的请求，并且I/O 管理器104生成分散收集列表(S123)。所生成的分散收集列表被写入到系统空间(SlM)。用于编解码处理部件30访问的物理存储空间的地址被存储在分散收集列表中。 然而，因为物理存储空间的地址被写入到虚拟存储空间，所以物理存储空间的地址不能由编解码处理部件30访问。因此，为了从编解码处理部件30访问分散收集列表，设备驱动器 105向I/O管理器104发出用于生成公用缓冲器的请求，该公用缓冲器可在主要部件20和编解码处理部件30两者中被访问。I/O管理器104在主存储器22中定位公用缓冲器，并且生成表示公用缓冲器的公用缓冲器结构(S125)。公用缓冲器作为连续的区域被定位，以便从编解码处理部件30读取关于公用缓冲器的信息。公用缓冲器结构是用于将虚拟存储空间与物理存储空间相关联的信息。公用缓冲器结构具有表示公用缓冲器实体(例如通过重新编列分散收集列表生成的第一和第二缓冲器列表)的虚拟地址和公用缓冲器在物理存储空间上的地址的公用缓冲器MDL (存储器描述符列表)(S126)。公用缓冲器MDL表示其中连续存储公用缓冲器实体的物理存储空间的指针
(5127)。因为公用缓冲器MDL的指针表示物理存储空间的地址，所以可通过使用公用缓冲器MDL中描述的关于指针位置的信息，从编解码处理部件30读取公用缓冲器的实体
(5128)。关于以该方式生成的公用缓冲器结构，设备驱动器105通过以根据编解码处理部件30中的数据发送的发送单位重新编列分散收集列表来生成缓冲器列表，并且将缓冲器列表设置为公用缓冲器的实体。例如，当适合于在编解码处理部件30中发送解码数据的发送单位是4KB时，以例如大于4KB的单位生成的第一缓冲器22A的分散收集列表以4KB为单位重新编列，并且被设置为第一缓冲器列表。以该方式，根据来自编解码处理部件30的数据发送处理的发送单位生成第一缓冲器列表，使得在该第一缓冲器列表中描述表示用于存储解码处理之前的数据的第一缓冲器位置的指针。例如，当适合于在编解码处理单元30 中发送解码结果图像数据的发送单位是1KB时，以4KB为单位生成的第二缓冲器22B的分散收集列表被以1KB为单位重新编列，并且被设置为第二缓冲器列表。以该方式，根据来自编解码处理部件30的数据发送处理的发送单位生成第二缓冲器列表，以使得在该第二缓冲器列表中描述表示用于存储解码处理之后的数据的第二缓冲器位置的指针(S129)。当重新编列分散收集列表并且生成第一和第二缓冲器列表时，在物理存储空间上提供的公用缓冲器的实体被更新到关于第一和第二缓冲器列表的信息。此外，当信息被更新时，更新公用缓冲器结构的细节。设备驱动器105使得表示用作为重新编列的分散收集列表的缓冲器列表的存储位置(物理地址)和大小的列表信息被包括在解码请求中，并且将解码请求发送到编解码处理部件30 (S 130)。编解码处理部件30的DMAC 33可基于列表信息获取第一和第二缓冲器列表，并且可基于第一和第二缓冲器列表将数据发送到应用确保的第一缓冲器22A和第二缓冲器 22B。第一和第二缓冲器列表以适合于数据发送的发送单位来设置。因此，当数据以帧为单位被发送时，可以通过用编解码处理器分段通常使用的DMA处理和发送处理并且以管道化方式连续地执行发送处理，来缩短发送处理时间。[3-2.解码处理]接下来，将描述编解码处理部件30执行的解码处理。接收解码请求的编解码处理部件30的本地CPU 31基于列表信息从主存储器22获取缓冲器列表。本地CPU 31基于缓冲器列表确定用于存储解码数据的主存储器22上的第一缓冲器22A的位置(物理地址) 和用于存储解码数据的主存储器22上的第二缓冲器22B的位置(物理地址)。基于确定结果，本地CPU 31控制DMAC 33并且将来自主存储器22的第一缓冲器22A的解码数据的一个帧发送到编解码存储器34。此外，本地CPU 31通过分析解码数据并且分割用于每一个所分割画面的解码数据，将解码数据分发到编解码处理器35。因为缓冲器列表以适合于数据发送的发送单位来生成，所以解码数据以适合于数据发送的发送单位被发送。每一个编解码处理器35使用解码数据执行解码处理。这里，解码结果图像数据具有与所分割画面的大小一致的数据量。因此，本地CPU 31根据所分割画面的数目和所分割画面的大小预先在编解码存储器34的第二缓冲器34B中确保用于存储解码结果图像数据的区域。每一个编解码处理器35在对应于第二缓冲器34B的区域中存储通过对解码数据的解码处理获得的解码结果图像数据。为了从编解码处理器35向编解码存储器34高速地发送数据，通过突发访问来连续地发送数据(例如以256B为单位)。DMAC 33以缓冲器列表的发送单位对编解码存储器34的第二缓冲器34B中存储的解码结果图像数据从编解码存储器34的第二缓冲器34B到主存储器22的第二缓冲器22B 执行DMA发送。当在解码结果图像数据的发送中，发送单位被设置为具有较大的发送大小时，在所分割图像的解码结果图像数据的末尾处的数据量可能不是发送单位，而是可具有许多无效数据。为此原因，如上所述，设备驱动器105重新编列分散收集列表以便生成缓冲器列表，在所述缓冲器列表中，发送单位被设置为例如1KB (较小的大小)，以使得不包括大量的无效数据。来自编解码存储器34的第二缓冲器34B中各个所分割画面的区域的解码结果图像数据从输出单元36并行地输出。因此，由显示器件显示的图像部分的解码结果图像数据可被输出到外部装置(其通过由多个显示器件形成一个画面来显示图像)的每一个显示器件。[3-3.数据发送管理的具体示例]图15是示出编解码处理部件的数据发送管理的具体示例的图形。解码数据的一个帧被设置为3840像素X2160行。此外，解码数据是以16行为单位经受编码处理的已编码数据。衬底PA的编解码处理部件30解码对应于一个帧图像上半部分的区域，并且衬底 PB的编解码处理部件30解码对应于一个帧图像下半部分的区域。衬底PA的编解码处理部件30中的编解码处理器35-1解码一个帧图像上半部分中的初始所分割图像(对应于从第1行到第272行的272行(16行的整数倍)的图像)。 此外，编解码处理器35-1解码一个帧图像上半部分中的第二所分割图像(对应于从第273 行到第544行的272行的图像)。衬底PA的编解码处理部件30中的编解码处理器35-2解码一个帧图像上半部分中的第三所分割图像(对应于从第545行到第816行的272行的图像)。此外，编解码处理器35-2解码一个帧图像上半部分中的最后的所分割图像(对应于从第817行到第1080行的264行的图像)。在已编码数据是以16行为单位经受编码处理的已编码数据的情况下， 当最后的所分割图像经受解码处理时可获得具有第817行到第1088行的图像数据。衬底PB的编解码处理部件30中的编解码处理器35-1执行解码处理以便解码一个帧图像下半部分中的初始所分割图像。这里，当已编码数据是以16行为单位经受编码处理的已编码数据时，作为下半部分区域的初始行的第1081行被包括在第1073行到第1088 行的编码处理单位中。因此，在对下半部分区域的解码处理中，使用作为通过编码第1073 行到第2160行获得的结果的已编码数据。因此，编解码处理器35-1解码一个帧图像下半部分中的初始所分割区域(对应于从第1073行到第1344行的272行的区域)。此外，编解码处理器35-1解码一个帧图像下半部分中的第二所分割区域(对应于从第1345行到第1616行的272行的区域)。衬底PB的编解码处理部件30中的编解码处理器35-2解码一个帧图像下半部分中的第三所分割区域(对应于从第1617行到第1888行的272行的区域)。此外，编解码处理器35-2解码一个帧图像下半部分中的最后的所分割区域(对应于从第1889行到第2160 行的264行的区域)。衬底PA和PB的DMAC 33执行突发读取，以便从主要部件20的主存储器22以4KB 为单位读取解码数据并且在寄存器33-R中存储读取的解码数据。此外，DMAC 33执行对编解码存储器34的第一缓冲器34A的突发写入，以便以256B为单位存储在寄存器33-R中存储的解码数据。编解码处理器35-1和35-2基于解码数据的分析结果针对每一个所分割画面对存储在第一缓冲器34A中的解码数据执行突发读取以读取在256B的单元中的解码数据，并且执行解码处理。此外，编解码处理器35-1和35-2对通过解码处理获得的解码结果图像数据执行突发写入，并且将结果存储在第二缓冲器34B中对应于所分割画面的区域中。以该方式，通过在编解码存储器34与编解码处理器35-1和35_2之间进行管道化处理来执行数据发送，以使得顺序地执行解码处理和输出解码结果图像数据。DMAC 33执行突发读取，以便从第二缓冲器34B以256B为单位读取解码结果图像数据，并且将读取的解码结果图像数据存储在寄存器33-T中。此外，DMAC 33向主要部件 20的主存储器22执行突发写入，以便以1KB为单位在主存储器22的第二缓冲器22B中存储寄存器33-T中存储的解码结果图像数据。图16是示出图15中所示的解码处理的控制顺序的图形。应用101发出解码请求(S141)。当设备驱动器105接收解码请求时，设备驱动器105向I/O管理器104发出用于生成分散收集列表的请求(S142)。I/O管理器104生成所请求的分散收集列表并且向设备驱动器105通知生成完成 (S143)。在设备驱动器105完全生成了分散收集列表后，设备驱动器105向I/O管理器104 发出用于生成公用缓冲器的请求(S144)。I/O管理器104定位所请求的公用缓冲器，生成表示公用缓冲器的公用缓冲器结构，并且向设备驱动器105通知生成完成(S145)。设备驱动器105重新编列分散收集列表。设备驱动器105重新编列用于存储解码数据的第一缓冲器22A的分散收集列表和用于存储解码结果图像数据的第二缓冲器22B的分散收集列表。设备驱动器105以根据来自编解码处理部件30的数据发送处理的发送单位来重新编列分散收集列表，生成第一和第二缓冲器列表，并且将第一和第二缓冲器列表提供到I/O管理器104(S146)。当设备驱动器105生成第一和第二缓冲器列表时，I/O管理器104将物理存储空间中提供的公用缓冲器实体更新到关于第一和第二缓冲器列表的信息。此外，当I/O管理器104更新公用缓冲器实体时，I/O管理器104更新公用缓冲器结构的细节，并且向设备驱动器105通知完成(S147)。设备驱动器105使得用于获取第一和第二缓冲器列表的列表信息被包括在解码请求中，以便基于公用缓冲器中存储的第一和第二缓冲器列表来执行来自编解码处理部件 30的数据发送处理。此外，设备驱动器105使得区域分配信息(其表示由衬底PA和PB在一个帧图像的哪个区域上执行解码处理)被包括在解码请求中，并且将解码请求提供到衬底 PA 和 PB 的本地 CPU 31 (S148-a 和 S148_b)。衬底PA和PB的本地CPU 31都基于列表信息或区域分配信息使得DMAC 33从主存储器22向编解码存储器34发送解码数据。例如，本地CPU 31基于列表信息从主存储器 22读取缓冲器列表，并且基于缓冲器列表控制DMAC 33。DMAC 33将主存储器22的第一缓冲器22A中存储的解码数据发送到编解码存储器34的第一缓冲器34A。缓冲器列表以适合于数据发送的发送单位来表示存储解码数据的第一缓冲器22A的位置。因此，DMAC 33可通过管道化处理高速地以最优的发送单位发送解码数据(S149-a和S149-b)。衬底PA和PB的本地CPU 31都通过分析解码数据和基于分析结果将解码数据分发到用于每一个所分割画面的编解码处理器35-1和35-2，来执行解码处理。编解码处理器35-1和35-2在编解码存储器34的第二缓冲器34B的相应区域中存储通过解码处理获得的解码结果图像数据。衬底PA和PB的本地CPU 31都基于列表信息使得DMAC 33从编解码存储器34向主存储器22发送解码结果图像数据。S卩，本地CPU 31和DMAC 33基于缓冲器列表将编解码存储器34的第二缓冲器34B中存储的解码结果图像数据发送到主存储器22的第二缓冲器22B。缓冲器列表以适合于数据发送的发送单位来表示存储解码结果图像数据的第二缓冲器22B的位置。因此，DMAC 33可通过管道化处理高速地以最优的发送单位发送解码结果图像数据(S150-a和S150-b)。衬底PA的本地CPU 31向设备驱动器105提供表示解码处理结束的解码完成通知 (S151-a)。衬底PB的本地CPU 31向设备驱动器105提供表示解码处理结束的解码完成通知(S151-b)。当设备驱动器105从衬底PA和PB的本地CPU 31接收解码完成通知时， 设备驱动器105通过释放公用缓冲器并且向API 102返回解码完成通知，来结束解码处理 (S152)。例如，可通过从衬底PA和PB的编解码存储器34的第二缓冲器34B读取解码结果图像数据并且以SDI方式并行地输出解码结果图像数据，来使用具有HD大小的四个显示器件HDl到HD4显示具有4K大小的图像。[3-4.解码结果的输出处理]接下来，将描述从输出单元36输出解码结果图像数据的具体示例。解码数据是通过编码4K大小(3840像素X2160行，4:4:4)的图像数据获得的数据。连接到输出单元36的外部装置使用具有HD大小的四个显示面板来显示具有4K大小的图像。每一个显示面板具有两个HD-SDI (高清晰度串行数字接口)输入或双链路HD-SDI输入和一个 3G-SDI (SMPTE424M)输入。在衬底PA中，必须由例如两个3G-SDI输出中的每一个输出1920像素X 1080行的图像数据。同样，在衬底PB中，必须由例如两个3G-SDI输出中的每一个输出1920像素X 1080行的图像数据。因此，关于经由衬底PA和PB的共同解码处理的16行(第1073 行到第1088行)，解码一个帧区域上半部分的衬底PA输出第1073行到第1080行。此外， 解码一个帧区域下半部分的衬底PB输出第1081行到第1088行。即，衬底PA和PB都输出对应于3840像素X 1080行的图像数据。通过使用分路器功能，衬底PA和PB将对应于3840像素X 1080行的图像分割并且输出到具有1920像素X 1080行的两个(右和左)画面。图17的图形示出了图像数据的输出顺序和显示图像。图17中的上部图形表示未使用分路器功能的情况。图17的下部图形表示使用了分路器功能的情况。当未使用分路器功能时，对应于3840像素的图像数据作为对应于一行的图像数据被提供到显示器件的一个显示面板。然而，显示面板的分辨率是1920像素X 1080行。从编解码处理部件30输出的对应于一行的图像数据被认为是对应于显示面板中两行的图像数据。因此，当对应于3840像素X540行的图像数据被读取并且提供到每一个显示面板时，不能显示对应于每一个显示面板的区域的图像。因此，编解码处理部件30读取和输出对应于图像显示区域的预先为每一个所分割画面设置的存储区域中存储的图像数据。即，编解码处理部件30使用分路器功能将画面水平地分为两个画面，并且将适合于显示面板分辨率的对应于1920像素X 1080行的图像数据提供到每一个显示面板。在该情况下，提供到每一个显示面板的图像数据使得对应于每一个显示面板的区域的图像能够被显示，因为水平像素的数目和垂直行的数目都是彼此相同的。在图15和17中，描述了使用3G-SDI输出图像数据的情况。然而，当使用HD-SDI 方法时，从衬底PA和PB的每一个中的四个输出(两个双链路HD-SDI线路)输出图像数据。因此，可通过分割解码数据和并行地解码所分割的解码数据来高速地执行解码处理。此外，应用可容易地实现解码，而不需要准备复杂的排队结构。此外，通过不使用排队结构，在应用的随机再现中响应不会恶化，并且不需要取消机制。因为可为每一个所请求的单位实现完全的处理，所以如在软件解码中可确保灵活性。因此，可以容易地实现对多个视频片段的解码处理。此外，因为不需要提供用于排队的多个缓冲器，可简化结构，并且因此可容易地管理缓冲器。即使当由于对衬底大小的限制而在具有编解码处理部件30的衬底中不能提供期望数目的输出端子时，可使用具有编解码处理部件30的多个衬底，以使得各个衬底分别解码所分割画面。即，可使用在多个衬底中设置的期望数目的输出端子来从每一个输出端子输出相关联显示区域的图像数据。此外，可不准备缓冲器等来接收和发送数据，因为不必从和向衬底接收和发送数据。如上所述，根据第二实施例，编解码指示部件以根据数据发送处理的发送单位来生成第一和第二缓冲器列表，所述第一和第二缓冲器列表中描述了表示用于存储解码处理之前的数据的第一缓冲器22A的位置和用于存储解码处理之后的数据的第二缓冲器22B的位置的指针。此外，用于获取第一和第二缓冲器列表的列表信息可被包括在从编解码指示单元发出的解码请求中。编解码处理部件基于解码请求中包括的列表信息来获取第一和第二缓冲器列表。编解码处理部件基于所获取的缓冲器列表通过管道化处理来发送数据。编解码处理部件从第一缓冲器22A读取解码处理之前的数据，并且将解码处理之后的数据写入到第二缓冲器22B。因此，可以缩短从解码请求开始到响应于解码请求获得解码结果所需的时间。此外，可以简单地实现解码处理，而不需要准备复杂的排队结构。因为不使用排队结构，所以不需要取消机制。因为可减少主存储器22和编解码处理部件30的存储器的容量，所以不需要管理许多的缓冲器。通过多个轨道(track)容易地实现解码处理。编解码处理部件30通过管道化处理来为每一个所分割画面分割从第一缓冲器 22A读取的已编码数据，将分割的已编码数据分发到多个编解码处理器，并且执行解码处理。因此，例如因为缩短了解码处理所需的时间，所以可实时地获得解码结果。此外，例如因为第二缓冲器列表的发送单位是适合于发送用于每一个所分割画面的图像数据的数据量的单位，所以可以通过管道化处理有效地发送数据。因为通过管道化处理在编解码存储器34与编解码处理器35-1和35_2之间发送数据，并且顺序地执行解码处理等，所以可以缩短在读取解码数据之后获得解码结果图像数据所需的时间。编解码处理部件30在为每一个所分割画面预先设置的存储区域的相应区域中存储通过解码处理获得的图像数据，并且读取和输出对应于图像显示区域的所存储图像数据。因此，即使在由多个显示器件形成一个画面的结构中，可正确地显示图像。
迄今为止已详细描述了本公开的具体实施例。然而，对于本领域技术人员应当明显的是，可在本公开主旨的范围内修改和替换本公开的实施例。即，本公开的实施例不应当被解释为限于已作为本公开的示例被描述的实施例。应认为所附权利要求确定了本公开的主旨。在根据本公开实施例的信息处理装置和信息处理方法中，以根据来自编解码处理部件的数据发送处理的发送单位来生成缓冲器列表，所述缓冲器列表中描述了表示用于存储编解码处理之前的数据和编解码处理之后的数据中的至少一个的缓冲器的位置的指针。 用于获取缓冲器列表的列表信息被包括在编解码请求中，并且因此编解码请求被发送到编解码处理部件。使用多个编解码处理器来执行编解码处理的编解码处理部件基于编解码请求中包括的列表信息来获取缓冲器列表，并且通过管道化处理来基于缓冲器列表发送数据。编解码处理部件从缓冲器读取编解码处理之前的数据或者向缓冲器写入编解码处理之后的数据。因此，因为高速地发送编解码处理之前的数据和编解码处理之后的数据中的至少一个，所以可以用简单的结构缩短从发出编解码请求开始到响应于编解码请求获得编解码结果为止所需的时间。因此，信息处理装置和信息处理方法例如适合于记录或再现图像数据的电子装置和编辑图像数据的编辑装置。本公开包含涉及2010年6月25日在日本专利局提交的日本优先权专利申请JP 2010-145439中所公开主题的主题，该专利申请的全部内容被合并在此作为参考。
权利要求
1.一种信息处理装置，包括编解码处理部件，其使用多个编解码处理器来执行编解码处理；和编解码指示部件，其以根据来自所述编解码处理部件的数据发送处理的发送单位来生成缓冲器列表，所述缓冲器列表中描述了表示用于存储所述编解码处理之前的数据和所述编解码处理之后的数据中的至少一个的缓冲器的位置的指针，该编解码指示部件使得用于获取所述缓冲器列表的列表信息被包括在编解码请求中，并且将所述编解码请求发送到所述编解码处理部件，其中所述编解码处理部件基于所述编解码请求中包括的列表信息来获取所述缓冲器列表，通过管道化处理来基于所述缓冲器列表发送所述数据，并且从所述缓冲器读取所述编解码处理之前的数据或者向所述缓冲器写入所述编解码处理之后的数据。
2.根据权利要求1所述的信息处理装置，其中所述编解码指示部件生成所述缓冲器的分散收集列表，并且通过以所述发送单位重新编列所述分散收集列表来生成所述缓冲器列表。
3.根据权利要求2所述的信息处理装置，其中所述编解码处理部件通过将从所述缓冲器读取的编解码处理之前的数据分发到所述多个编解码处理器，来执行所述编解码处理。
4.根据权利要求3所述的信息处理装置，其中所述编解码指示部件发出作为所述编解码请求的编码请求，并且在要被编码的图像数据的所述数据发送处理中设置适合于所述编解码处理部件的数据分发和编码处理的数据量的单位为所述发送单位。
5.根据权利要求4所述的信息处理装置，其中所述编解码指示部件使得画面分割信息被包括在所述编码请求中并且将所述编码请求发送到所述编解码处理部件，并且当所述编解码指示部件发出所述编码请求时，所述编解码处理部件通过基于所述画面分割信息针对每一个分割画面将从所述缓冲器读取的图像数据分发到所述多个编解码处理器来执行所述编码处理。
6.根据权利要求5所述的信息处理装置，其中所述编解码处理部件包括用于存储通过所述编码处理获得的已编码数据的编解码存储器，并且所述编解码处理部件在所述编解码存储器中设置用于存储用于每一个所分割画面的已编码数据的区域，并且将所述区域设置为具有最大编码生成量的大小。
7.根据权利要求3所述的信息处理装置，其中所述编解码指示部件发出作为所述编解码请求的编码请求并且确定所述发送单位，以使得在已编码数据的数据发送处理中减少被添加到已编码数据的无效数据的数据量，从而提高发送效率，所述已编码数据是通过所述编解码处理部件的编码处理而获得的，所述无效数据被添加到已编码数据是为了使得已编码数据具有发送单位的数据量。
8.根据权利要求3所述的信息处理装置，其中所述编解码指示部件发出作为所述编解码请求的解码请求，并且当所述编解码指示部件发出所述解码请求时，所述编解码处理部件通过为每一个所分割画面通过所述管道化处理分割从所述缓冲器读取的已编码数据并且将分割后的已编码数据分别分发到所述多个编解码处理器，来执行解码处理。
9.根据权利要求8所述的信息处理装置，其中在通过所述解码处理获得的图像数据的发送中，所述编解码指示部件将适合于发送用于每一个所分割画面的图像数据的数据量单位设置为所述发送单位。
10.根据权利要求8所述的信息处理装置，其中所述编解码处理部件在为每个所分割画面预先设置的存储区域的相应区域中存储通过所述解码处理获得的图像数据，并且读取和输出对应于图像显示区域的所存储图像数据。
11.根据权利要求3所述的信息处理装置，其中所述编解码处理部件通过所述管道化处理将从所述缓冲器读取的所述编解码处理之前的数据提供到所述编解码处理器，从而执行所述编解码处理。
12.一种信息处理方法，包括以根据来自编解码处理部件的数据发送处理的发送单位来生成缓冲器列表，使得用于获取所述缓冲器列表的列表信息被包括在编解码请求中，并且由编解码指示部件将所述编解码请求发送到所述编解码处理部件，其中所述编解码处理部件使用多个编解码处理器来执行所述编解码处理，所述缓冲器列表中描述了表示用于存储编解码处理之前的数据和所述编解码处理之后的数据中的至少一个的缓冲器的位置的指针；和基于所述编解码请求中包括的列表信息来获取所述缓冲器列表，通过管道化处理来基于所述缓冲器列表发送所述数据，并且通过所述编解码处理部件从所述缓冲器读取所述编解码处理之前的数据或者向所述缓冲器写入所述编解码处理之后的数据。
全文摘要
公开了信息处理装置和信息处理方法。一种信息处理装置编解码处理部件，其使用多个编解码处理器来执行编解码处理；和编解码指示部件，其以根据来自编解码处理部件的数据发送处理的发送单位来生成缓冲器列表，该缓冲器列表中描述了表示用于存储编解码处理之前的数据和编解码处理之后的数据中的至少一个的缓冲器的位置的指针，该编解码指示部件使得用于获取缓冲器列表的列表信息被包括在编解码请求中，并且将编解码请求发送到编解码处理部件。编解码处理部件基于编解码请求中包括的列表信息来获取缓冲器列表，通过管道化处理来基于缓冲器列表发送数据，并且从缓冲器读取编解码处理之前的数据或者向缓冲器写入编解码处理之后的数据。
文档编号H04N7/26GK102300089SQ20111017035
公开日2011年12月28日 申请日期2011年6月20日 优先权日2010年6月25日
发明者高田敏男 申请人:索尼公司