专利名称：低功率射频数字接收机的制作方法
技术领域：
本公开的实施例主要涉及通信系统，尤其是其涉及低功率射频数字接收机，其可以在射频(RF)域中可以执行任意带通过滤和可以将经过滤的射频信号下变频到数字域。
背景技术：
无线电接收机可以将无线电天线信号转换为可用的形式。用于转换从天线接收信号的设计架构可以包括低噪音放大器(LNA)，下变频混频器，电压控制振荡器(VC0)，低通滤波器(LPFs)，合成回路，标准信号发生器，模拟-数字转换器(ADCs)和可以包括解调器的数字信号处理器(DSP)。架构中，RF单元和模拟基带以及混合信号电路的这些块，消耗了设计工作的重要部分和集成接收机设计的实施成本。随着处理技术的进步和电源电压的下降，非数字电路的使用可能还会提出有限电压(幅度)净高的问题。在一个架构中，设计通过消除大多数RF和模拟基带电路，可以由LNA放大天线的输入信号并由ADC直接采样 ，来减少复杂性和减缓净高问题。大多数模拟信号被推迟到DSP内处理。这样的架构会在ADC上提出严格的要求。ADC的采样频率可以是比信号带宽高的RF载波频率的尼奎斯特速率(Nyquist rate)。这会导致ADC同步采样时钟的设计复杂性和功率消耗的开销。虽然可以采用带通采样策略(under sampling strategy),额外的噪音可以折叠到会降级接收机信噪比(SNR)的基带内。因此，提供克服上述问题的系统和方法会是有利的。
发明内容
射频数字接收机具有以第一速率对信号进行采样的调制器。接收机具有至少一个处理单元。处理单元具有多个分开信号并以小于第一速率的速率重组信号的数字带通滤波器。处理单元具有调整频率偏移或以小于第一速率的速率集中或中心调整信号(centeringthe signal)的数字下变频器。当两个或更多处理单元在接收机内时,接收器具有至少一个耦合相邻处理单元的速率控制缓冲器。多声上变频器具有配置用于接收信号的数字上变频器。多个数字带通滤波器耦合于配置为用于分开信号的数字上变频器。数字路由器耦合于多个用于组合信号的带通滤波器。数字-模拟转换器耦合于用于将信号转换为模拟信号的数字路由器。用于减少射频接收机功率消耗的方法，其包括接收信号；过滤信号；以第一速率对信号进行采样；以及在至少一个处理单元中以小于第一速率的处理速率将信号分开为子频带(sub-bands )；以所述处理速率将子频带的信号重组；以及以处理速率纠正频率偏移或中心调整信号。这些特征、功能以及优势可以在本公开的不同实施例中单独实现或者可以和其他实施例组合在一起实现。
通过下面的详细描述和附图，本公开的实施例会变得更加易于全面理解，其中图1示出具有同种处理的接收机一般架构框图；图2示出通过多级将载频信号转换为基带过程的示意图，其中多级的每级由一个处理单元执行；图3示出接收机具体实例的框图；图4示出接收机等价组合的框图；图5示出接收机具体实例模拟结果示意图；图6示出接收机操作过程图；图7不出RF音调发生器框图；图8示出RF音调发生器操作过程图；以及图9示出RF音调发生器模拟结果示意图。
具体实施例方式参考图1，其示出具有相同性质处理的接收机100 —般架构框图。接收机100可以具有低功率射频( RF)数字基带设计。下面描述有关移动平台的接收机100。接收机100可以放置在处理进来RF通信的智能手机、蜂窝电话或其类似物内。接收机100还可以用于软件定义无线电台(SDRs)、智能无线电台、车载通信和车载资讯娱乐等。接收机100可以以低复杂性和省电的方式执行带通滤波，采样，下变频和抽取(decimating)的处理。与已有做法不同，其可以包括跨越RF、模拟和数字域并且在数字电路中以非常高的时钟速率运行的几个组成部件，接收机100可以利用多速率数字信号处理(MDSP)和带通连续时间Λ Σ模拟-数字转换器((BP-CT-Λ Σ-ADC))的组合，在感兴趣信号带宽时钟频率上，以流水线和透明机制执行上述过程。这可以提供从输入数据到输出信号的更短延迟，需要更少数量的组成部件以及比以前的架构更少功耗。而且，该设计可以消除安排在模拟-数字转换器(ADC)上的严格要求。接收机100可以具有减少RF电路的模拟电路或数字电路的组成部件，使得接收机100对现代超大规模集成(VLSI)技术中的处理变化具有抵抗力。接收机100可以执行在RF域的任意带通过滤。在图1示出的实施例中，接收机100可以将过滤的RF信号下变频在数字域中。接收机100可以利用混合信号电路设计策略并且以尼奎斯特速率处理信号。接收机100可以提供低功耗和低复杂设计的重要优势。接收机100可以基于MDSP和BP-CT- Δ Σ -ADC 104的技术。接收机100不是以载频倍数的速率处理信号，而是以覆盖信号带宽的速率处理信号。这个处理速率的减少会节省处理带宽并减少整体功耗。低功耗射频数字基带接收机100，还可以具有程序化和调整到所希望的输入频率范围和穿过软件定义模块输出数据速率的组成部件。接收机100的MDSP部分可以配置为变成多音调(tone)上变频器，其可以用作接收机100操作开始时校准过程的音频发生器或音调发生器(tone generator)0在图1提供的实施例中，进来的RF信号可以通过天线引入，未示出。天线可以接收无线电波并将其转换为电流。天线可以耦合于放大器102。放大器102可以是低噪音放大器(LNA) 102并且可以增加由接收机100天线接收信号的功率。LNA 102可以耦合于调制器104。调制器104可以从放大器102接收信号。在图I示出的实施例中，调制器104可以是BP-CT-Λ S-ADC104A，并且可以通过过滤和采样来处理该信号。通过将信号引入数字域，BP-CT-Λ Σ-ADC 104A可以提供抗扰度、健壮性和灵活性，并且可以带来性能、功耗和成本降低的潜在改善。BP-CT-AS-ADC 104A可以在保持功耗和芯片面积低的同时，允许更高速度的操作。可以以示出为Xk(η)的速率Fin k在BP-CT-Δ Σ-ADC 104Α输出生成过滤信号的采样。该输出可以提供高度可编程性，并且对多标准RF接收机是理想的。BP-CT- Δ Σ -ADC 104Α可以将LNA 102接收的进来信号下变频到基带。调制器104适于在窄带信号上执行带通ADC。通过调制器104的连续时间Λ Σ部分(CT-Λ Σ )可以将经过滤的信号数字化。BP-CT-Λ S-ADC104A可以混合输入信号并数字化，其会需要LNA102的放大。BP-CT-AS-ADC 104A可以使用正弦脉冲的整数用于反馈。反馈基础功能可以是固有的带通。这可以明显改善调制器104在时间延迟抖动(jitter)和脉冲宽度抖动存在方面的性能。而且，调制器104的采样频率可以小于调制器104调谐到的中心频率。调制器104可以耦合于如图1实施例中所示的数字多相滤波器(DPF)IOet5DPF 106可以接收BP-CT-Λ Σ-ADC 104Α的输出，其是Xk(n)。DPF 106可以实施下变频和抽取信号的MDSP。滤波器106可以将输入信 号Xk(η)分成多个等距离子频带120，其根据因子M 二次采样的、以便他们被严格采样。子频带120可以是带通有限长度滤波器(FLFs)120的阵列，其将输入信号Xk(η)分开成多个分量，每个FLF以不同过滤系数过滤原始信号。例如，过滤系数可以是Hn(zej(0k+___)。如图1所示，第一过滤系数可以是HQ(zej(0k+___)。DPF 106可以以Foutji的速率通过组合器122从子频带120重组信号。Fwt k可以和Fin k有区别并且Frat k可以速率小于Fin k。DPF 106的带通滤波器120中的每个可以操作在Ftjut k的速率。Ftjut k可以大于感兴趣信号的带宽。Ftjut k通常可以远小于Fin k并且选择使得Fin k是Ftjut k的倍数。FLFs 120的数量，用M表示，可以定义为Fin k对Fwt k的比率。在DPF 106中，可以有合计为M个子FLFs 120，其中的每个以Ftjutk的速率运行。BP-CT-AS-ADC 104A的输出Xk(n)，时分复用到由虚线示出信号分开的每个子频带120内。图2示出通过多级(从上到下)将载频信号转换为基带过程的示意图，其中多级的每级由一个处理单元(PU) 110执行。DPF 106可以使用有限脉冲响应(FIRs)对进来信号Xk(η)采样。接着，以Ftjut k的速率在组合器122将FLFs120的输出组合。在图1示出的实施例中，DPF 106可以耦合于数字下变频器(DDC) 108，其中两者可以以hut—k的速率操作。DDC 108可以将DPF106的输出转换为中心调整在中频或中间频率(intermediate frequency,即IF)的数字化信号或中心调整在零频的基带复合信号。接着，接收机100的DDC 108可以以Ftjut k的速率提供输出yk(nMk)。接收机100可以安排在设备自身内部或者是基于相同性质PU 110架构的部分，其中多DPFs 106和DDCs 108可以与放大器102和调制器104串联。在如图所示的一个实施例中，BP-CT-Λ Σ-ADC 104Α可以耦合于第一 PU 110，PU1，并且依次耦合于许多其他PUs110。每个I3UllO可以处理信号。速率转换缓冲器(RCB)112可以耦合在接收机100内的多个PUs 110之间。可以使用RCBs 112以一个采样速率操纵信号并将其转换为新的采样速率。可以调整I3Us 110和RCBs 112的数量。通过PUs 110和RCBs 112的组合可以提供数子输出。
如图1所示，接收机100可以具有一个PU 110或者许多PUs 110。PUs 110中的每个可以具有多个在DPF 106内的数字带通滤波器120。多个数字带通滤波器120可以将以Fin k的速率进来的信号分开并且以小于进来信号速率Fin k的速率Ftjut k重组该信号。对于每个PU 110，Fin k和Fwt k可以是不同的。在PUs 110内部的DDCs 108可以调整频率偏移或者可以以小于进来信号速率的速率Fwt k中心调整该信号。当两个或更多PUs在接收机100内时，至少一个RCB 112可以经耦合调整PUs 110。接收机100可以包括控制器140。当正在操作两个或更多PUs时，控制器140可以合并到接收机100内。如图1内所示，控制器140可以耦合到接收机100内PUs 110和RCBs 112中的每个。这种连接可以允许I3Us 110和RCBs 112的配置。当配置后，可以调整处理信号的速率。可以以软件，硬件或者两者的组合程序化控制器140。在软件实施中，代码可以在非暂时性计算机可读存储介质中实施。控制器140的非暂时性计算机可读介质可以包括但不限于，易失性存储器，非易失性存储器，磁存储设备或光存储设备，或者能够存储代码和/或现在已知或以后发展数据的其他介质。可以由计算机系统读取和执行代码，其中计算机系统执行存储在非易失性计算机可读存储介质内的、具体化为数据结构和代码的方法和过程。而且，控制器140的方法和过程可以包括在硬件模块中。这些硬件模块可以包括专用集成电路(ASIC)芯片，现场可编程门阵列(FPGAs)，以及现在已知或以后开发的其他可编程逻辑器件。控制器140通过设置数字带通滤波器120和DDCs 108可以配置每个I3U 110。在一个实施例中，可以通过例如硬接线的另一个方法配置I3Us 110和RCBs 112。当当前I3U110耦合到调制器104时，通过将进来速率调整为当`前I3U 110处理速率的倍数和将载频调整为当前PU 110处理速率的倍数，控制器140可以旁通在PU 110中的DDC108。可选地，控制器140可以将之前PU 110的处理速率调整为当前I3U 110处理速率的倍数和将中频调整为当前PU 110处理速率的倍数。通过时分复用，可以将接收的信号在每个110内分开。当TOllO耦合于调制器104时，可以提供从调制器104的采样信号到DPF106的每个子频带120内。否则，之前110的输出可以时分复用到当前I3U 110的DPF 106中的子频带120内。当在接收机100内使用多PUs 110时，总数为M个的子有限长度滤波器(subfinite length fillter)120可以在小于进来速率Finji的速率Frat.k上运行。当PU 110邻接调制器104时，M可以是第一速率与当前PU 110处理速率的比率。当PU 110没有与调制器104耦合时，例如，PU2IlO, PUk 110或PUn 110，M可以是之前PU 110处理速率与当前PU 110处理速率的比率。如上所述，调制器104可以以第一速率处理信号。第一速率可以大于载频。具有多个数字带通滤波器120和DDCs 108的I3UsllO可以以大于或等于该信号带宽尼奎斯特速率的速率处理信号。通常，该速率可以小于载频。在每个PU 110中的DDCs 108可以以和相同PU 110中M个子有限长度滤波器120相同的速率运行和生成输出。在一个实施例中，当处理单元最终生成最后输出时，在每个PU110中的DDC 108可以以零频率中心调整信号。否则，DDCs 108可以将频率偏移纠正到所希望的中频。第一速率可以大于载频。每个PU 110的处理速率可以覆盖信号带宽并且可以小于载频。现转向图3，其描述了接收机100具体实例的框图。接收机100可以使用一个PU110进行操作。可以通过天线接收RF信号，未示出。耦合到天线的可以是LNA 102。LNA102可以放大从天线接收的信号。调制器104可以耦合于LNA 102。BP-CT- Δ Σ -ADC 104A可以通过过滤和采样来处理从LNA 102的信号。该信号可以以第一速率^处理，Fs可以是载频的倍数。在由调制器104处理后，该信号可以提供给DPF 106。调制器104的输出可以是X(η) ο在图3中示出的实施例中，该信号可以由FLFs 120处理。FLFs 120可以代表子频带，其中每个采用不同的过滤系数过滤原始信号。例如，过滤系数可以是Hn(zemk+…)。如图3所示，第一过滤系数可以是Htl (zeJ(0 k+…)。在实施例中，子频带120可以表示为64个离散单元。例如，每个子频带120可以以64个中的一个因子采样，以用于严格采样。信号可以由组合器122以第二速率Fqut从64个子频带120重组。子频带120的数量64可以等于或与第一速率Fs和第二速率Fqut的比率成正比。重组信号可以提供给DDC 108并作为输出y(nM，k)送出。Fs可以是载频的倍数而Ftm可以覆盖该信号的带宽。总体DPF 106操作可以等效于数字带通滤波器(DBF) 402和图4实施例中示出的M-1数字抽取器(DDEC)404。如图所示，可以由LNA 102从天线接收该信号。BP-CT-Λ Σ-ADC104Α可以数字化该信号并可以将其提供给PU 110的DBF 402。可以以上述的速率Fs提供信号X(H)。DBF 402可以以定义的通频带过滤信号执行操作。耦合于DBF402的可以是DDEC404。DDEC 404可以减少在从DBF 402接收的离散时间信号中的采样数量。DDEC 404可以将从DBF 402接收的信号导入基带。减少可以和M成比例，M定义为Fs与Fqut的比率。接着，耦合于DDEC 404的DDC 108可以以Fqut的速率将信号下变频。接着，DDC 108可以提供输出y(nM，k)。DBF 402和DDEC 404两者的组合可以等效于DPF 106。DBF 402和DDEC404可以以Fs的速率运行。因为两者都以较快的速率Fs运行，然而图3中以Ftot速率运行的DPF 106比图4中DBF 402和DDEC 404的组合消耗更少功率。每个子频带或FLF 120的过滤系数可以是相应DBF 402系数的时分复用值。在一个实施例中，DBF 402系数可以是数字低通滤波器(DLF)系数的旋转(rotated or upconverted versions)或上变频版本。DLF可以具有和DBF 402 —样的滤波器带宽,但是在基带处理下变频采样。旋转角可以是0k+A Θ，其中0k等于2πχ k X Fs/M，以及Λ θ可以是载频(F。)和Θ,之间的差异。图5示出接收机100模拟结果示意图。该示意图示出BP-CT-Δ Σ-ADC 104A 和 DPF 106 的处理组合。参考图6，其描述接收机100操作过程图。接收机100的过程可以从块600开始。在块602，接收机100的天线可以接收RF信号。在块604，可以由LNA 102放大RF信号。在块606可以过滤该信号。在块608可以采样该信号或称为对该信号进行采样。可以通过BP-CT-Δ Σ-ADC 104A处理该信号的过滤和采样。
在块610，可以在数字多相滤波器中时分复用该信号。DPF 106可以将从调制器104接收的数字化信号分开到子频带120内。通过DPF106的组合器122，可以从那些子频带120创建信号。在块612可以下变频该重组信号。接着，可以由设备上的应用软件进一步处理或使用DDC 108的输出。该过程在块614结束。
转向图7,其描述RF音调发生器(tone generator) 700。可以重新配置较早描述的接收机100信号路径，以提供发生器700。RF音调发生器700可以包括数字上变频器(DUC) 702, DPF 106以及数字路由器(DR) 704。辅助数字-模拟转换器(AUX DAC)706可以通过DR704耦合于发生器700。可以给DUC 702提供数字信号x(nM，k)。可以由DUC 702将该信号和复合信号混合在一起并以Fin的速率提供给DPF 106。在图7的实施例中，接收机100的DPF 106和DDC 108的信号路径可以容易地以相反方向重新配置，以便接收机100在数字-模拟转换器(DAC)的协助下成为RF音调发生器700。DPF 106的每个子频带120可以截取进来信号的一部分。子频带120可以耦合于DR 704。DR704可以将子频带的输出复用到单个信号内。耦合于DR 704的可以是AUX DAC706。AUX DAC 706可以利用该信号并将其转换为模拟形式。该信号可以提供给发射机。发射机可以将电信号转换为RF通信。Fin的速率低于RF音调频率，这可以减少功率消耗。图8示出RF音调发生器700模拟结果示意图。这个音调发生器700的输出可以用作LNA 102或BP-CT-Λ Σ-ADC 104A输入的试验信号，用于接收机100操作开始时的校准过程。参考图9，其示出RF音调发生器700操作过程示意图。用于发生器700的过程开始于块900。在块902，发生器700的DUC 702可以接收数字信号。在块904，DUC 702通过上变频将该数字化信号适当格式化。在块906，该信号可以由DPF 106时分复用。DPF 106可以为发生器700改变用途并且可以将信号以Fin的速率分开。
在块908，通过DR 704将该信号数字路由到数字多相滤波器中。可以由DR 704以大于Fin的速率对该信号执行重组。由于初始处理阶段的更低处理速度，所以可以节省功率。在块910，可以由AUX DAC706将该信号转换为模拟信号。该过程在块912结束。在上面的文字和示图中，公开了射频数字接收机100，其包括以第一速率对信号进行采样的调制器104 ;至少一个处理单元110，其包括将信号分开并以小于第一速率的速率重组该信号的多个数字带通滤波器120 ;以小于第一速率的速率调整频率偏移或中心调整信号的数字下变频器108 ;以及当两个或更多处理单元110在接收机100内时，耦合于相邻处理单元110的至少一个速率控制缓冲器。在一个变体中，射频数字接收机100包括包括控制器140，所述控制器用于当两个或更多处理单元110在接收机100内时，配置所述至少一个处理单元110和所述至少一个速率控制缓冲器之间连接。在另一个变体中，所述的射频数字接收机100，其进一步包括放大器102，用于在调制器104接收信号前接收和放大信号。在另一个变体中，其中所述调制器104是带通连续时间ΛΣ模拟-数字转换器。在另一个变体中，其中在每个处理单元110中的多个数字带通滤波器120以数字多相滤波器106的形式提供。在一个替换物中，其中所述在每个处理单元110中的多个数字带通滤波器120包括总数为M的子有限长度滤波器，其中的每个子有限长度滤波器以小于第一速率的速率运行，其中当当前处理单元110邻接调制器104时，M是第一速率与当前处理单元110的处理速率的比率，否则，M是之前处理单元110的处理速率与当前处理单元110的处理速率的比率。在另一个替换物中，其中当当前处理单元110邻接调制器104时，通过调制器104的时分复用输出对每个处理单元110中的M个子有限长度滤波器提供输入，否则，通过之前处理单元110的时分复用输出对每个处理单元110中的M个子有限长度滤波器提供输入。
在另一个变体中，其中所述调制器104以大于载频的第一速率处理信号，并且在每个处理单元110内的所述多个数字带通滤波器120和数字下变频器以大于或等于信号带宽的尼奎斯特速率但是小于载频的速率处理信号。在另一个变体中，其中在每个处理单元110中的数字下变频器，以和在相同处理单元110中M个子有限长度滤波器速率的相同速率，运行并生成处理单元110的输出。在另一个实施例中，其中当处理单元110是最后生成最终输出时，在每个处理单元110中的数字下变频器108将信号中心调整在零频，否则将频率偏移纠正到所希望的中频。在另一个替换物中，第一速率大于载频，以及每个处理单元110的处理速率覆盖信号带宽并小于载频。在一个方面，公开了多音调上变频器，其包括用于接收信号的数字上变频器702 ;用于分开信号的、耦合于数字上变频器702的多个数字带通滤波器120 ;用于组合信号的、耦合于多个数字带通滤波器120的数字路由器；以及用于将信号转换为模拟信号的、耦合于数字路由器的数字-模拟转换器706。·在一个变体中，其中，信号作为射频数字接收机100中低噪音放大器102或调制器104的试验信号用于校准。在另一个变体中，多音调上变频器包括射频数字接收机100。在一个变体中，其中，数字上变频器702和多个数字带通滤波器120再用为射频数字接收机100中的处理单元110。在一个替换物中，其中，射频数字接收机100包括以第一速率对信号进行采样的调制器104 ;多个处理单元110，每个处理单元110包括将信号分开并以小于第一速率的速率重组信号的多个数字带通滤波器120 ；调整频率偏移或中心调整信号的数字下变频器108 ;耦合于相邻处理单元110的至少一个速率控制缓冲器；以及配置每个处理单元110和速率控制缓冲器之间连接的控制器140。在一个方面，公开了用于减少射频数字接收机100功耗的方法，该方法包括接收信号；过滤信号；以第一速率对信号进行米样；在至少一个处理单兀110中以小于第一速率的处理速率将信号分开为子频带120 ;以所述处理速率重组子频带120的信号；以所述处理速率纠正频率偏移或中心调整信号。在一个变体中，该方法包括当当前处理单元110耦合于调制器104时，通过将第一速率调整为当前处理单元110处理速率的倍数以及将载频调整为当前处理单元110处理速率的倍数，旁通处理单元110中的数字下变频器108，否则，将之前处理单元110的处理速率调整为当前处理单元110处理速率的倍数以及将中频调整为当前处理单元110处理速率的倍数在一个变体中，其中所述分开信号包括当当前处理单元110耦合于调制器104时，将采样信号时分复用到每个子频带120内，否则，将之前处理单元110的输出时分复用到当前处理单元110中的每个子频带120内。还在另一个变体中，该方法可以包括通过所述控制器140设置处理单元110中的多个数字带通滤波器120和数字下变频器108，或通过所述控制器140旁通处理单元110中的多个数字带通滤波器120和数字下变频器108，来配置每个处理单元110。虽然本公开的实施例已经描述了各种具体实施例，本领域的技术人员从前述公开应当清楚在不偏离本公开权利要求真实精神和范围的前提下，可以对本公开的实施例和方法做出修改和变化。
权利要求
1.一种射频数字接收机(100)，其包括 以第一速率对信号进行采样的调制器(104)； 至少一个处理单元(110)，其包括 将所述信号分开并以小于所述第一速率的速率重组该信号的多个数字带通滤波器(120)； 以小于所述第一速率的速率调整频率偏移或中心调整所述信号的数字下变频器(108);以及 当两个或更多处理单元(110)在接收机(100)内时，耦合于相邻处理单元(110)的至少一个速率控制缓冲器。
2.根据权利要求1所述的射频数字接收机(100)，其包括控制器(140)，所述控制器用于当两个或更多处理单元(110)在接收机(100)内时，配置所述至少一个处理单元(110)和所述至少一个速率控制缓冲器之间连接。
3.根据权利要求1和2中任意一项所述的射频数字接收机(100)，其进一步包括放大器(102)，用于在调制器(104)接收信号前接收和放大信号。
4.根据权利要求1-3中任意一项所述的射频数字接收机(100)，其中所述调制器(104)是带通连续时间Δ Σ模拟-数字转换器。
5.根据权利要求1-4中任意一项所述的射频数字接收机(100)，其中在每个处理单元(110)中的多个数字带通滤波器(120)以数字多相滤波器(106)的形式提供。
6.根据权利要求1-5中任意一项所述的射频数字接收机(100)，其中所述在每个处理单元(110)中的多个数字带通滤波器(120)包括总数为M的子有限长度滤波器，其中的每个子有限长度滤波器以小于第一速率的速率运行，其中当当前处理单元(110)邻接调制器(104)时，M是第一速率与当前处理单元(110)的处理速率的比率，否则，M是之前处理单元(110)的处理速率与当前处理单元(110)的处理速率的比率。
7.根据权利要求6所述的射频数字接收机(100)，其中当当前处理单元(110)邻接调制器(104)时，通过调制器(104)的时分复用输出对每个处理单元110中的所述M个子有限长度滤波器提供输入，否则，通过之前处理单元(110)的时分复用输出对每个处理单元(110)中的M个子有限长度滤波器提供输入。
8.根据权利要求1-7中任意一项所述的射频数字接收机(100)，其中所述调制器(104)以大于载频的第一速率处理信号，并且在每个处理单元(110)内的所述多个数字带通滤波器(120)和数字下变频器以大于或等于信号带宽的尼奎斯特速率但是小于所述载频的速率处理信号。
9.根据权利要求1-8中任意一项所述的射频数字接收机，其中在每个处理单元(110)中的数字下变频器，以和在相同处理单元(Iio)中M个子有限长度滤波器速率的相同速率，运行并生成处理单元(1 10)的输出。
10.根据权利要求1-9中任意一项所述的射频数字接收机，其中当处理单元(110)是最后生成最终输出时，在每个处理单元(110)中的数字下变频器(108)将信号中心调整在零频，否则将频率偏移纠正到所希望的中频。
11.一种用于减少射频数字接收机(100)功耗的方法，所述方法包括 接收信号；过滤信号； 以第一速率对信号进行采样； 在至少一个处理单元(1 10)中 以小于第一速率的处理速率将信号分为子频带(120)； 以所述处理速率重组子频带(120)的信号；以及 以所述处理速率纠正频率偏移或中心调整信号。
12.根据权利要求11所述用于减少射频数字接收机(100)功耗的方法，其包括当当前处理单元(110)耦合于调制器104时，通过将第一速率调整为当前处理单元(110)处理速率的倍数以及将载频调整为当前处理单元(110)处理速率的倍数，旁通处理单元(110)中的数字下变频器(108)，否则，将之前处理单元(110)的处理速率调整为当前处理单元(110)处理速率的倍数以及将中频调整为当前处理单元(110)处理速率的倍数。
13.根据权利要求11所述用于减少射频数字接收机(100)功耗的方法，其中所述分开信号包括当当前处理单元(110)耦合于调制器(104)时，将采样信号时分复用到每个子频带(120)内，否则，将之前处理单元(110)的输出时分复用到当前处理单元(110)中的每个子频带(120)内。
14.根据权利要求11-13中任意一项所述用于减少射频数字接收机(100)功耗的方法，其包括通过所述控制器(140)设置处理单元(110)中的多个数字带通滤波器(120)和数字下变频器(108)，或通过所述控制器(140)旁通处理单元(110)中的多个数字带通滤波器(120)和数字下变频器(108)，来配置每个处理单元(110)。
15.一种用于减少功耗的系统，其包括所述权利要求1-10中的任意一项和所述权利要求11-14中的任意一项。
全文摘要
本发明涉及一种具有以第一速率对信号进行采样的调制器的射频数字接收机。该接收机具有至少一个处理单元。该处理单元具有将信号分开并以小于第一速率的速率重组该信号的多个数字带通滤波器。该处理单元具有以小于第一速率的速率调整频率偏移或中心调整信号的数字下变频器。具有当两个或更多处理单元在接收机内时，该接收机具有耦合于相邻处理单元的至少一个速率控制缓冲器。
文档编号H04B1/16GK103051347SQ20121034488
公开日2013年4月17日 申请日期2012年9月17日 优先权日2011年9月15日
发明者Y-C·关, Z·徐 申请人:波音公司