专利名称：一种实时信号的生成方法及装置的制作方法
技术领域：
本发明涉及数字信号处理及软件无线电领域，尤其涉及一种实时信号生成方法及装置。
背景技术：
随着通信技术不断地从模拟向数字化转变，现代信号生成系统越来越多使用软件无线电设备实现，软件无线电设备大量的信号处理都是由高性能的处理器在数字域里实现的。目前，使用数字处理器的信号生成方法主要有两种，一种是在信号最高频率较小时，使用满足奈奎斯特定律的处理器来完成实时信号的生成，即处理器的工作时钟大于信号最高频率的2倍。一种是在信号最高频率较大时，在低速率处理器上将信号的波形预先存储起来，通过快速播放的方式来完成信号生成。当使用第一种方法生成信号时，信号频率越高，要求信号处理器的工作时钟越高，同时价格也越高，而且市场上的信号处理器工作时钟也不是无限制高。当使用第二种方法生成信号时，在要求多路信号并行生成情况下，就会产生很大的延时，无法满足实时响应要求。常规实时信号生成是将一定带宽的基带信号通过正交调制生成一个较高频率附近的带宽信号，被调制的载波频率远远大于信号带宽。由于信号处理器的DDS(直接数字式频率合成器)单元生成的本振频率只能小于工作时钟的二分之一，因此随着载波频率的增大,会大大增加处理器成本,并且生成不了最高频率高于工作时钟的信号。
发明内容
鉴于上述问题，提出了本发明以便提供一种克服上述问题或者至少部分地解决上述问题的实时信号生成方法及装置。依据本发明的一个方面，提供了一种实时信号生成方法，包括:信号处理器每个工作时钟读取一个以工作时钟为采样率的基带信号的数据点，并将读取的每个基带信号数据点并行分为η路基带信号数据；信号处理器每个工作时钟分别生成η个组合后可构成一个载波信号且以工作时钟为采样率的低频正弦信号的数据点和低频余弦信号的数据点；其中，各路低频信号数据点的频率fz' =fz-k.f/ 2，式中k取满足O彡fz'彡f。' 2的正整数，f。'为工作时钟，fz为设定的取值大于信号处理器最大工作时钟的待生成信号的中心频率，其中，当k的取值为奇数时，以工作时钟为采样率的η个低频正弦信号数据点和η个低频余弦信号数据点需要每隔一个工作时钟，做一次符号反转；信号处理器将所述η路基带信号与η个低频正弦信号数据点、η个低频余弦信号数据点进行正交调制，得到并行的η路调制信号后，将所述η路调制信号按时序存入缓存，并按照先入先出原则，每个工作时钟读取一组η路调制信号输出。进一步地，本发明所述方法中，按照信号带宽，工作时钟和分路个数η生成原型FIR滤波器，将原型FIR滤波器分为η个分支滤波器，第一个分支FIR滤波器从原型FIR滤波器的第一个值开始，每隔η个点取一个值，直到结尾，同理第η个分支滤波器从原型滤波器的第η个值开始取值，每隔η个值取一个，直到结尾。所述信号处理器利用分支FIR滤波器，在每个工作时钟读取一个基带信号数据点，分别使用η个分支FIR滤波器将读取的每个所述基带信号数据点并行分为η路数据点，从而完成将一路以工作时钟为采样率的基带信号并行分为η路以工作时钟为采样率的基带信号。其中，原型FIR滤波器为低通滤波器，需满足采样率为η. ν，通带截止频率大于等于基带信号带宽，小于等于工作时钟。进一步地，本发明所述方法中，所述信号处理器通过设置η个低频正弦信号数据点的初相依次为Θ、2 Ji fz/nf。' + Θ、…、2 Ji (n-l)fz/nf。' + Θ，实现n个低频正弦信号数据点组合后构成一个正弦型载波信号；通过设置η个低频余弦信号数据点的初相依次为Θ、2 31 fz/nf。' +Θ、…、2 31 (n-l)fz/nf。' + Θ ,实现η个低频余弦信号数据点组合后构成一个余弦型载波信号；其中，Θ为自由值。进一步地，本发明所述方法中，所述信号处理器通过设置η个DDS的频率均为fzf、初相分别为2π (1-l)fz/nf。' +Θ，i = l，2，...，n，实现在每个工作时钟到达时，利用η个DDS分别生成η个以工作时钟为采样率的低频正弦信号数据点和低频余弦信号的数据点。依据本发明的另一个方面，提供了一种实时信号生成装置，包括:基带信号并行分路处理单元，用于每个工作时钟读取一个以工作时钟为采样率的基带信号的数据点，并将读取的每个基带信号数据点并行分为η路基带信号数据；载波信号并行生成 单元，用于分别生成η个组合后可构成一个载波信号且以工作时钟为采样率的低频率正弦信号的数据点和低频余弦信号的数据点；其中，各低频信号数据点的频率fz' =fz-k.f/ 2，式中k取满足O彡fz'彡f。' 2的正整数，f。'为工作时钟，fz为设定的的取值大于信号处理器最大工作时钟的待生成信号的中心频率，其中，当k的取值为奇数时，以工作时钟为采样率的η个低频正弦信号数据点和η个低频余弦信号数据点需要每隔一个工作时钟，做一次符号反转；信号调制单元，用于将所述η路基带信号与η个低频正弦信号数据点、η个低频余弦信号数据点进行正交调制，得到并行的η路调制信号；信号缓存单元，用于将所述η路调制信号按时序存入缓存，并按照先入先出原则，每个工作时钟读取一组η路调制信号输出。进一步地，本发明所述信号处理器中，所述基带信号并行分路处理单元，具体包括:滤波器设置子单元，用于按照工作时钟、分路个数η和设定的待生成信号的信号带宽，生成采样率为η.f。,、通带截止频率大于等于基带信号带宽小于等于工作时钟的原型FIR滤波器，并将所述原型FIR滤波器分为η个分支滤波器；其中，第i个分支FIR滤波器从原型FIR滤波器的第i个值开始，每隔η个点取一个值，直到结尾，i = 1，2，...，η ;并行分路处理子单元，用于利用分支FIR滤波器，在每个工作时钟读取一个基带信号数据点，分别使用η个分支FIR滤波器将读取的每个所述基带信号数据点并行分为η路基带信号数据点。
进一步地，本发明所述信号处理器中，所述载波信号并行生成单元通过设置η个低频正弦信号数据点的初相依次为Θ、2Jifz/nf。' +Θ、…、2ji (n-l)fz/nf。' + Θ，实现n个低频正弦信号数据点组合后构成一个正弦型载波信号；通过设置η个低频余弦信号数据点的初相依次为0、2Jifz/nf。' +Θ ,(n-DfJnfJ + θ，实现η个低频余弦信号数据点组合后构成一个余弦型载波信号；其中，Θ为自由值。进一步地，本发明所述信号处理器中，所述载波信号并行生成单元，具体用于设置η个DDS的频率均为fz'、初相分别为2π (1-l)fz/nf。' + θ，i = 1，2，...，n，并在每个工作时钟到达时，分别生成η个以工作时钟为采样率的低频正弦信号数据点和低频余弦信号的数据点。本发明有益效果如下:本发明所述方法和装置，实现了利用η个低频正弦和余弦信号组合生成高频率载波信号，实现了在较低工作时钟频率下，完成较高频率信号的生成过程，不仅降低了信号生成系统的硬件设备成本，而且还实现了实时生成目前处理器按照奈奎斯特定律生成不了的
高频率信号。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1为本发明实施例提供的实时信号生成方法的流程图；图2为本发明实施例提供的又一实时信号生成方法的流程图；图3为本发明实施例提供的信号处理器的结构示意图。
具体实施例方式下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。为了解决现有技术中实时信号生成方式所需硬件成本高，且无法生成最高频率高于工作时钟的信号的问题，本发明实施例提供一种实时信号生成方法及装置，其通过并行分路计算方式，使用η个较低频率的正弦和余弦信号组合生成较高频率的载波信号，并将基带信号与载波信号在低时钟频率上完成正交调制，很好的实现了用低频率工作时钟处理器生成高频率信号。下面就通过几个具体实施例对本发明的技术方案进行详细说明。实施例一如图1所示，本发明实施例提供一种实时信号生成方法，包括:步骤S101，信号处理器每个工作时钟读取一个以工作时钟为采样率的基带信号的数据点，并将读取的每个基带信号数据点并 行分为η路基带信号数据；该步骤中，信号处理器的工作时钟f。'满足如下条件:f。'彡f。且fs=n.f。'，式中f。为信号处理器的最大工作时钟频率，fs为信号处理器输出信号的速率；优选地，该步骤的实现方式如下:按照信号带宽，工作时钟和分路个数η生成原型FIR滤波器，将原型FIR滤波器分为η个分支滤波器，第一个分支FIR滤波器从原型FIR滤波器的第一个值开始，每隔η个点取一个值，直到结尾，同理第η个分支滤波器从原型滤波器的第η个值开始取值，每隔η个值取一个，直到结尾。所述信号处理器利用分支FIR滤波器，在每个工作时钟读取一个基带信号数据点，分别使用η个分支FIR滤波器将读取的每个所述基带信号数据点并行分为η路数据点，从而完成将一路以工作时钟为采样率的基带信号并行分为η路以工作时钟为采样率的基带信号。其中，原型FIR滤波器为低通滤波器，需满足采样率为η. .。'，通带截止频率大于等于基带信号带宽，小于等于工作时钟。当然，本领域技术人员 也可以利用已有的其他并行分路方式进行分路处理，关于并行分路方式，本发明不作唯一限定。步骤S102，信号处理器每个工作时钟分别生成η个组合后可构成一个载波信号且以工作时钟为采样率的低频正弦信号的数据点和低频余弦信号的数据点；其中，各低频信号数据点的频率fz' =fz_k*C 2，式中k取满足OSfz'彡f。' 2的正整数，f。'为工作时钟，fz为设定的取值大于信号处理器最大工作时钟的待生成信号的中心频率，其中，当k的取值为奇数时，以工作时钟为采样率的η个低频正弦信号数据点和η个低频余弦信号数据点需要每隔一个工作时钟，做一次符号反转。优选地，该步骤中，所述信号处理器通过设置η个低频正弦信号数据点的初相依次为Θ、2Jifz/nf。' +θ、".、2π (n-l)fz/nf。' + θ，实现n个低频正弦信号数据点组合后构成一个正弦型载波信号；通过设置η个低频余弦信号数据点的初相依次为θ、2 π fz/nf0' +Θ、…、2 π (n-l)fz/nf。' + θ ,实现η个低频余弦信号数据点组合后构成一个余弦型载波信号；其中，Θ为自由值。优选地，该步骤的具体实现方式为:所述信号处理器设置η个DDS的频率均为fj、初相分别为2 π (1-l)fz/nf。' +Θ，i = 1，2，...，n，并在每个工作时钟到达时，利用η个DDS分别生成η个以工作时钟为采样率的低频正弦信号数据点和低频余弦信号的数据点。需要说明的是，该步骤中，低频是相对于中心频率fz而目的。步骤S103，信号处理器将所述η路基带信号与η个低频正弦信号数据点、η个低频余弦信号数据点进行正交调制，得到并行的η路调制信号后，将所述η路调制信号按时序存入缓存，并按照先入先出原则，每个工作时钟读取一组η路调制信号输出。实施例二本发明实施例提供一种实时信号生成方法,与实施例一所述方法的原理相同，其是结合具体实施细节对实施例一所述方法的进一步详细阐述。本实施例中，假设信号处理器的最大工作时钟频率为f。，要生成信号的带宽为Bs、中心频率为fz，满足fz >> Bs, f0>> Bs,并且fz>f。。具体的，本实施例提供一种实时信号生成方法，该方法的信号生成流程示意图如图2所示，所述方法具体包括如下步骤:
步骤A:将基带信号做并行分路处理，得到η路基带信号；步骤B:生成η个低频正弦信号数据点和余弦信号数据点，用以后续组合生成高频率载波信号；步骤C:在并行分路基础上调制基带信号并输出。关于步骤Α，具体实现过程如下:步骤Al:根据设备指标设置信号处理器的工作时钟。根据信号生成设备指标，确定信号从信号处理器的FIFO缓存单元输入D/A处理器的速率fs，需满足:fs>2fz，从而确定信号处理器的工作时钟f。'，满足f。'彡f。，并且，fs =η.f。,，η为正整数。步骤Α2:设计原型FIR滤波器。
B —生成原型低通FIR滤波器 = Μ ) ht(2)满足，通带O t内衰减不大于0.ldB，阻带$T内衰减不小于60dB，其中I为滤波器的长度。
J S步骤A3:将基带信号并行分为η路信号。将原型低通FIR滤波器分为η个分支FIR滤波器…/ :
权利要求
1.一种实时信号生成方法，其特征在于，包括: 信号处理器每个工作时钟读取一个以工作时钟为采样率的基带信号的数据点，并将读取的每个基带信号数据点并行分为η路基带信号数据； 信号处理器每个工作时钟分别生成η个组合后可构成一个载波信号且以工作时钟为采样率的低频正弦信号的数据点和低频余弦信号的数据点；其中，各低频信号数据点的频率fz' =fz-k.f/ 2，式中k取满足O彡fz'彡f。' 2的正整数，f。'为工作时钟，fz为设定的取值大于信号处理器最大工作时钟的待生成信号的中心频率，其中，当k的取值为奇数时，以工作时钟为采样率的η个低频正弦信号数据点和η个低频余弦信号数据点每隔一个工作时钟做一次符号反转； 信号处理器将所述η路基带信号与η个低频正弦信号数据点、η个低频余弦信号数据点进行正交调制，得到并行的η路调制信号后，将所述η路调制信号按时序存入缓存，并按照先入先出原则，每个工作时钟读取一组η路调制信号输出。
2.如权利要求1所述的方法，其特征在于，所述信号处理器的工作时钟f。'满足如下条件-.f。,彡f。且fs=n ，式中f。为信号处理器的最大工作时钟频率，fs为信号处理器输出信号的速率。
3.如权利要求1或2所述的方法，其特征在于，所述信号处理器将读取的每个基带信号数据点并行分为η路基带信号数据，具体包括: 按照工作时钟、分路个数η和设定的待生成信号的信号带宽，生成采样率为η.f。'、通带截止频率大于等于基带信号带宽小于等于工作时钟的原型FIR滤波器，并将所述原型FIR滤波器分为η个分支滤波器；其中，第i个分支FIR滤波器从原型FIR滤波器的第i个值开始，每隔η个点 取一个值,直到结尾，i = I, 2,..., η ； 所述信号处理器利用分支FIR滤波器，在每个工作时钟读取一个基带信号数据点，分别使用η个分支FIR滤波器将读取的每个所述基带信号数据点并行分为η路基带信号数据点。
4.如权利要求1或2所述的方法，其特征在于，所述信号处理器通过设置η个低频正弦信号数据点的初相依次为Θ、2Jifz/nf。' +Θ、…、2 Ji (n-l)fz/nf。' +Θ，实现η个低频正弦信号数据点组合后构成一个正弦型载波信号；通过设置η个低频余弦信号数据点的初相依次为Θ、2 Jifz/nf。' +θ、(n-l)fz/nf。' +Θ，实现η个低频余弦信号数据点组合后构成一个余弦型载波信号；其中，Θ为自由值。
5.如权利要求4所述的方法，其特征在于，所述信号处理器通过设置η个DDS的频率均为 ζ'、初相分别为2 π (1-l)fz/nf。' +Θ，i = 1，2，.…，n，实现在每个工作时钟到达时，利用η个DDS分别生成η个以工作时钟为采样率的低频正弦信号数据点和低频余弦信号的数据点。
6.—种信号处理器,其特征在于,包括: 基带信号并行分路处理单元，用于每个工作时钟读取一个以工作时钟为采样率的基带信号的数据点，并将读取的每个基带信号数据点并行分为η路基带信号数据； 载波信号并行生成单元用于分别生成η个组合后可构成一个载波信号且以工作时钟为采样率的低频率正弦信号的数据点和低频余弦信号的数据点；其中，各低频信号数据点的频率fz' =fz-k.f/ 2，式中k取满足O彡fz'彡f。' 2的正整数，f。'为工作时钟，fz为设定的的取值大于信号处理器最大工作时钟的待生成信号的中心频率，其中，当k的取值为奇数时，以工作时钟为采样率的η个低频正弦信号数据点和η个低频余弦信号数据点需要每隔一个数据点，做一次符号反转； 信号调制单元，用于将所述η路基带信号与η个低频正弦信号数据点、η个低频余弦信号数据点进行正交调制，得到并行的η路调制信号； 信号缓存单元，用于将所述η路调制信号按时序存入缓存，并按照先入先出原则，每个工作时钟读取一组η路调制信号输出。
7.如权利要求6所述的信号处理器，其特征在于，所述信号处理器的工作时钟f。'满足如下条件:f。'≤f。且fs=n*f。'，式中f。为信号处理器的最大工作时钟频率，fs为信号处理器输出信号的速率。
8.如权利要求6或7所述的信号处理器，其特征在于，所述基带信号并行分路处理单元，具体包括: 滤波器设置子单元，用于按照工作时钟、分路个数η和设定的待生成信号的信号带宽，生成采样率为η.f。'、通带截止频率大于等于基带信号带宽小于等于工作时钟的原型FIR滤波器，并将所述原型FIR滤波器分为η个分支滤波器；其中，第i个分支FIR滤波器从原型FIR滤波器的第i个值开始，每隔η个点取一个值，直到结尾，i = 1，2，...，η ; 并行分路处理子单元，用于利用分支FIR滤波器，在每个工作时钟读取一个基带信号数据点，分别使用η个分支FIR滤波器将读取的每个所述基带信号数据点并行分为η路基带信号数据点。
9.如权利要求6或7所述的信号处理器，其特征在于，所述载波信号并行生成单元通过设置η个低频正弦信号数据点的初相依次为Θ、2 Ji fz/nf。' +Θ、---,2 π (n-l)fz/nf； + Θ，实现n个低频正弦信号数据点组合后构成一个正弦型载波信号；通过设置η路低频余弦信号数据点的初相依次为Θ+Θ、…、2 π (n-l)fz/nf。' + Θ，实现n个低频余弦信号数据点组合后构成一个余弦型载波信号；其中，Θ为自由值。
10.如权利要求9所述的信号处理器，其特征在于，所述载波信号并行生成单元，具体用于设置η个DDS的频率均为fz'、初相分别为2 π (1-l)fz/nf。' + Θ，i = 1，2，...，n，并在每个工作时钟到达时，利用η个DDS分别生成η个以工作时钟为采样率的低频正弦信号数据点和低频余弦信号的数据点。
全文摘要
本发明公开了一种实时信号生成方法及装置，所述方法包括信号处理器每个工作时钟读取一个基带信号数据点，并将读取的每个基带信号数据点并行分为n路基带信号数据；信号处理器每个工作时钟分别生成n个以工作时钟为采样率的低频正弦信号和低频余弦信号的数据点；信号处理器将n路基带信号与n路低频信号进行正交调制，得到并行的n路调制信号后，将n路调制信号按时序存入缓存，并按照先入先出原则，每个工作时钟读取一组n路调制信号输出。本发明所述方案在降低信号生成系统的硬件设备成本的同时，实现了实时生成目前处理器按照奈奎斯特定律生成不了的高频率信号。
文档编号H04L27/36GK103152062SQ20131003212
公开日2013年6月12日 申请日期2013年1月28日 优先权日2013年1月28日
发明者金珠, 李颖, 朱振飞, 胡俊, 马银圣, 任源博, 管英祥, 王程林, 蒋宏奎, 张跃宝 申请人:中国电子科技集团公司第二十二研究所