固体图像传感器和电子设备的制作方法

本技术涉及固体图像传感器和电子设备，特别地，涉及通过使用图像传感器能够获取自然的且美丽的图像的固体图像传感器和电子设备。

背景技术：

近年来，CMOS图像传感器已被广泛用作成像设备。然而，该CMOS图像传感器通常是对各像素依次进行读取，因而无法实现整个图像中的同时性。

也就是说，上述CMOS图像传感器进行如下的操作：该操作中，对于各像素或各行像素，由光电转换部产生并累积在其中的光电荷被顺次扫描和读取。在该顺次扫描的情况下，也就是说，在采用卷帘式快门（rolling shutter）作为电子快门的情况下，各像素中用于累积所述光电荷的曝光难以在同一时间开始或终止。于是，当拍摄移动对象的图像时，不利的是，所述顺次扫描可能导致所拍摄图像的变形。

在高速移动对象的图像拍摄中或者在涉及到图像拍摄的同时性的感测中，这种类型的图像变形是不被允许的。为了实现上述这些目的，采用了全局快门作为电子快门，该全局快门以同一时序对像素阵列中的所有像素执行曝光的开始或终止。

在采用所述全局快门作为电子快门的图像传感器中，每个像素中都设置有使用例如半导体存储器的电荷累积部。采用所述全局快门的图像传感器以如下的方式确保了在整个图像中的同时性：电荷在同一时间从光电二极管传输至半导体存储器，累积在所述半导体存储器中，然后被依次读取（例如参见专利文献JP2008-103647A）。

换言之，在上述CMOS图像传感器中采用全局快门的情况下，必须设置有这样的区域：与通过光接收而获得的电荷相对应的信号在从所述快门的关闭到开始读取所述信号这段时间内被累积在该区域中。因此，与像素微小型化的进步相关的光接收面积和累积面积的减小很可能会导致灵敏度或动态范围的劣化。

因此，曾提出，通过使用浮动扩散部（FD）作为累积区域来避免所述光接收面积或所述累积面积的减小。

进一步地，还曾提出了一种图像传感器，其包括：浮动扩散部FD；以及晶体管MT，该晶体管MT包括充当电荷累积部的浮动栅极（floating gate，FG）和与所述浮动扩散部FD连接的栅极电极CG（例如参见专利文献JP2010-226375A）。因而，使得所述全局快门和所述卷帘式快门相互兼容，且因此设置于像素部中的晶体管的数量最小可以是三个，而且有利于促进例如像素部的微小型化。

然而，作为累积区域的所述FD的使用阻止了钉扎（pinning）并因此导致了如下的图像质量劣化：由于暗电流，或者由于因高浓度杂质而导致的晶体缺陷所引起的缺陷，从而造成了该图像质量劣化。此外，从FD复位到信号读取的长时间使得难以使用CDS（Correlated Double Sampling，相关双采样）来消除噪声。

另外，还曾提议了：使用例如CMD（电荷调制设备）技术通过浮动栅极（FG）来实现读取。但是，在该提议中，设备结构复杂，且因源极/漏极与光电二极管的累积部邻近而引起的晶体缺陷以及暗电流很可能增加。

技术实现要素：

鉴于上述这样的状况而公开了本技术，本技术期望能够提高采用全局快门的图像传感器的灵敏度并且能够适当地减少噪声。

根据本发明的实施方式，提供了一种固体图像传感器，所述固体图像传感器包括布置在其上的多个单位像素，所述多个单位像素分别包括：用于累积由光电转换产生的电荷的光接收部；与所述光接收部连接且具有MOS电容器结构的信号累积部；以及与所述MOS电容器的栅极电极连接的信号输出部。

所述信号输出部可以包括晶体管，并且所述信号输出部可以将基于所述栅极电极的电位变化的信号输出至布置有所述多个单位像素的像素阵列的垂直信号线，所述栅极电极的所述电位变化是根据累积在所述信号累积部中的电荷而发生的。

所述光接收部和所述信号累积部可以通过传输晶体管而被连接起来。累积在所述光接收部中的电荷可以通过所述传输晶体管而被传输，此后，累积在所述信号累积部中的电荷可被耗尽。

在所述传输晶体管的电位高而所述MOS电容器的所述栅极电极的电位低的状态下，经由所述光接收部排出累积在所述信号累积部中的电荷，由此可以使得累积在所述信号累积部中的电荷被耗尽。

所述固体图像传感器可进一步包括与所述MOS电容器的所述栅极电极连接的耗尽用晶体管。在所述耗尽用晶体管的电位高而所述MOS电容器的所述栅极电极的电位低的状态下，排出累积在所述信号累积部中的电荷，由此可以使得累积在所述信号累积部中的电荷被耗尽。

在进行用于检测出从所述多个单位像素中的各个单位像素输出的信号的信号成分和复位成分之间的差别的CDS处理的情况下，在所述CDS处理中在D相采样期间结束之后且在P相采样期间开始之前，累积在所述信号累积部中的电荷可被耗尽。

所述固体图像传感器可以进一步包括电位控制部，其将负偏压施加至所述MOS电容器的所述栅极电极。

所述电位控制部可以在所述P相采样期间结束之后将所述负偏压施加至所述MOS电容器的所述栅极电极。

在所述多个单位像素中的各个单位像素中，用于排出累积在所述光接收部中的电荷的电子快门操作可以是同时进行的。在所述多个单位像素中的各个单位像素中，响应于同一曝光期间，累积在所述光接收部中的电荷可以被传输至所述信号累积部。累积在所述信号累积部中的电荷可以在读取时刻之前的期间内一直被保持着，所述读取时刻根据所述像素阵列中的所述多个单位像素中的各个单位像素的布置位置的不同而不同。

所述MOS电容器可以被设置为埋入式沟道MOS，沟道表面上的电势可以被设定为低，并且具有深电势的区域可以被形成得远离该表面以累积信号电荷。

所述MOS电容器可以包括结型FET。

根据本发明的第二实施方式，提供了一种包括固体图像传感器的电子设备，所述固体图像传感器具有布置在其上的多个单位像素，所述多个单位像素分别包括：用于累积由光电转换产生的电荷的光接收部、与所述光接收部连接并具有MOS电容器结构的信号累积部、以及与所述MOS电容器的栅极电极连接的信号输出部。

在本技术的第一方面和第二方面中，用于累积由光电转换产生的电荷的所述光接收部与所述MOS电容器结构中的所述信号累积部连接，并且所述多个单位像素被布置在所述固体图像传感器上，所述单位像素分别包括与所述信号输出部连接的所述MOS电容器的所述栅极电极。

根据本发明的上述实施方式，能够提高采用全局快门的图像传感器的灵敏度，并且能够适当地减少噪声。

附图说明

图1是包括FD和Mem（半导体存储器）的CMOS图像传感器的操作的概念图；

图2是使用FD作为累积区域的CMOS图像传感器的操作的概念图；

图3是CMD图像传感器的操作的概念图；

图4是根据本技术的实施方式的CMOS图像传感器的操作的概念图；

图5示出了根据本技术的实施方式的CMOS图像传感器的一个单位像素的构造示例；

图6是上文中参照图5说明的所述单位像素的等效电路图；

图7是包括FD和Mem的CMOS图像传感器的单位像素的等效电路图；

图8是图示了图5或图6中示出的单位像素中的曝光期间、保持期间以及读取期间的时序图；

图9是图示了单位像素驱动处理的流程图；

图10示出了应用了本技术的单位像素在基板上的布局示例；

图11示出了过去使用的单位像素在基板上的布局示例；

图12示出了在采用应用了本技术的单位像素的像素共用结构的情况下，基板布局的示例；

图13是示出了图12中由虚线所围绕的部分中的等效电路的示例的电路图；以及

图14为用作应用了本技术的电子设备的摄像装置的配置示例的框图。

具体实施方式

在下文中将参照附图详细说明本发明的优选实施方式。需要注意的是，在本说明书和附图中，用相同的附图标记来表示实质上具有相同功能和结构的构成元件，并且省略掉了对这些构成元件的重复说明。

首先，给出了全局快门机构的说明。

CMOS图像传感器执行这样的操作：其中，对于各像素或各行，在光电转换部中产生并累积的光电荷被顺次扫描和读取。在所述顺次扫描中，即，在采用卷帘式快门作为电子快门的情况下，用于累积光电荷的曝光可能难以在各像素中都同时开始或终止。因此，当拍摄移动对象的图像时，所述顺次扫描可能会不利地导致所拍摄图像的变形。

在高速移动对象的图像拍摄中或者在涉及到图像拍摄的同时性的感测中，这种类型的图像变形是不被允许的。为了实现上述这些目的，采用全局快门作为电子快门，所述全局快门以同一时序对像素阵列中的所有像素执行曝光的开始或终止。

在采用所述全局快门作为电子快门的图像传感器中，每个像素中都设置有使用例如半导体存储器的电荷累积部。采用所述全局快门的图像传感器以如下的方式确保了在整个图像中的同时性：电荷在同一时间从光电二极管传输至半导体存储器，被累积在所述半导体存储器中，然后被依次读取。

换言之，在所述CMOS图像传感器中采用全局快门的情况下，必须设置有这样的区域：与通过光接收而获得的电荷相对应的信号在从所述快门的关闭（曝光期间的结束）到开始读取所述信号这段时间内被累积（保持）在该区域中。

图1是包括FD和Mem的CMOS图像传感器的操作的概念图。

如图1的（a）中所示，在曝光期间内电荷被累积在光电二极管（PD）中。图1中的阴影区分别代表累积在其中的电荷。需要注意的是，PD中的电荷是在所述电子快门进行操作时从与该PD连接的晶体管的溢出栅极（OFG）排出的。

如图1的（b）所示，所述电荷在保持期间内被保持在Mem中。需要注意的是，累积在所述PD中的电荷在曝光期间结束时经由传输晶体管（TR）被传输至Mem。

如图1的（c）中所示，在读取期间内，与累积在所述FD中的电荷相对应的电压被读取作为信号。需要注意的是，累积在Mem中的电荷在所述保持期间结束时经由传输晶体管（TG）被传输至所述FD。

在包括所述FD和所述Mem的CMOS图像传感器的情况下，全局快门系统以这样的方式拍摄了图像。然而，在包括所述FD和所述Mem的CMOS图像传感器的情况下，在基板上必须确保用于布置所述Mem的区域。因此，与像素微小型化的进步相关的光接收面积和累积面积的减小很可能会不利地导致灵敏度或动态范围的劣化。

因此，曾提出了不设置所述Mem而是通过使用所述FD作为累积区域来避免所述光接收面积或所述累积面积的减小。图2是使用FD作为累积区域的CMOS图像传感器的操作的概念图。

如图2的（a）中所示，在曝光期间内电荷被累积在PD中。图2中的阴影区分别代表累积在其中的电荷。需要注意的是，PD中的电荷是在所述电子快门进行操作时从连接至所述PD的晶体管的OFG排出的。

如图2的（b）所示，所述电荷在保持期间内被保持在FD中。需要注意的是，累积在所述PD中的电荷在所述曝光期间结束时经由传输晶体管（TR）被传输至所述FD。

如图2的（c）中所示，在读取期间内，与累积在所述FD中的电荷相对应的电压被读取作为信号。

在使用FD作为累积区域的CMOS图像传感器的情况中，全局快门系统以这样的方式拍摄了图像。然而，在使用FD作为累积区域的CMOS图像传感器的情况下，结漏（junction leakage）对所述FD有影响。另外，从FD复位到信号读取的长时间间隔使得CDS变得困难，因此kTC噪声（复位噪声）成为了障碍。

还曾研究了CMD法作为用于实现无面积损失的信号保持区域的一个方法。图3是CMD图像传感器的操作的概念图。

如图3的（a）所示，电荷在曝光期间内被累积在PD中。图3中的阴影区分别代表累积在其中的电荷。需要注意的是，PD中的电荷是在电子快门进行操作时从连接至所述PD的晶体管的OFG排出的。

如图3的（b）所示，所述电荷在保持期间内被保持在FD中。需要注意的是，累积在PD中的电荷在所述曝光期间结束时经由传输晶体管（TR）被传输到所述FD。

如图3的（c）中所示，在读取期间内，与累积在所述FD中的电荷相对应的电压被读取作为信号。此时，通过结型FET（junction FET）来读取与保持在所述FD中的电荷相对应的信号。换言之，读取阈值电压变化（其取决于被提供至栅极电极的电压）作为信号。

在所述CMD图像传感器的情况下，全局快门系统以这种方式拍摄了图像。然而，所述CMD图像传感器具有将FD、用于把信号电荷转换为电压的杂散电容（stray capacitance）、以及放大晶体管堆叠起来的结构，并因此难以共用像素。另外，不利的是，与沟道电流相关的暗电流特性劣化。

图4为根据本技术的实施方式的CMOS图像传感器的操作的概念图。本技术使用FG和电容器代替所述FD。

如图4的（a）所示，电荷在曝光期间内被累积在PD中。图4中的阴影区分别代表累积在其中的电荷。需要注意的是，PD中的电荷是在电子快门进行操作时从连接至所述PD的晶体管的OFG排出的。

如图4的（b）所示，所述电荷在保持期间内被保持在所述电容器中。需要注意的是，累积在PD中的电荷在所述曝光期间结束时经由传输晶体管（TR）被传输至所述电容器。

如图4的（c）中所示，在读取期间内，与保持在所述电容器中的电荷相对应的电压被读取作为信号。此时，在所述电容器的栅极电极（所述FG）上发生电容耦合，并且检测出在所述栅极电极上发生的电位变化。

图5示出了根据本技术的实施方式的CMOS图像传感器的一个单位像素的构造示例。需要注意的是，应用了本技术的CMOS图像传感器设置有像素阵列，该像素阵列包括以二维矩阵形式布置的多个单位像素10，图5中示出了一个单位像素10作为例子。

如图5中所示，单位像素10设置有PD21。PD21包括用于累积与所接收到的光相对应的电荷的累积部。

另外，单位像素10设置有连接至PD21的溢出晶体管28。当电子快门进行操作时，累积在PD21的累积部中的电荷从溢出晶体管28的漏极端子（OFD）排出。或者，可采用这样的构造：其中，所述电荷从OFG（栅极端子）排出而不是从OFD排出。

此外，单位像素10设置有连接至PD21的传输晶体管（TR）22。在曝光期间结束时，TR22将累积在PD21的累积部中的电荷传输至后文将要说明的电容器23。在读取期间的过程中，TR22还将保持在电容器23中的电荷经由PD21从所述OFD排出。

单位像素10设置有连接至TR22的电容器23，并且还设置有与电容器23的电容Cgch靠近的FG24。在本示例中，电容器23包括三个电容（Cgch、Cpch和Crch），并且在图5的上侧示出的那个电容Cgch位于本构造中靠近FG24的位置处。

电容器23是具有例如高浓度P型杂质区域和N型杂质区域的MOS电容器，所述高浓度P型杂质区域处于电容器23的前表面侧，所述N型杂质区域被形成得从电容器23的前表面到电容器23的深部。因此，FG24被形成为所述MOS电容器的栅极电极。

或者，电容器23可以按照例如如下方式而被形成为埋入式沟道MOS：将沟道表面上的电势设为低电势，具有深电势的区域被形成得远离该表面，并且信号电荷被累积在电容器23中。

又或者，电容器23可由结型FET形成，所述结型FET包括由电容器23的前表面上的P型杂质形成的栅极以及由N型杂质形成的且位于比该栅极部更深的位置处的沟道部。

电容器23被设计用于保持由TR22传输来的电荷作为信号电荷Q。例如，在所述全局快门机构中，在从曝光期间的结束到开始读取所述信号这段时间内可以由此保持与通过光接收而获得的电荷相对应的信号。

另外，电容器23被设计为通过经由TR22排出信号电荷Q而被耗尽（初始化）。在此情况下，例如，PD21的电位和TR22的电位被设定为高电位，并且FG24的电位被设定为低电位，使得信号电荷Q经由TR22和PD21从OFD排出。通过将电容器23耗尽，能够检测出与用于单位像素10的复位电平相对应的信号，并且因此能够检测出经过CDS处理的低噪声信号。

需要注意的是，可以以这样的方式来将电容器23耗尽：布置用于耗尽电容器23的耗尽用晶体管；所述耗尽用晶体管的源极端子与FG24连接；并且栅极端子的电位被设定为高电位。在此情况下，不是必须从OFD排出信号电荷Q。

FG24被电容耦合至电容器23，并且与后文中将要说明的放大晶体管（AMP）26的栅极端子连接。当信号电荷Q被累积在电容器23中时，FG24的电位根据信号电荷Q而变化。通过AMP26输出与所述电位变化相对应的电压，从而从单位像素10输出信号。

基于FG24的电位的信号电压Vsig可通过使用公式(1)来表示。

Vsig=Q/Cgch…(1)

因此，通过令电容器23的电容Cgch足够小，能够提高转换效率。

此外，单位像素10设置有前述的AMP26。AMP26被设计用来将与FG24的电位变化相对应的信号电压输出至垂直信号线（图5中未图示）。

单位像素10还设置有FG电位控制部25。在本例中，FG电位控制部25被形成为晶体管，且该晶体管的漏极端子与FG24连接。FG电位控制部25被设计用来在必要时向FG24施加负偏压。这使得能够进行钉扎，并因此能够减少由于例如界面陷阱（interface trap）而导致的暗电流的发生。

图6是上文中参照图5说明的单位像素10的等效电路图。

图7是包括FD和Mem的CMOS图像传感器的单位像素（过去使用的单位像素）的等效电路图。

由图6和图7可见，在应用了本技术的单位像素10中不必要设置有Mem。另外，在过去使用的单位像素中被用作复位晶体管的晶体管在应用了本技术的单位像素10中被用作FG电位控制部25。

图8是图示了图5或图6所示出的单位像素10中的曝光期间、保持期间以及读取期间的时序图。图8中的横轴代表时间，而纵轴适当地代表图8中所示出的信号、电位或电势等。

在最顶行中，图8示出了用于对单位像素10进行电子快门操作的快门信号。在快门信号的脉冲的时刻，溢出晶体管28被驱动，且累积在PD21的累积部中的电荷从OFD或OFG排出。当快门脉冲的初始输入开始时，单位像素10中的曝光期间开始。

在从上部起的第二行中，图8示出了与累积于PD21的累积部中的电荷相对应的信号量。在从上部起的第三行中，图8示出了用于TR22的驱动信号。

如图8中所示，在所述快门信号的脉冲被输入之后，PD21的信号量立即被复位至初始值。此后，所述信号量因PD21所接收到的光而逐渐增加。

另外，因为当输入用于TR22的驱动信号的脉冲时所述电荷从PD21被传输至电容器23，所以PD21的信号量被设定至初始值。因此，单位像素10中的保持期间开始。

当再次输入用于TR22的驱动信号的脉冲并且当输入所述快门信号的脉冲时，所述电荷从电容器23被传输至PD21从而使电容器23耗尽。因此，PD21的信号量被设定至所述初始值。

在从上部起的第四行中，图8示出了电容器23的电势。在从上部起的第五行中，图8示出了FG24的电位。

如图8中所示，因为当输入用于TR22的驱动信号的脉冲时所述电荷从PD21被传输至电容器23，所以电容器23的电势变为低。与此相伴随的是，FG24的电位也变为低。

在从上部起的第六行中，图8示出了采样信号。所述采样信号是CDS相关信号。

从单位像素10输出的信号被提供给例如加减计数器（up/down counter）。通过使所述加减计数器首先进行递增计数操作然后进行递减计数操作，在所述加减计数器中自动进行减法运算。由于通过两次读取操作和所述加减计数器中的减法运算消除了单位像素中的具有差异的复位成分，因此能够进行CDS以通过该CDS仅取出与各单位像素的入射光量相对应的信号成分。

由所述加减计数器进行的递减计数期间被称为P相（复位相）采样期间，而递增计数期间被称为D相（数据相）采样期间。在本技术中，所述D相采样期间的开始与所述读取期间的开始处于几乎同一时刻。

在图8中的例子中，在所述读取期间内，在电容器23被耗尽之前将D相采样脉冲输入，且与该脉冲的宽度相对应的那段时间被设定为所述D相采样期间。因此，与保持在电容器23中的信号电荷Q相对应的信号电压（即，所述信号成分）被采样。

另外，在所述读取期间内，在电容器23被耗尽之后将P相采样脉冲输入，并且与该脉冲的宽度相对应的那段时间被设定为所述P相采样期间。因此，与将电容器23耗尽时的电荷相对应的信号电压（即，所述复位成分）被采样。

这使得能够对从单位像素10输出的所述信号进行CDS处理。

在第七（最底）行中，图8示出了用于FG电位控制部25的驱动信号。在图8中的例子中，在读取期间内，在所述P相采样期间结束后将用于FG电位控制部25的驱动脉冲输入。当输入该用于FG电位控制部25的驱动脉冲时，负偏压被施加到FG24，并进行钉扎。

图9是图示了对图8中所示的单位像素10的驱动处理的流程图。

在步骤S21中，输入所述快门脉冲。

在步骤S22中，排出PD21中的电荷。换言之，因为在步骤S21中输入了所述快门脉冲，所以溢出晶体管28被驱动，并且累积在PD21的累积部中的电荷被从OFD或OFG排出。

在步骤S23中，由PD21接收到的光被光电转换以在PD21的累积部中累积电荷。

在步骤S24中，在步骤S23的处理中累积下来的电荷被传输至电容器23。因此，电容器23的电势变低。与此相伴随的是，FG24的电位也变低。

响应于步骤S24中的处理，保持在电容器23中的电荷一直被保持着直到读取期间中的预定时间点（步骤S25）。

在步骤S26中，进行所述D相采样。

在所述D相采样完成之后，在步骤S27中电容器23被耗尽。此时，例如，将PD21的电位和TR22的电位设定为高电位，并且将FG24的电位设定为低电位，使得被保持在电容器23中的信号电荷Q经由TR22和PD21从OFD排出。

在步骤S27中的处理之后，在步骤S28中进行所述P相采样。

需要注意的是，所述CDS处理例如是在未图示的列处理电路内部进行的，在该CDS处理中，步骤S26中的D相采样的结果减去步骤S28中的P相采样的结果。

在步骤S28中的处理之后，在步骤S29中对FG24进行钉扎。此时，用于例如FG电位控制部25的驱动脉冲被输入，且负偏压被施加到FG24。

然后，该处理返回到步骤S21，并且重复执行后续的处理。

以这样的方式，执行了单位像素驱动处理。

当采用所述全局快门时，这种构造使得电容器23能够保持与如下电荷相对应的信号：所述电荷是通过在从所述快门的关闭（曝光期间结束）到开始读取所述信号这段期间内的光接收而获得的。这使得能够避免所述光接收面积域或所述累积面积的减小，如同例如过去所用的CMOS图像传感器使用FD作为累积区域时那样。

此外，即使当采用全局快门时，这种构造使得能够进行CDS处理以在该CDS处理中从信号成分中消除复位成分。这就使得能够获取准确的像素信号且因此能够拍摄出美丽的图像。

图10示出了应用了本技术的单位像素10在基板上的布置示例。图10示出了在上文中参照图5说明的单位像素10中所包括的各部分的平面布局。需要注意的是，图10中的附图标记SEL表示选择晶体管，其输出用于将从单位像素10读取的信号输出至垂直信号线的选择信号。

图11示出了包括FD和Mem的CMOS图像传感器的过去使用的单位像素在基板上的布置示例。

与图10中的情况相比，在图11中的布局中设置了Mem来取代电容器23和FG24。另外，在图11中的布局中还设置有TG和FD。换言之，与图11中所示的过去使用的单位像素相比，图10中所示的应用了本技术的单位像素10不需要设置与TG和FD相对应的部分，且能够将所述基板的面积减小与这些部分所占的面积对应的值。在此情况下，假设Mem所需的面积大约相当于电容器23和FG24所需的面积。

根据如上所述的本技术的实施方式，可以以比过去更小的面积将单位像素形成在基板上。根据本技术的实施方式，能够防止因与像素微小型化的进步相关的光接收面积和累积面积的减小而很可能发生的灵敏度或动态范围的劣化。

另外，根据本技术的实施方式，如上所述进行了CDS处理，因此可从各单位像素获取这样的像素信号：已经从所述像素信号中消除了复位成分并且所述像素信号中的噪声被适当地减小。例如，过去的技术还提供了使用FD作为累积区域的CMOS图像传感器。在此情况下，能够使单位像素的面积变小。然而，因为从复位所述FD到读取信号之间的时间间隔较长，所述难以进行CDS。

也就是说，根据本技术的实施方式，能够提高采用全局快门的图像传感器的灵敏度，并且能够适当地减小噪声。

图12示出了在通过使用应用了本技术的单位像素在CMOS图像传感器的图像阵列中采用像素共用结构的情况下，基板布局的示例。该示例示出了这样的构造：其中，图12中被虚线101包围的部分中的两个单位像素共用SEL和AMP。另外，在图12中被虚线101包围的该部分的上侧单位像素和下侧单位像素如同被虚线101包围的该部分中一样分别具有两个单位像素共用SEL和AMP的构造。换言之。单位像素是通过使用被虚线101包围的部分作为重复单元来进行布局的。

图13是示出了图12中被虚线101包围的部分中的等效电路示例的电路图。如图13中所示，分别位于图13的上侧和下侧的FG连接至同一个AMP。

以这样的方式，CMOS图像传感器的像素阵列还可以通过使用应用了本技术的单元像素来采用像素共用结构。

需要注意的是，本技术的应用不仅限于应用于诸如CMOS图像传感器等固体图像传感器。也即是，本技术可应用于使用固体图像传感器作为摄像部（光电转换部）的一般电子设备，所述一般电子设备包括例如数码照相机或摄像机等摄像装置、具有摄像功能的移动终端设备、使用固体图像传感器作为图像读取部的复印机等。所述固体图像传感器可被形成为一个芯片，可以以将多个芯片堆叠起来或相互邻接地布置的方式形成，或者可以被形成为具有摄像功能的模块，该模块中将信号处理部或光学系统与摄像部封装在一起。

图14是用作应用了本技术的电子设备的摄像装置的构造示例的框图。

图14中的摄像装置600包括：由透镜组等形成的光学部601；固体图像传感器（摄像器件）602，其采用如前所述的使用两个像素的构造；以及作为相机信号处理电路的DSP电路603。摄像装置600还包括帧存储器604、显示部605、记录部606、操作部607以及电源部608。DSP电路603、帧存储器604、显示部605、记录部606、操作部607和电源部608通过总线609相互连接。

光学部601接受来自被拍摄对象的入射光（图像光）以在固体图像传感器602的摄像面上形成图像。所述固体图像传感器602以像素为基础将入射光的光量转换成电信号并输出所述电信号，其中所述入射光被用于由光学部601在所述摄像面上形成图像。作为固体图像传感器602，可以使用诸如上述CMOS图像传感器（其包括布置在该CMOS图像传感器上的多个根据前述实施方式的单位像素10）等固体图像传感器（也即是，能够通过使用全局曝光来拍摄出没有变形的图像的固体图像传感器）。

显示部605包括诸如液晶面板或有机EL（电致发光）面板等平板显示器件，并且显示由固体图像传感器602拍摄到的移动图像或静止图像。记录部606将由固体图像传感器602拍摄到的移动图像或静止图像记录在诸如录像带或DVD（数字通用光盘）等记录媒介中。

操作部607根据用户的操作发出用于摄像装置600的各种功能的操作指令。电源部608适当地为DSP电路603、帧存储器604、显示部605、记录部606以及操作部607供电以使这些部分运转。

如上所述，使用根据前述实施方式的CMOS图像传感器作为固体图像传感器602就使得能够提高采用全局快门的图像传感器的灵敏度并能够适当地减小噪声。因此，能够在诸如摄像机、数码照相机或者用于诸如手机等移动设备的相机模块等摄像装置600中获得高质量的所拍摄图像。

另外，已经通过以如下的情况作为示例说明了上述实施方式：其中，本技术被应用于包括以矩阵形式布置的单位像素的CMOS图像传感器，所述单位像素分别感测与可见光的光量相对应的信号电荷（作为物理量）。然而，本技术的应用不仅限于应用于CMOS图像传感器。本技术可应用于一般的包括列处理部的列式固体图像传感器，所述列处理部是对应于像素阵列部中的各像素列布置的。

本技术的应用不仅限于应用于通过感测可见光的入射光量的分布来拍摄图像的固体图像传感器。本技术还可应用于：基于红外线、X射线粒子或类似物的入射量的分布来拍摄图像的固体图像传感器；以及通过感测诸如压力或静电电容等其它物理量的分布来拍摄图像的诸如指纹检测传感器等广义上的通用固体图像传感器（物理量分布感测设备）。

需要注意的是，本说明书中的上述一系列处理步骤当然可以根据所说明的顺序按照时间顺序来进行处理，但可以不必按照该时间顺序来处理，并且可以单独地进行处理或以并行的方式来处理。

本领域技术人员应当理解，依据设计要求和其他因素，可以在本发明随附的权利要求或其等同物的范围内进行各种修改、组合、次组合以及改变。

另外，本技术还可以被构造为如下技术方案。

（1）一种固体图像传感器，其包括：

多个单位像素，所述多个单位像素布置在所述固体图像传感器上，所述多个单位像素分别包括：

光接收部，所述光接收部累积由光电转换产生的电荷；

信号累积部，所述信号累积部与所述光接收部连接并且具有MOS电容器的结构；以及

信号输出部，所述信号输出部与所述MOS电容器的栅极电极连接。

（2）根据（1）所述的固体图像传感器，其中，所述信号输出部包括晶体管，并且所述信号输出部将基于所述栅极电极的电位变化的信号输出至布置有所述多个单位像素的像素阵列的垂直信号线，所述栅极电极的所述电位变化是根据累积在所述信号累积部中的电荷而发生的。

（3）根据（2）所述的固体图像传感器，

其中，所述光接收部和所述信号累积部通过传输晶体管而被连接起来，并且

其中，累积在所述光接收部中的电荷通过所述传输晶体管而被传输，此后，累积在所述信号累积部中的电荷被耗尽。

（4）根据（3）所述的固体图像传感器，其中，在所述传输晶体管的电位高而所述MOS电容器的所述栅极电极的电位低的状态下，经由所述光接收部排出累积在所述信号累积部中的电荷，由此使得累积在所述信号累积部中的电荷被耗尽。

（5）根据（3）所述的固体图像传感器，还包括：耗尽用晶体管，所述耗尽用晶体管与所述MOS电容器的所述栅极电极连接，

其中，在所述耗尽用晶体管的电位高而所述MOS电容器的所述栅极电极的电位低的状态下，排出累积在所述信号累积部中的电荷，由此使得累积在所述信号累积部中的电荷被耗尽。

（6）根据（3）所述的固体图像传感器，其中，在进行用于检测出从所述多个单位像素中的各个单位像素输出的信号的信号成分和复位成分之间的差别的CDS处理的情况下，在所述CDS处理中在D相采样期间结束之后且在P相采样期间开始之前，累积在所述信号累积部中的电荷被耗尽。

（7）根据（6）所述的固体图像传感器，进一步包括：电位控制部，所述电位控制部将负偏压施加至所述MOS电容器的所述栅极电极。

（8）根据（7）所述的固体图像传感器，其中，所述电位控制部在所述P相采样期间结束之后将所述负偏压施加至所述MOS电容器的所述栅极电极。

（9）根据（3）所述的固体图像传感器，

其中，在所述多个单位像素中的各个单位像素中，用于排出累积在所述光接收部中的电荷的电子快门操作是同时进行的，且

其中，在所述多个单位像素中的各个单位像素中，响应于同一曝光期间，累积在所述光接收部中的电荷被传输至所述信号累积部，并且

其中，累积在所述信号累积部中的电荷在读取时刻之前的期间内一直被保持着，所述读取时刻根据所述像素阵列中的所述多个单位像素中的各个单位像素的布置位置的不同而不同。

（10）根据（3）所述的固体图像传感器，其中，所述MOS电容器被设置为埋入式沟道MOS，沟道表面上的电势被设定为低，并且具有深电势的区域被形成得远离该表面以累积信号电荷。

（11）根据（3）所述的固体图像传感器，其中，所述MOS电容器包括结型FET。

（12）一种电子设备，其包括：

固体图像传感器，所述固体图像传感器具有布置在其上的多个单位像素，所述多个单位像素分别包括：

光接收部，所述光接收部累积由光电转换产生的电荷；

信号累积部，所述信号累积部与所述光接收部连接且具有MOS电容器结构；以及

信号输出部，所述信号输出部与所述MOS电容器的栅极电极连接。

本申请包含与2012年4月20日向日本专利局提交的日本优先权专利申请JP2012-096180所公开的内容相关的主题，因此将该日本优先权申请的全部内容以引用的方式并入本文。