固态成像器件和电子系统的制造方法与工艺

本发明涉及固态成像器件和电子系统。具体地，本发明涉及在不使图像质量恶化的条件下能够扩大动态范围的固态成像器件及电子系统。

背景技术：
为了使用在相同存储时段内的信号电荷获得具有不同的动态范围的图像信号，人们已经提出与在像素部中具有两个FD电容的图像传感器相关的技术（例如，日本待审查专利申请公开号No.2000-165754或日本专利号No.4502278）。在这样的图像传感器中，由各个FD电容将存储在PD中的电子转换为要被读取的电压。例如，在日本专利号为No.4502278的技术中，将调制的预饱和电荷信号（S1'）+调制的过饱和电荷信号（S2'）+CFD+CS噪声（N2），以及CFD+CS噪声（N2）输入到差分放大器DC。计算这两者之间的差值来抵消CFD+CS噪声（N2）。而且，通过放大器AP使用CFD和CS的电容比进行恢复来进行调整，以与预饱和电荷信号（S1）具有相同的增益，从而获得预饱和电荷信号和过饱和电荷信号之总和（S1+S2）。在将信号S1'+S2'+N2和信号N2输入差分放大器DC2之前，可以由必要时设置的A/D转换器ADC将信号S1'+S2'+N2和信号N2数字化。或者，可以在不设置ADC的条件下直接将模拟信号输入到差分放大器DC。使用这样的技术，可以扩大图像传感器的动态范围。顺便而言，在具有两个FD电容的图像传感器中生成像素信号的情况下，使用两个FD电容的比值（电容比）来进行计算是必要的。于是，如果没有使用正确的电容比，噪声可能出现在像素信号上。然而，在半导体芯片的制造工艺中，制造条件会出现波动，因而器件的电气特性会出现偏差。在这样的情况下，即使使用在设计时的电容比，也很难说电容比是正确的。于是，例如线性度的恶化等问题容易出现在通过使用不正确的电容比而计算生成的像素信号中。此外，在半导体芯片的制造工艺中，在FD电容随着在晶圆表面上的位置而变化等等的情况下，例如，出现由线性度的平稳恶化造成的诸如阴影等固定图形噪声。

技术实现要素：
本发明就是针对这些情况公开的，且期望在不使图像质量恶化的条件下扩大动态范围。根据本发明的实施例，提供了一种固态成像器件，其包括：像素阵列，其包括以矩阵方式布置的多个像素，所述像素包括电荷保持部，所述电荷保持部用于保持从光电转换部传输的信号电荷，且所述电荷保持部包括具有第一电容值的电容器部和用于将所述第一电容值增加到第二电容值的附加电容器部；以及测试电压用电源，所述测试电压用电源用于向对由所述电荷保持部所保持的电荷进行复位的复位晶体管的一部分施加具有不同于所述复位晶体管的驱动电压的电压的测试电压。在根据上述实施例所述的固态成像器件中，在所述像素阵列中的所述多个像素的每一个中，在读取与由所述光电转换部接收的光相对应的像素信号之前，导通所述复位晶体管以使得所述电荷保持部保持与所述测试电压相对应的电荷。在根据上述实施例所述的固态成像器件中，在所述像素阵列中的一个预定行中的像素中，在读取与由所述光电转换部接收的光相对应的像素信号之前，导通所述复位晶体管以使得所述电荷保持部保持与所述测试电压相对应的电荷。在根据上述实施例所述的固态成像器件中，遮挡在所述像素阵列中的所述一个预定行中的所述像素的光接收部，且在读取与由所述光电转换部接收的光相对应的像素信号之前，将所述复位晶体管和用于将信号电荷从所述光电转换部传输到所述电荷保持部的传输晶体管一起导通，以使得所述光电转换部保持与所述测试电压相对应的电荷。根据上述实施例所述的固态成像器件还包括计算部，所述计算部用于基于高增益信号和低增益信号计算作为所述第一电容值与所述第二电容值的比值的电容比，所述高增益信号是基于当所述电荷保持部的容量设置为所述第一电容值时与存储在所述电荷保持部中的电荷相对应的信号电压而生成的，所述低增益信号是基于当所述电荷保持部的容量设置为所述第二电容值时的信号电压而生成的。在根据上述实施例所述的固态成像器件中，所述高增益信号和所述低增益信号中的每一个是通过相关双采样处理已经去除噪声的信号。根据上述实施例所述的固态成像器件还包括用于存储所述电容比的存储器。根据本发明的另外一个实施例，提供了一种电子系统，所述电子系统包括如上述实施例中的任一个所述的固态成像器件。在根据本发明的实施例所述的固态成像器件中，所述固态成像器件包括：像素阵列，其包括以矩阵方式布置的多个像素，所述像素包括电荷保持部，所述电荷保持部用于保持从光电转换部传输的信号电荷，且所述电荷保持部包括具有第一电容值的电容器部和用于将所述第一电容值增加到第二电容值的附加电容器部；以及测试电压用电源，所述测试电压用电源用于向对由所述电荷保持部所保持的电荷进行复位的复位晶体管的一部分施加具有不同于所述复位晶体管的驱动电压的电压的测试电压。通过本发明，可以在不使图像质量恶化的条件下扩大动态范围。附图说明图1是图示了具有两个FD电容的图像传感器的像素部的配置的简化电路图；图2图示了当TFD截止时图1的等效电路；图3图示了当TFD导通时图1的等效电路；图4是高增益信号P2和低增益信号P1的说明图；图5是合成信号P1'的说明图；图6是当电容CFD和电容（CFD+CS）出现偏差时合成信号P1'的说明图；图7是当电容CFD和电容（CFD+CS）出现偏差时合成信号P1'的说明图；图8是图示了应用本发明的图像传感器的像素部的配置的电路原理图；图9图示了设置在逻辑部中的信号校正电路的配置示例；图10A、10B和10C是图示了在应用本发明的图像传感器中的列ADC电路的原理配置的方框图；图11是用于说明在图10A、10B和10C中所示的列ADC电路中的一般CDS处理的时序图；图12是图示了在应用本发明的图像传感器中各电压脉冲形式的时序图；图13是在图12中的在测试电荷注入时段内和在D相第一时段、D相第二时段内的详细时序图；图14是在图12中的在P相第一时段、P相第二时段、D相第一时段和D相第二时段内的详细时序图；图15是将测试电荷注入在应用本发明的图像传感器中的每一行的每个像素的情况的时序图；图16是将测试电荷注入在应用本发明的图像传感器中的只是代表行的情况的时序图；图17是在图16中的在测试电荷注入时段内和在P相第一时段、P相第二时段、D相第一时段和D相第二时段内的详细时序图；图18是原理性地图示了应用本发明的固态成像器件的系统配置图；和图19是图示了作为应用本发明的电子系统的成像装置的配置示例的方框图。具体实施方式在下面，将参照附图对本发明的实施例给予说明。首先，对相关技术的问题给予说明。图1是图示了具有两个FD电容的图像传感器的像素部的配置的简化电路图。在这个示例的像素部中，通过传输晶体管（TRG）将存储在光电二极管（PD）中的电荷传输到浮动扩散部（FD）。此外，在读取存储在FD中的电荷之后，复位晶体管（RST）导通以使得电源的电压供给到FD，且FD的电势复位。通过放大晶体管（AMP）将存储在FD中的电荷读取为后面所述的信号电压。在这一方面，通过导通选择晶体管（未在图1中图示）来读取信号电压。此外，像素部设置有具有相对小的电容的电容器CFD和具有相对大的电容的电容器CS，CFD和CS变成FD电容的电容器。如上所述，从PD传输的电荷被传输到FD，且存储在那里。此时，FD开关晶体管（TFD）导通或截止以使得FD的容量改变。当TFD截止时，在图1中所示的电路变成与在图2中的电路等效。且从PD传输的电荷存储在具有电容CFD的FD中。另一方面，当TFD导通时，在图1中所示的电路变成与在图3中的电路等效，且从PD传输的电荷存储在具有电容（CFD+CS）的FD中。在图像传感器中，根据与存储在FD中的电荷相对应的信号电压，生成从感兴趣的像素部中输出的像素信号。如果将FD的电容表示为C，那么从FD中读取的信号电压V表示为V=Q/C，因而与从图2的电路中的FD中读取的信号电压相对应的信号（被称为高增益信号）变成P2=Q/CFD。另一方面，与从图3的电路中的FD中读取的信号电压相对应的信号（被称为低增益信号）变成P1=Q/（CFD+CS）。图4是高增益信号P2和低增益信号P1的说明图。在图4中的横轴表示在PD处接收到的光量，且纵轴表示信号电平。当光量足够大时，图像传感器使用低增益信号P1生成像素信号。当光量足够小时，图像传感器使用高增益信号P2生成像素信号。以这样的方式，可以扩大像素信号的动态范围。另一方面，当很难说光量是足够大时，图像传感器使用低增益信号P1和高增益信号P2的合成信号生成像素信号。例如，如果在PD处接收到的光量在光量la和光量lb之间，那么使用通过混合低增益信号P1和高增益信号P2而生成的信号（被称为合成信号）P1'来生成像素信号。可以通过使用电容CFD与电容（CFD+CS）的比值（电容比）来计算得出合成信号P1'，如下所示：P1'=P1×CFD/（CFD+CS）即，如在图5中所示，通过低增益信号P1乘以电容比α（=CFD/（CFD+CS））来生成合成信号P1'。图5是合成信号P1'的说明图。在图5中的横轴表示在PD处接收到的光量，且纵轴表示信号电平。在图5中，将合成信号P1'图示为与高增益信号P2具有相同斜率的线。合成信号P1'可以如此使用，即在PD处接收到的光量在光量la和光量lb之间的情况下，可以生成与在光量足够小的情况（高增益信号P2的情况）下具有相同动态范围的像素信号。然而，电容CFD和电容（CFD+CS）的实际值对每个像素部而言有时候是不同的。在半导体芯片的制造工艺中，制造条件会出现波动，因而器件的电气特性会出现偏差。以这样的方式，如果电容CFD和电容（CFD+CS）出现偏差，那么在设计时获得的电容比和实际的电容比有时候变得彼此不同。图6和图7是当电容CFD和电容（CFD+CS）出现偏差时合成信号P1'的说明图。在图6和图7中的横轴表示在PD处接收到的光量，且纵轴表示信号电平。如在图6中所示，合成信号P1'起初变成与高增益信号P2具有相同斜率的线（在图6中的虚线）。然而，如果在设计时获得的电容比不同于实际的电容比，那么合成信号P1'的斜率变得与高增益信号P2的斜率不同。于是，如在图7中所示，高增益信号P2和合成信号P1'之间失去线性相关度（linearity），因而当在PD处接收到的光量在光量la和光量lb之间时，像素信号的信号电平变得不正确。例如，在半导体芯片的制造工艺中，当按照在晶圆表面上的位置等等，电容CFD和电容（CFD+CS）出现偏差等等时，就例如会出现由线性度的平稳恶化造成的诸如阴影等固定模式噪声。因此，在本发明中，即使FD的容量出现偏差，也使像素信号的线性度不被失去。图8是图示了应用了本发明的图像传感器的像素部的配置的电路原理图。在图8的示例中，图示了三行两列（共6个）的像素部。在每个像素部中，以与图1相同的方式，通过传输晶体管TRG将存储在光电二极管（PD）中的电荷传输到浮动扩散部（FD）。此外，在读取存储在FD中的电荷之后，复位晶体管（RST）导通，因而电压Vdd供给到FD来使FD的电势复位。通过放大晶体管（AMP）将存储在FD中的电荷读取为后面所述的信号电压。在这一方面，通过导通选择晶体管（未在图8中图示）来读取信号电压。此外，尽管在图8中省略了图示，以与参照图1所述情况相同的方式，每个像素部包括作为FD电容的电容器，且设置有具有相对小的电容的电容器CFD和具有相对大的电容的电容器CS。如上所述，从PD传输的电荷传输到FD以被存储。此时，FD开关晶体管（TFD）导通或截止以使得改变FD的电容。在图8中的配置中，与图1的情况不同，设置有向RST的漏极端子施加电压Vtt的调节器21。电压Vtt是不同于电压Vdd（Vdd是用于控制像素部中的每个晶体管的驱动的电压）的电压，且是如后面所述的将测试电荷存储在FD中的电压。例如，在导通每个晶体管时的电压（驱动电压）Vdd大约是3V，且在截止每个晶体管时的电压（驱动停止电压）Vdd是大约-0.3V。另一方面，在将测试电荷存储在FD中时的电压Vtt（测试电压）是在0V和0.3V之间的某处，且在不将测试电荷存储在FD中时的电压Vtt大约是3V。即，根据本发明的图像传感器包括调节器21，调节器21不同于像素电源的电源，所述像素电源用于向像素部中的每个晶体管提供驱动电压Vdd。当以与地面电压接近的电压（例如，测试电压）施加到RST的漏极端子时，非常少量的电荷（被称为测试电荷）被存储在FD中。例如，在PD接收强光的情况下，当存储在PD中的电荷传输到FD时，电容CFD未能存储电荷，且电荷溢出。因此，有必要将电荷存储到电容（CFD+CS）中。测试电荷是在没有从电容CFD中溢出时被存储的非常少的电荷。从每个像素的FD中读取的信号电压被供给到图像传感器的逻辑部。图9图示了设置在逻辑部中的信号校正电路的配置示例。在图9中，高增益信号P2和低增益信号P1各自输入计算单元41。计算单元41将高增益信号P2和低增益信号P1直接输出到选择单元43，且计算高增益信号与低增益信号的比值（P1/P2），并且将通过比值（P1/P2）乘以低增益信号P1而生成的合成信号P1'输出到选择单元43。在这一方面，如上所述，P2=Q/CFD且P1=Q/（CFD+CS），因而比值（P1/P2）变得与电容比α相同。由计算单元41计算出的电容比α保持在缓存器42中。以这样的方式，即使电容比α对每个像素都不同，也可以总是获得合适的合成信号P1'。因此，可以在不失去线性度的条件下生成像素信号。选择单元43选择高增益信号P2、低增益信号P1或合成信号P1'中的任何一个，且将信号输出到后级。例如，应用本发明的图像传感器在读取像素信号之前使所有的像素的RST导通，以将测试电压施加到RST的漏极端子，从而将测试电荷存储在FD中。其后，选择预定一行的像素以从FD中读取信号电压，且如上所述地计算和保持电容比α。且当传输和读取由在感兴趣的行中的像素的PD接收的电荷时，必要时读取使用电容比α计算出的合成信号P1'。此外，选择下一行中的像素，且从FD中读取信号电压。如上所述，计算和保持电容比α。当在感兴趣的行中的像素的PD所接收的电荷被传输到要被读取的FD中时，必要时读取使用电容比α计算出的合成信号P1'。以这样的方式，读取在每一行中的像素的像素信号。以这样的方式，即使FD的电容出现偏差，像素信号的线性度也将不会失去。此外，在应用本发明的图像传感器中，进行相关双采样（CDS）处理，即从信号分量中除去复位分量，从而生成像素信号。在CDS处理中，交替设置P相时段（在P相时段内从每个像素的FD中读取复位分量）和D相时段（在D相时段内读取信号分量）。即，在列ADC电路中，从计数为D相时段的信号分量的值中移除计数为P相时段的复位分量的值。在这一方面，在P相时段和D相时段内，例如，在随着时钟依次变化的参考信号电压和从FD中读取的信号电压之间进行比较并且获得大小关系，且计算时钟数，直至大小关系反转为止，从而生成数字信号值。即，在P相时段和D相时段中的任一个时段内进行递增计数，且在另一个时段内进行递减计数。因此，获得表示信号分量与复位分量之间差值的数字信号值。如上所述，应用本发明的图像传感器的像素部具有两个不同的FD电容，因而CDS处理进行两次。即，CDS处理设置有P相第一时段、D相第一时段、P相第二时段和D相第二时段，在P相第一时段，当FD具有电容（CFD+CS）时读取复位分量；在D相第一时段，当FD具有电容（CFD+CS）时读取信号分量；在P相第二时段，当FD具有电容CFD时读取复位分量；在D相第二时段，当FD具有电容CFD时读取信号分量。图10A、10B和10C是图示了在应用本发明的图像传感器中的列ADC电路的原理配置的方框图。首先，如在图10A中所示，在P相第一时段（P相1）内，向计数器53提供时钟以使得计数器53递减。接着，如在图10B中所示，在P相第二时段（P相2）内，向计数器52提供时钟以使得计数器52递减，且在D相第二时段（D相2）内，向计数器52提供时钟以使得计数器52递增。从而，计数器52生成表示信号分量与复位分量之间差值的数字信号的值（CDS2）。CDS2值由锁存器51保持。其后，如在图10C中所示，在D相第一时段（D相1）内，向计数器53提供时钟以使得计数器53递增。因此，计数器53生成表示信号分量与复位分量之间差值的数字信号的值（CDS1）。CDS1值由锁存器51保持。图11是用于说明在图10中所示的列ADC电路中的一般CDS处理的时序图。图11中的最上行XHS表示水平同步信号。在形成水平同步信号的两个脉冲时（即，在两个水平传输时段内），参照图10A至图10C执行上述的处理。另一方面，在应用本发明的图像传感器的情况下，如上所述，例如，在读取像素信号之前，将测试电压施加到所有像素的RST，且将测试电荷存储在FD中。其后，为每一行选择像素，从FD中读取信号电压，并且计算电容比α以如上所述地保持电容比α。图12是图示了在应用本发明的图像传感器中各电压脉冲的形式的时序图。在图12中，SATime是在调节器21施加测试电压时形成的脉冲。此外，RSTn是施加到第n行像素的复位晶体管上的驱动电压的脉冲，且RSTn+1是施加到第n+1行像素的复位晶体管上的驱动电压的脉冲。此外，SELn是施加到在第n行中的选择晶体管上的驱动电压的脉冲，且SELn+1是施加到在第（n+1）行中的选择晶体管上的驱动电压的脉冲。如在图12中所示，在测试电荷注入时段内，调节器21施加测试电压，且导通第n行像素的复位晶体管和第（n+1）行的复位晶体管。从而，将测试电荷存储在第n行和第（n+1）行的像素的FD中。在这里，只图示了与第n行和第（n+1）行相关的各电压脉冲。然而，事实上，在测试电荷注入时段内，调节器21施加测试电压，且导通在所有行中的像素的复位晶体管，且将测试电荷存储在所有行的像素的FD中。其后，在D相第一时段和D相第二时段内，第n行像素的选择晶体管导通。此时，要读取的信号电压不是与按照在PD处接收到的光量的电荷相对应的信号电压，而是与测试电荷相对应的信号电压。因此，输出与测试电荷相对应的高增益信号P2和低增益信号P1。列ADC电路的计算单元41计算第n行的每个像素的电容比α，且将电容比α保持在缓存器42中。在这一方面，在这里，输出的高增益信号P2和低增益信号P1不经过CDS处理。且在P相第一时段、P相第二时段、D相第一时段和D相第二时段内，在第n行像素中的每个像素的选择晶体管是导通的。从而，与按照在第n行中的每个像素的PD处接收到的光量的电荷相对应的像素信号在已经过CDS处理之后生成。此外，其后，在D相第一时段和D相第二时段内，在第（n+1）行中的每个像素的选择晶体管是导通的。因此，列ADC电路的计算单元41计算在第（n+1）行中的每个像素的电容比α，且将电容比α保持在缓存器42中。且在P相第一时段、P相第二时段、D相第一时段和D相第二时段内，在第（n+1）行中的每个像素的选择晶体管是导通的。因此，与按照在第（n+1）行中的每个像素的PD处接收到的光量的电荷相对应的像素信号在已经过CDS处理之后生成。以这样的方式，生成在每一行中的每个像素的像素信号。图13是图12中的测试电荷注入时段、D相第一时段和D相第二时段中的详细时序图。在图13中，横轴表示时间，且图示了在四个水平传输时段（4H）内的每个信号波形。图13图示了与存储在FD中的电荷相对应的电压变化（FD）、由列ADC电路生成的参考信号电压的波形（DAC）和从放大晶体管中输出的信号电压的波形（VSL）。此外，图13图示了选择晶体管的驱动电压的波形（SEL）、复位晶体管的驱动电压的波形（RST）、传输晶体管的驱动电压的波形（TRG）和FD开关晶体管的驱动电压的波形（TFD）。此外，在图13中，图示了保持在如上参照图10所述的计数器53和计数器52中的各个值。在这一方面，在图13...