用于rf收发器系统的内置自测试及方法

用于rf收发器系统的内置自测试及方法
【专利摘要】本申请案涉及用于RF收发器系统的内置自测试及方法。一种集成电路收发器电路（2)包含稱合到第一放大器（3、20)与介接电路（4、8、9、44)之间的窄带接口(6、7A、7B、21)的第一谐振电路（3A)，所述第一谐振电路（3A)包含可编程第一电抗元件（C)及第二电抗元件（L)?振幅感测电路(42)感测同相信号I或正交相位信号Q的最大振幅。芯片上第一音调产生电路（38、38A、38B、38C)产生用于注入到所述同相信号及所述正交相位信号中的音调且响应于频率扫描电路（30)及所述振幅感测电路而操作以通过将电抗子元件（1、2、4、8…XCv)选择性地稱合到所述第一电抗元件(C)中来调整所述第一电抗元件（C)以将所述第一谐振电路校准为所要谐振频率。
【专利说明】用于RF收发器系统的内置自测试及方法

【技术领域】
[0001] 本发明一股来说涉及包含用于提供减小的功率消耗以及增加的动态范围及准确 性两者的电路的RF(射频）收发器，且更特定来说涉及用于通过自动校正由集成电路工艺 变化引起的谐振频率误差及由芯片温度变化引起的Q因数误差而减小功率消耗的芯片上 自测试电路及方法。

【背景技术】
[0002] 图1图解说明包含通过阻抗匹配网络4耦合到天线5的典型低功率RF前端电路 2的RF收发器1。调制解调器14借助于Λ Σ ADC (模/数转换器）24Q耦合到RF前端电路 2的正交相位信号通道Q且借助于另一 Λ 2ADC24I耦合到RF前端电路2的同相信号通道 I。功率管理电路22提供RF前端电路2中所需的准确DC电压及DC电流。
[0003] RF前端收发器电路2包含使其输入通过导体6耦合到阻抗匹配网络4且使第一输 出通过导体7A耦合到混频器8及9中的每一者的第一输入的LNA (低噪声放大器）3。LNA3 的第二输出通过导体7B连接到混频器8及9中的每一者的第二输入。混频器8及9中的 每一者的第三输入由2导体总线171 (因为通过其传导的同相信号I为差分信号）连接以 接收由频率合成器16产生的同相"I"信号，混频器8及9中的每一者的第四输入由2导体 总线17Q连接以接收由频率合成器16产生的正交相位"Q"信号。I通道与Q通道彼此相 移90度。混频器8及9两者均从LNA3接收差分信号且在本机振荡器（L0)相位中的一者 上操作。举例来说，混频器8可以I相位操作，而混频器9从Q相位操作。在收发器的直接 上变频发射器部件中，通过信号产生网络使含在I及Q相位的有限带宽内的信息倍增且将 所述信息归总以形成单边带。在收发器的接收器部件中，相对于信号产生网络将所接收信 号下变频。
[0004] 由混频器8产生的差分输出作为输入提供到低通滤波器101，低通滤波器101的输 出耦合到Σ AADC(模/数转换器）241的差分输入，且由混频器9产生的差分输出作为输 入提供到低通滤波器10Q，低通滤波器10Q的输出耦合到Σ AADC24Q的差分输入。调制解 调器14的输出通过数字总线15连接到频率合成器16的输入。频率合成器16的模拟输出 通过导体18连接到可调整增益前置功率放大器（PPA)或功率放大器（PA)驱动器20A的输 入，可调整增益PPA或PA驱动器20A的输出连接到常规功率放大器（PA)的输入。功率放 大器20B的输出通过导体21连接到阻抗匹配网络4。
[0005] 现代收发器通常提供上文所提及的"同相"RF信号I及相对于同相I信号90度异 相的RF "正交相位"信号Q。在谐振下，由谐振振荡电路结构的高阻抗引起的相移为零，且 由于正交相位I及Q信号的下变频，其中的一者提供最大输出振幅而另一者提供最小或空 值振幅。RF收发器"前端"电路通常本质上为窄带且在很大程度上取决于集成谐振器电路 (还称为"振荡电路"或"谐振器"）的性能。
[0006] RF收发器系统需要包含谐振LC振荡电路或谐振器的窄带电路。尽管振荡电路的 电感极大地取决于其中的电感器的几何结构，但振荡电路电容随现代集成电路硅技术的温 度及工艺"角"（即，温度及工艺参数的最大及最小值）而极大地变化。（集成电路制造代 工厂通常利用具有在3Σ级内的最坏情形变化的工艺。）
[0007] L/C振荡电路的谐振频率由fc = l/sqrt(LC)给出，其中"sqrt(LC) "意指"LC的 平方根"。在集成电路工艺变化的情况下，电感L的值保持大致恒定（因为其取决于电感器 几何结构），而电容C展现显著量的工艺相依变化。通常，为形成在RF频率下信号处理的最 小失真，使用提供低电压系数的线性电容器，且这些线性电容器展现大的工艺变化。因此， 中心频率误差更多地由电容变化引起。另一方面，电感L的电感器的质量因数Q由其电感 阻抗与其电阻阻抗的比率界定且由Q= (2X π XfcXL)/r给出，其中fc为谐振频率且r 为电感器的串联电阻。串联电阻"r"为金属电阻器的电阻且随温度显著地变化。并联谐振 振荡电路的阻抗给出为Ζ = 2Χ π XfcXLXQ。举例来说，在铜金属化的典型0. 39%每度C 温度系数的情况下，在125度的范围（典型工业操作范围为-40°C到85°C )内金属电阻的 变化将为48. 75% (125X0.0039)。因此，当校准了频率误差时，温度相依效应可导致信号 振幅的多达50%的变化。
[0008] 因此，虽然振荡电路的电感器提供改进每单位电流消耗的动态范围的显著优点， 但需要一些校准/补偿来优化其性能。在现有技术水平下，利用需要实质量的设备成本及 测试时间的生产测试执行大多数芯片上谐振振荡电路频率定中心。随后描述的发明提供内 置自校准来解决两个问题。
[0009] LC阻抗匹配网络通常经配置以提供串联谐振，且经设计以提供天线与集成电路芯 片之间的最优阻抗转换，且取决于LC阻抗匹配网络的电感及电容以及其相应未加载的质 量因数Q的值。虽然低频率操作所需的大的电感器因其大的物理大小及其相对大量电阻而 必须位于"芯片外"，但用于高频率应用的小的电感器通常包含于"芯片上"。
[0010] 减小集成电路收发器振荡电路的谐振频率的变化的现有尝试通常具有振荡电路 的减小的质量因数Q。（质量因数Q为表示存储于振荡电路中的能量的量与其中所耗散的 能量的量之间的比率的振荡电路参数。振荡电路的Q因数的减小使其电流消耗增加且因此 使在RF频率下滤波降级。此外，这些问题在具有宽操作带宽的收发器中变得更严重。）增 加振荡电路的Q因数产生更有效调谐且在几乎零DC电压降的情况下减小RF电路的电流消 耗，此又产生收发器的改进的RF信号接收及发射能力。增加 Q因数还改进收发器的动态范 围，从而产生各种收发器组件的改进的信噪比且通常改进其中包含有收发器的系统的最大 信号表示的能力及最小信号表示的能力。
[0011] 在RF频率下收发器中的信号滤波的降级可由芯片上振荡电路的Q因数的减小引 起，所述减小由于芯片制造工艺的变化及芯片温度的变化而发生。举例来说，如果收发器 的接收器部分经设计以在2. 4GHz下操作，但集成电路制造工艺变化导致振荡电路的谐振 频率实际上以2. 6GHz为中心，那么以某种方式使振荡电路谐振频率从2. 6GHz下移到所需 2. 4GHz可为必要的。应了解，小到5dB或6dB的接收器信号减小可为非常不合意的或甚至 为灾难性的，对于其中几百微安的电流为非常重要的低功率设计来说尤其如此。
[0012] 不幸的是，尚未有实现需要来校正由集成电路制造工艺变化及芯片温度变化引起 的谐振频率的错误值的上文所提及的振荡电路谐振频率移位的实际方式。
[0013] 收发器通常包含可表示为模拟乘法器的混频器。混频器可配置为频率下变频器或 频率上变频器。配置为下变频器的混频器操作以在不损失任何信息的情况下将所接收高频 率RF信号转换为低频率信号。此可允许将含于所接收RF信号中的信息下变频且在低得多 的频率下对所述信息进行数字处理。类似地，配置为上变频器的混频器操作以在不损失任 何信息的情况下将低频率信号转换为对应高频率信号（举例来说）以将在相对低信号频率 下产生的信息上变频为高得多的频率，因此其可作为RF信号发射。
[0014] 因此，存在对避免由于常规集成电路谐振器或振荡电路的谐振频率的变化引起的 功率消耗的增加及收发器的动态范围的减小的电路及方法的未满足的需要。
[0015] 还存在对避免由于常规集成电路谐振器或振荡电路的谐振频率的变化（由谐振 器或振荡电路的质量因数Q的变化（由于集成电路工艺参数及/或芯片温度的变化引起） 导致）引起的功率消耗的增加及收发器的动态范围的减小的电路及方法的未满足的需要。
[0016] 还存在对改进低功率收发器中的每单位电流消耗的动态范围的低成本校准电路 及方法的未满足的需要。
[0017] 还存在对避免由于芯片上振荡电路的谐振频率的漂移引起的问题的电路及方法 的未满足的需要。
[0018] 还存在对提供需要非常小的集成电路芯片面积的芯片上振荡电路的内置自校准 的方式的未满足的需要。
[0019] 还存在对提供芯片上振荡电路的原位校准的方式（其中以主要振荡电路信号上 的最小负载测试振荡电路本身而非其复本）的未满足的需要。


【发明内容】

[0020] 本发明的目的为提供一种避免由于常规集成电路谐振器或振荡电路的谐振频率 的变化引起的功率消耗的增加及收发器的动态范围的减小的电路及方法。
[0021] 本发明的另一目标为提供一种避免由于常规集成电路谐振器或振荡电路的谐振 频率的变化（由谐振器或振荡电路的质量因数Q的变化（由于集成电路工艺参数及/或芯 片温度的变化引起）导致）引起的功率消耗的增加及收发器的动态范围的减小的电路及方 法。
[0022] 本发明的另一目标为提供一种改进低功率收发器中的每单位电流消耗的动态范 围的电路及方法。
[0023] 本发明的另一目标为提供一种避免由于芯片上振荡电路的谐振频率的漂移引起 的问题的电路及方法。
[0024] 本发明的另一目标为提供一种其中可在含有芯片上振荡电路的广品的寿命期间 的任一时间执行所述芯片上振荡电路的自校准的电路及方法。
[0025] 本发明的另一目标为提供一种其中可校准前端放大器及混频器以便减小互调制 失真的电路及方法。
[0026] 本发明的另一目标为提供一种其中可利用最小芯片上校准电路将多个芯片上谐 振电路校准为所要对应中心频率及带宽的电路及方法。
[0027] 本发明的另一目标为提供一种其中芯片上校准电路可校准具有灵活IF的现代收 发器中的芯片上谐振电路以便避免由于在近DC频率下的一股电路损害引起的在DC下的下 变频的电路及方法。
[0028] 简要描述且根据一个实施例，本发明提供集成电路收发器电路（2)，其包含耦合到 第一放大器（3、20)与介接电路（4、8、9、44)之间的窄带接口（6、7A、7B、21)的第一谐振电 路（3A)，所述第一谐振电路（3A)包含可编程第一电抗元件（C)及第二电抗元件（L)。振幅 感测电路（42)同时感测同相信号（I)的最大振幅及正交相位信号（Q)的最小振幅或反之 亦然。芯片上第一音调产生电路（38、38A、38B、38C)产生用于注入到所述同相信号及所述 正交相位信号中的音调且响应于频率扫描电路（30)及所述振幅感测电路而操作以通过将 电抗子元件（1、2、4、8…XCv)选择性地耦合到所述第一电抗元件（C)中来调整所述第一电 抗元件（C)以将所述第一谐振电路校准为所要谐振频率。
[0029] 在一个实施例中，本发明提供具有减小的功率消耗及1?动态范围的集成电路芯片 (101)上的收发器电路（2)，其包含：第一谐振电路（3A)，其耦合到第一放大器（3、20)与介 接电路（4、8、9、44)之间的窄带接口（6、74、78、21)，所述第一谐振电路（3八）包含共同确定 所述第一谐振电路（3A)的谐振频率的可编程第一电抗元件（C)及第二电抗元件（L);其中 所述收发器电路（2)包含同相信号通道（I)及正交相位信号通道（Q)以及用于感测同相信 号⑴的最大振幅及正受相位 /[目号（Q)的最小振幅或反之亦然的振幅感测电路（42);及芯 片上第一音调产生电路（38、38八、388、380，其产生用于注入到所述同相信号通道（1)及所 述正交相位信号通道（Q)中的音调且响应于频率扫描电路（30)而操作且还响应于所述振 幅感测电路（42)而操作以通过将电抗子元件（1、2、4、8…XCv)选择性地耦合成与所述可 编程第一电抗元件（C)的操作关系来调整所述可编程第一电抗元件（C)以将所述第一谐振 电路（3A)的所述谐振频率从非所要值校准到所要谐振频率（fc)。
[0030] 在一个实施例中，所述窄带接口（6、7A、7B、21)为包含以下各项的群组中的一者： 阻抗匹配谐振网络（4)与低噪声放大器（3)之间的接口（6)、所述匹配谐振网络（4)与功率 放大器（20)之间的接口（21)、噪声放大器⑶与混频器电路（8、9、44)之间的接口（7A、7B) 及功率放大器（20)与混频器电路（8、9、44)之间的接口（7A、7B)。所述第二电抗元件包含 电感器（L p)，且所述电抗子元件为经选择性地耦合以形成所述可编程第一电抗元件（C)的 电容器（1、2、4、8…XCv)的阵列。在一个实施例中，所述阵列（C)的所述电容器（1、2、4、 8…XCv)是二进制加权的。
[0031] 在一个实施例中，所述电容阵列（C)包含用于响应于控制电路（25、27、30、33)及 所述振幅感测电路（42)而将所述阵列（C)的电容器（1、2、4、8…XCv)分别选择性地耦合 于所述第一谐振电路（3A)的第一端子（7A)与第二端子（7B)之间的第一开关群组（M6-0、 1、2、3)。
[0032] 在一个实施例中，所述第一放大器（3)为包含输入电路的低噪声放大器（3)，所述 输入电路包含可编程第一输入晶体管阵列（M1A)，所述可编程第一输入晶体管阵列（M1A) 包含具有分别耦合到所述控制电路（25、27、30、33)的控制电极的第一经并联连接经二进 制加权晶体管（Ml_0、l、2、3)群组以用于调整所述可编程第一晶体管阵列（M1A)的电导以 改进耦合于所述可编程第一晶体管阵列（M1A)的控制电极与RF信号源（5)之间的第二谐 振电路（4)之间的匹配，且其中所述输入电路（M1A、M1B)还包含可编程第二输入晶体管阵 列（M1B)，所述可编程第二输入晶体管阵列（M1B)包含具有分别耦合到所述控制电路（25、 27、30、33)的控制电极的第二经并联连接经二进制加权晶体管（Ml-0、1、2、3)群组以用 于调整所述可编程第二晶体管阵列（M1B)的电导以匹配所述可编程第一输入晶体管阵列 (M1A)的所述电导。
[0033] 在一个实施例中，所述控制电路（25、27、30、33)与所述振幅感测电路（42)协作以 搜索导致选择所述第一群组的各种开关（M6-0、l、2、3)以便将第二谐振电路（4)的谐振频 率校准为等于所述所要谐振频率（fc)的二进制输入晶体管选择代码。
[0034] 在一个实施例中，所述收发器包含用于产生所述同相信号（I)及所述正交相位信 号（Q)的混频器电路（8、9、44)，所述第一音调产生电路（38A)包含双斩波电路（43)，所述 双斩波电路（43)包含响应于第一斩波信号而对校准电流（1^)进行斩波的第 一斩波电路（Μ3Α、Μ3Β)且还包含响应于第二斩波信号 C〇s(c〇BBt)而对所述第一斩波电路 (M3A、M3B)的输出（12A、12B)进行斩波的第二斩波电路（144、148、14(：、140)，其中所述第 二斩波电路（M4A、M4B、M4C、M4D)的输出注入到低噪声放大器（3)与所述混频器电路（8、 9)之间的接口（7A、7B)中。在一个实施例中，所述双斩波电路（43)包含耦合于第一参考 电压（GND)与第一斩波器晶体管（M3A)及第二斩波器晶体管（M3B)的源极（13)之间的电 流源晶体管（Μ^)，所述双斩波电路（43)还包含：第三斩波器晶体管（M4A)，其具有耦合到 所述第一斩波器晶体管（Μ3Α)的漏极的源极及耦合到所述第一谐振电路（3Α)的所述第一 端子（7Α)的漏极；第四斩波器晶体管（Μ4Β)，其具有耦合到所述第一斩波器晶体管（Μ3Α) 的所述漏极的源极及耦合到所述第一谐振电路（3Α)的所述第二端子（7Β)的漏极；第五斩 波器晶体管（M4C)，其具有耦合到所述第二斩波器晶体管（Μ3Β)的漏极的源极及耦合到所 述第一谐振电路（3Α)的所述第一端子（7Α)的漏极；及第六斩波器晶体管（M4D)，其具有 耦合到所述第二斩波器晶体管（Μ3Β)的所述漏极的源极及耦合到所述第一谐振电路（3Α) 的所述第二端子（7Β)的漏极，第一斩波信号耦合到所述混频器电路（44)的输 入及所述第二斩波器晶体管（Μ3Β)的栅极，第二斩波信号_(： 〇8(ωω〇耦合到所述混频器 电路（44)的另一输入及所述第二斩波器晶体管（Μ3Β)的栅极，第三斩波信号 C〇s(c〇BBt) 耦合到所述第三斩波器晶体管（M4A)及所述第六斩波器晶体管（M4D)的栅极，且第四斩 波信号-c〇s(? BBt)耦合到所述第四斩波器晶体管（M4B)及所述第五斩波器晶体管（M4C) 的栅极，其中为所述第一斩波信号(3 〇8(ω^)的角频率且ωΒΒ为所述第三斩波信号 COS(C〇BBt)的角频率。
[0035] -个实施例，所述收发器电路包含用于产生所述同相信号（I)及所述正交相位信 号（Q)的混频器电路（8、9、44)，所述第一音调产生电路（38B)包含第一双斩波电路（43)， 所述第一双斩波电路（43)包含响应于第一斩波信号(308(0^1：)而对第一校准电流（Ι αι) 进行斩波的第一斩波电路（Μ3Α、Μ3Β)且还包含响应于第二斩波信号C〇s(c〇 BBt)而对所述第 一斩波电路（M3A、M3B)的输出进行斩波的第二斩波电路（14八^48^4(：^40)，其中所述第 二斩波电路（M4A、M4B、M4C、M4D)的输出注入到低噪声放大器（3)与所述混频器电路（8、9、 44)之间的接口（7A、7B)中，所述第一音调产生电路（38B)还包含第二双斩波电路（43A)， 所述第二双斩波电路（43A)包含响应于第一斩波信号而对第二校准电流（1^) 进行斩波的第一斩波电路（Μ1Α、Μ1Β)且还包含响应于第二斩波信号 C〇s(c〇BBt)而对所述 第一斩波电路（MIA、M1B)的输出进行斩波的第二斩波电路（M2A、M2B、M2C、M2D)，其中所 述第二斩波电路（M2A、M2B、M2C、M2D)的输出注入到所述低噪声放大器（3)与所述混频器 电路（8、9、44)之间的所述接口（7A、7B)中，其中ω ΒΒ为基带角频率且ωω为本机振荡器 角频率。在一个实施例中，所述第一双斩波电路（43)包含稱合于第一参考电压（GND)与 第一斩波器晶体管（Μ3Α)及第二斩波器晶体管（Μ3Β)的源极（13)之间的第一电流源晶体 管（Mm)，所述第一双斩波电路（43)还包含：第三斩波器晶体管（M4A)，其具有耦合到所述 第一斩波器晶体管（M3A)的漏极的源极及耦合到所述第一谐振电路（3A)的所述第一端子 (7A)的漏极；第四斩波器晶体管（M4B)，其具有耦合到所述第一斩波器晶体管（M3A)的所 述漏极的源极及耦合到所述第一谐振电路（3A)的所述第二端子（7B)的漏极；第五斩波器 晶体管（M4C)，其具有耦合到所述第二斩波器晶体管（M3B)的漏极的源极及耦合到所述第 一谐振电路（3A)的所述第一端子（7A)的漏极；及第六斩波器晶体管（M4D)，其具有耦合到 所述第二斩波器晶体管（M3B)的所述漏极的源极及耦合到所述第一谐振电路（3A)的所述 第二端子（7B)的漏极，所述第一斩波信号耦合到所述混频器电路（44)的输入 及所述第二斩波器晶体管（Μ3Β)的栅极，第三斩波信号_(3 〇8(ωω〇耦合到所述混频器电 路（44)的另一输入及所述第一斩波器晶体管（Μ3Α)的栅极，第四斩波信号 C〇s(c〇BB2t)耦 合到所述第三斩波器晶体管（M4A)及所述第六斩波器晶体管（M4D)的栅极，且第五斩波信 号- C〇s(c〇BB2t)耦合到所述第四斩波器晶体管（M4B)及所述第五斩波器晶体管（M4C)的栅 极，且其中所述第二双斩波电路（43A)包含耦合于所述第一参考电压（GND)与第七斩波器 晶体管（M1A)及第八斩波器晶体管（M1B)的源极（13A)之间的第二电流源晶体管（M cau)， 所述第二音调注入器电路（43A)还包含：第九斩波器晶体管（M2A)，其具有耦合到所述第一 斩波器晶体管（M1A)的漏极的源极及耦合到所述第一谐振电路（3A)的所述第一端子（7A) 的漏极；第十斩波器晶体管（M2B)，其具有耦合到所述第一斩波器晶体管（M1A)的所述漏极 的源极及耦合到所述第一谐振电路（3A)的所述第二端子（7B)的漏极；第十一斩波器晶体 管（M2C)，其具有耦合到所述第二斩波器晶体管（M1B)的漏极的源极及耦合到所述第一谐 振电路（3A)的所述第一端子（7A)的漏极；及第十二斩波器晶体管（M2D)，其具有耦合到所 述第二斩波器晶体管（M1B)的所述漏极的源极及耦合到所述第一谐振电路（3A)的所述第 二端子（7B)的漏极，所述第一斩波信号cos 还耦合到所述第八斩波器晶体管（M1B) 的栅极，所述第二斩波信号-cos 还耦合到所述第七斩波器晶体管（Μ1Α)的栅极，第 六斩波信号c〇s(c〇BB1t)耦合到所述第九斩波器晶体管（Μ2Α)及所述第十二斩波器晶体管 (M2D)的栅极，且第七斩波信号-C〇s(c〇BB1t)耦合到所述第十斩波器晶体管（M2B)及所述第 i 斩波器晶体管（M2C)的栅极，其中ωΒΒ1?(ωΒΒ2-ω ΒΒ1)，其中ωω为所述第一斩波信号 (3〇8(ωω?)的角频率，ωΒΒ1为所述第六斩波信号cos(c〇 BB1t)的角频率，且ωΒΒ2为第四斩波 信号C〇S(c〇BB2t)的角频率。
[0036] 在一个实施例中，所述第一音调产生电路（38B)操作以校准所述收发器电路中的 互调制。
[0037] 在一个实施例中，所述收发器电路包含具有耦合到所述第一谐振电路（3A)的所 述第一端子（7A)及所述第二端子（7B)的输入的功率放大器（20)且还包含用于产生所 述同相信号（I)及所述正交相位信号（Q)的混频器电路（8、9、44)，所述第一音调产生电 路（38C)包含第一双斩波电路（43)，所述第一双斩波电路（43)包含响应于第一斩波信号 sin(c〇BBt)而对校准电流（1^)进行斩波的第一斩波电路（M3A、M3B)且还包含响应于第二 斩波信号sin而对所述第一斩波电路（M3A、M3B)的输出进行斩波的第二斩波电路 (M4A、M4B、M4C、M4D)，其中所述第二斩波电路（M4A、M4B、M4C、M4D)的输出注入到功率放大 器（20)与混频器电路（8、9、44)之间的接口（7A、7B)中，所述第一音调产生电路（38C)还包 含第二双斩波电路（43A)，所述第二双斩波电路（43A)包含响应于第三斩波信号 C〇s(c〇BBt) 而对第二校准电流（Im)进行斩波的第一斩波电路（MIA、M1B)且还包含响应于第四斩波 信号〇〇8(ωω?)而对所述第一斩波电路（M1A、M1B)的输出进行斩波的第二斩波电路（M2A、 M2B、M2C、M2D)，其中所述第二斩波电路（M2A、M2B、M2C、M2D)的输出注入到所述功率放大 器（20)与所述混频器电路（8、9、44)之间的所述接口（7A、7B)中，其中ω ΒΒ为基带角频率 且ωω为本机振荡器角频率。在一个实施例中，所述第一双斩波（43)包含稱合于第一参 考电压（GND)与第一斩波器晶体管（Μ3Α)及第二斩波器晶体管（Μ3Β)的源极（13)之间的 第一电流源晶体管（U，所述第一双斩波电路（43)还包含：第三斩波器晶体管（Μ4Α)，其 具有耦合到所述第一斩波器晶体管（Μ3Α)的漏极的源极及耦合到所述第一谐振电路（3Α) 的所述第一端子（7Α)的漏极；第四斩波器晶体管（Μ4Β)，其具有耦合到所述第一斩波器晶 体管（Μ3Α)的所述漏极的源极及耦合到所述第一谐振电路（3Α)的所述第二端子（7Β)的 漏极；第五斩波器晶体管（M4C)，其具有耦合到所述第二斩波器晶体管（Μ3Β)的漏极的源 极及耦合到所述第一谐振电路（3Α)的所述第一端子（7Α)的漏极；及第六斩波器晶体管 (M4D)，其具有耦合到所述第二斩波器晶体管（Μ3Β)的所述漏极的源极及耦合到所述第一 谐振电路（3Α)的所述第二端子（7Β)的漏极，所述第四斩波信号耦合到所述混 频器电路（44)的输入，所述第一斩波信号sin(c〇 BBt)施加到所述第二斩波器晶体管（Μ3Β) 的栅极，第五斩波信号_(3〇8(ωω〇耦合到所述混频器电路（44)的另一输入，第六斩波信 号-sin (c〇BBt)耦合到所述第一斩波器晶体管（Μ3Α)的栅极，所述第二斩波信号sin 耦合到所述第三斩波器晶体管（Μ4Α)及所述第六斩波器晶体管（M4D)的栅极，且第七斩波 信号---η(ωω〇耦合到所述第四斩波器晶体管（Μ4Β)及所述第五斩波器晶体管（M4C)的 栅极，且其中所述第二双斩波电路（43Α)包含耦合于所述第一参考电压（GND)与第七斩波 器晶体管（Μ1Α)及第八斩波器晶体管（Μ1Β)的源极（13Α)之间的第二电流源晶体管 所述第二音调注入器电路（43A)还包含：第九斩波器晶体管（M2A)，其具有耦合到所述第一 斩波器晶体管（M1A)的漏极的源极及耦合到所述第一谐振电路（3A)的所述第一端子（7A) 的漏极；第十斩波器晶体管（M2B)，其具有耦合到所述第一斩波器晶体管（M1A)的所述漏极 的源极及耦合到所述第一谐振电路（3A)的所述第二端子（7B)的漏极；第十一斩波器晶体 管（M2C)，其具有耦合到所述第二斩波器晶体管（M1B)的漏极的源极及耦合到所述第一谐 振电路（3A)的所述第一端子（7A)的漏极；及第十二斩波器晶体管（M2D)，其具有耦合到所 述第二斩波器晶体管（M1B)的所述漏极的源极及耦合到所述第一谐振电路（3A)的所述第 二端子（7B)的漏极，所述第三斩波信号 C〇s(c〇BBt)还耦合到所述第八斩波器晶体管（M1B) 的栅极，第八斩波信号-cos(? BBt)还耦合到所述第七斩波器晶体管（M1A)的栅极，所述第 四斩波信号耦合到所述第九斩波器晶体管（M2A)及所述第十二斩波器晶体管 (M2D)的栅极，且第九斩波信号-cos 耦合到所述第十斩波器晶体管（Μ2Β)及所述第 十一斩波器晶体管（M2C)的栅极。
[0038] 在一个实施例中，本发明提供一种用于减小包含同相信号（I)及正交相位信号 (Q)的集成电路收发器电路（2)的功率消耗且改进其动态范围的方法，所述方法包含提供 耦合到第一放大器（3、20)与介接电路（4、8、9、44)之间的窄带接口（6、7Α、7Β、21)的第一 谐振电路（3Α)，所述第一谐振电路（3Α)包含共同确定所述第一谐振电路（3Α)的谐振频率 的可编程第一电抗元件（C)及第二电抗元件（L);将在一频率范围内的音调注入到所述第 一谐振器电路（3Α)中且感测所述同相信号（I)及所述正交相位信号（Q)中的一者的最大 振幅及所述正交相位信号（Q)的最小振幅或反之亦然；及响应于所述振幅感测的结果而调 整所述可编程第一电抗元件（C)的电容以便将所述第一谐振电路（3A)的所述谐振频率从 错误值移位到所要谐振频率（fc)。
[0039] 在一个实施例中，所述方法包含提供所述窄带接口（6、7A、7B、21)作为包含以下 各项的群组中的一者：阻抗匹配谐振网络（4)与低噪声放大器（3)之间的接口（6)、所述匹 配谐振网络（4)与功率放大器（20)之间的接口（21)、低噪声放大器（3)与混频器电路（8、 9、44)之间的接口（7A、7B)及功率放大器（20)与混频器电路（8、9、44)之间的接口（7A、 7B)。
[0040] 在一个实施例中，所述第一放大器（3)为包含输入电路的低噪声放大器（3)，所述 输入电路包含可编程输入晶体管阵列（M1A)，所述可编程输入晶体管阵列（M1A)包含经并 联连接经二进制加权晶体管（Ml-0、1、2、3)的群组，所述方法包含控制所述可编程输入晶 体管阵列（M1A)的晶体管以调整所述可编程晶体管阵列（M1A)的电导来改进耦合于所述可 编程晶体管阵列（M1A)的控制电极（6)与RF信号源（5)之间的第二谐振电路（4)之间的 阻抗匹配。
[0041] 在一个实施例中，所述方法包含操作控制电路（25、27、30、33)及振幅感测电路
[42] 以搜索选择代码，以用于调整所述可编程第一电抗元件（C)的所述电容及所述可编程 第一晶体管阵列（M1A)的所述电导以便将所述第一谐振电路（3A)的所述谐振频率及第二 谐振电路（4)的谐振频率分别校准为所要谐振频率。
[0042] 在一个实施例中，所述方法包含操作混频器电路（8、9、44)以产生所述同相信号 (I)及所述正交相位信号（Q)及操作双斩波电路（43)，所述双斩波电路（43)包含响应于第 一斩波信号〇〇8(ω ω?：)而对校准电流（Ιαι)进行斩波的第一斩波电路（M3A、M3B)且还包含 响应于第二斩波信号c 〇s(c〇BBt)而对所述第一斩波电路（M3A、M3B)的输出（12A、12B)进行 斩波的第二斩波电路（M4A、M4B、M4C、M4D)，所述方法包含将所述第二斩波电路（M4A、M4B、 M4C、M4D)的输出信号注入到所述窄带接口（7A、7B)中。
[0043] 在一个实施例中，所述方法提供一种用于减小包含同相信号通道（I)及正交相位 信号通道（Q)的集成电路收发器电路（2)的功率消耗且改进其动态范围的系统，所述系统 包含耦合到第一放大器（3、20)与介接电路（4、8、9、44)之间的窄带接口（6、7A、7B、21)的 第一谐振电路（3A)，所述第一谐振电路（3A)包含共同确定所述第一谐振电路（3A)的谐振 频率的可编程第一电抗元件（C)及第二电抗元件（L);用于将在一频率范围内的音调注入 到所述第一谐振器电路（3A)中的构件（38、39)及用于同时感测所述同相信号（I)及所述 正交相位信号（Q)中的一者的最大振幅及所述正交相位信号（Q)的最小振幅或反之亦然的 构件（42);及用于响应于所述振幅感测的结果而调整所述可编程第一电抗元件（C)的所述 电容以便将所述第一谐振电路（3A)的所述谐振频率从错误值移位到所要谐振频率（fc)的 构件（30)。

【专利附图】

【附图说明】
[0044] 图1是常规RF收发器的框图。
[0045] 图2是根据本发明的低功率、高动态范围集成电路RF收发器的框图。
[0046] 图3是图解说明图2中的包含LC振荡电路且使用芯片上可编程电容器阵列以及 可调谐输入晶体管阵列及尾电流源的LNA(低噪声放大器）3的输入处的音调注入的示意 图。
[0047] 图3A是图2中的可编程电容器阵列C的示意图。
[0048] 图3B是如图3中所指示的可调谐LNA输入晶体管的示意图。
[0049] 图3C是指示图3中的晶体管M1A的天线电缆阻抗与输入阻抗的匹配的图形。
[0050] 图3D是图3中的LNA的增益对频率的图形。
[0051] 图4是图解说明图2中的低噪声放大器（LNA)3的输出处的音调注入的示意图。
[0052] 图5图解说明图2中的低噪声放大器（LNA) 3的输入及输出两者处的音调注入的 框图。
[0053] 图6A到6C构成图解说明图2中的RF收发器的自校准中所涉及的各种步骤的流 程图。
[0054] 图7是图解说明针对互调制校准使用双斩波的双音调注入的示意图。
[0055] 图8是图解说明用于发射器振荡电路校准的音调注入的示意图。

【具体实施方式】
[0056] 集成电路RF收发器中的内置自测试电路及方法组合以自动补偿在最坏情形（但 不必被精确知晓）值内的集成电路制造工艺变化并且还补偿芯片温度变化以便维持收发 器中的振荡电路的高Q(质量）因数、实质上减小功率消耗且改进动态范围并调谐收发器的 准确性。
[0057] 图2图解说明包含集成电路RF收发器芯片101及连接到部天线5的外部阻抗匹配 网络4的低功率、高动态范围RF收发器系统100。图2中的收发器芯片101包含通过阻抗 匹配网络4耦合到天线5的典型低功率RF前端电路2。调制解调器14借助于Λ 2ADC(模 /数转换器）24Q耦合到收发器前端电路2的"正交相位通道"或"Q信号"通道且还借助于 另一 Λ SADC24I耦合到收发器前端电路2的相关联"同相通道"或"I信号"通道。功率管 理电路22提供收发器前端电路2中所需的准确DC电压及DC电流。在图2中，阻抗匹配网 络4为天线5与发射器功率放大器20B之间的接口且还为天线5与接收器LNA3之间的接 口。阻抗匹配网络4为经设计以在廉价、低成本RF收发器操作中使天线阻抗与LNA3的输 入阻抗匹配的几乎无损耗、无源变换装置。在收发器芯片101的接收（RX)模式中，阻抗匹 配网络4使天线阻抗同时与LNA3的接通或"加电"阻抗及功率放大器20B的关断或"节电" 阻抗匹配。在收发器芯片101的发射（TX)模式中，阻抗匹配网络4使天线阻抗同时与LNA3 的关断或"节电"阻抗及功率放大器20B的接通或"加电"阻抗匹配。
[0058] 基于硅的本质带隙电压从图2的功率管理电路22产生精确电压及电流。晶体振 荡频率被非常准确地知晓，因为其由晶体材料的特性确定。本文中所描述的自测试与自校 准系统依赖于这些材料参数的准确性。
[0059] 如在现有技术图1中，前端RF收发器电路2包含使其输入通过导体6耦合到阻 抗匹配网络4且使第一输出通过导体7A耦合到混频器8及9中的每一者的第一输入的 LNA(低噪声放大器）3。（如随后描述的图3中所展示，LNA3包含可编程谐振器或振荡电 路3A作为负载电路。）LNA3的第二输出通过导体7B连接到混频器8及9中的每一者的第 二输入。如随后描述的图3中所展示，LNA3的两个输出7A及7B均通过芯片上电感器或芯 片外电感器耦合到电源供应器以改进动态范围。混频器8及9中的每一者的第三输入由总 线或导体171连接以接收由数字频率合成器16产生的模拟同相信号I，且混频器8及9中 的每一者的第四输入由总线17Q连接以接收由频率合成器16产生的模拟正交相位Q信号。 由混频器8产生的差分输出作为输入提供到低通滤波器101，低通滤波器101的输出耦合到 Σ Λ ADC24I的差分输入，且由混频器9产生的差分输出作为输入提供到低通滤波器10Q，低 通滤波器10Q的输出耦合到Λ 2ADC24Q的差分输入。
[0060] 调制解调器14的输出通过数字总线15连接到频率合成器16的输入。频率合成 器16的模拟输出通过导体18连接到可调整增益前置功率放大器PPA20A的输入，可调整增 益PPA20A的输出连接到常规功率放大器（PA) 20B的输入。功率放大器20B的输出通过导 体21连接到谐振阻抗匹配网络4的输入。
[0061] 收发器芯片101包含发射器前端中的功率放大器接口及接收器前端中的LNA/混 频器接口。在经相位/频率调制发射器的情形中，在频率合成器中实现发射调制，而在经振 幅调制发射器的情形中，可使用混频器/PA接口。如图2中所图解说明，LNA/匹配网络接 口及PA/匹配网络接口表示串行L/C谐振，且LNA/混频器接口及混频器/PA接口（在经振 幅调制发射器的情形中）表示并联L/C谐振。
[0062] RF收发器芯片101还包含用于在LNA导体6处自动自校准LC振荡电路3A (图3) 及阻抗匹配网络4且还用于在LNA/混频器接口节点7A处自动自校准LNA3的内部谐振负 载电路或振荡电路3A中的LC振荡电路的电路。
[0063] 调制解调器14通常（但不必）包含框31中所包含的电路，包含控制逻辑25、电容 器代码寄存器27、PLL (锁相环路）电路33、PLL频率扫描控制与电容器代码解码电路30、 多音调产生注入电路38、单音调产生/注入电路39以及I及Q通道振幅感测电路42。然 而，为了清晰，在框14外部（S卩，在框31中）图解说明调制解调器14的各种功能。信号振 幅感测功能性可称为接收信号强度指示器（RSSI)。
[0064] 在图2中，窄带LNA/PA接口可经由LNA输入导体6接入，且LNA/混频器接口可经 由LNA输出导体7A (及/或输出导体7B)接入。PLL频率扫描控制电路30产生所要RF频 率。电容器阵列数字选择代码或字X〇、Xl、X2、X3由调制解调器14根据对通过接收器下变 频获得的对应于LNA/混频器接口 7Α及/或7Β处的经注入音调的振幅信息的响应而控制。 针对宽带频率覆盖范围，针对频带的高侧及频带的低侧两者执行此操作。类似地，晶体管阵 列选择字或代码由调制解调器14根据对通过接收器下变频获得的对应于LNA/匹配网络接 口 6处的经注入音调的振幅的响应而控制。
[0065] 包含LNA输出7Α、混频器/乘法器8、低通滤波器10I、ADC24I、调制解调器14及频 率合成器16的信号产生链及包含LNA输出7B、混频器/乘法器9、低通滤波器10Q、ADC24Q、 调制解调器14及频率合成器16的另一信号产生链提供操作混频器8及9所需的高频率、 频谱纯时钟信号波形的多个相位以便将信号从低频域上变频到高频域及/或将信号从高 频域下变频到低频域。所述时钟信号波形被锁相为外部参考晶体振荡器（未展示）的作为 输入施加到PLL电路33的输出信号L0。
[0066] 由于同相信号I与正交相位信号Q异相90度，因此，在谐振下，由接收I及Q信号 的LC振荡电路或谐振器的阻抗引起的相移为零。由于正交相位信号I及Q的下变频，其中 的一者具有最大输出振幅，同时另一者具有空值或最小振幅。收发器前端电路2本质上为 窄带且在很大程度上取决于上文所提及的集成电路的性能。
[0067] 集成振荡电路或谐振器的电感非常取决于其电感器几何结构，且谐振器电路的电 容非常取决于现代集成电路硅技术的工艺"角"（即，温度及集成电路工艺参数的所规定最 大及最小值）特性，且电感器质量因数Q非常取决于芯片温度。如先前所提及，常规谐振器 电路的谐振频率实质上随集成电路制造工艺参数变化而变化，且在谐振下的信号摆幅实质 上随芯片温度的变化而变化。
[0068] 为了减小RF收发器前端电路2的电流消耗，两个上文所提及的窄带接口（ S卩，导 体6以及7A及/或7B)处的谐振器各自必须具有高Q因数。高Q因数谐振器电路对低功 率收发器系统至关重要，且高Q因数谐振器电路还对改进收发器的每单位电流消耗的动态 范围至关重要。无线RF系统通常本质上为窄带，但在特定情形中，其可在其中个别信号通 道可在本质上为非常窄带的宽频率范围内操作。振荡电路的高Q因数产生对不需要的扰乱 (例如对无线电系统的干扰）的滤波，且改进RF前端电路2的RF接收器部件的敏感性并且 还改进RF前端电路2的发射器部件中的功率放大器的效率。窄带电路的Q因数由反向电 抗（通常为电感及电容电抗）的分量组成。通常利用线性电容器阵列来修整LC谐振器的 电容分量以便补偿谐振频率的集成电路制造工艺变化。
[0069] 在本发明的所描述实施例中，功率管理模块22可产生RF收发器芯片101的各种 电路块所需的精确电压及电流以完成自测试及校准。频率合成器16提供用于产生同相信 号I及正交相位信号Q的准确系统时钟信号。混频器8及9执行模拟乘法且可经配置以便 提供接收器的频率下变频及发射器的频率上变频两者。
[0070] 在RF前端电路2的发射器路径中，通常已知经发射信息的频率，因为其是在芯片 上产生的，而在接收器路径中，存在必须从其提取所要频率的信号的宽范围的传入信息及 相关联频率。RF前端电路2的接收器部件选择所要带且接着使所要信号通过并拒绝在所要 带外部的所有其它信号。通常，所接收RF信号的电平取决于其与发射器的距离且可介于从 数微伏到若干毫伏的范围内，且使用多个级来处理以逐渐放大弱信号并同时拒绝不需要的 信号。所接收信号提取功能为常规的且可通过在频率合成器16的常规实施方案中使用各 种常规状态机、逻辑电路等提供的数字信号处理完成。
[0071] 频率合成器16还执行收发器芯片101的基础载波频率产生。在收发器芯片101 的发射器区段中，调制解调器14形成待发射的各种数据包因此其符合适合标准（例如蓝牙 低能量标准或IEEE802. 15. 4标准）。调制解调器14还提供收发器芯片101的接收区段的 基础功能性，从而接收原始数据并对其进行解调制。调制解调器14的前端将原始数据转换 为适合格式、符号等等。调制解调器14的输出向模拟接口呈现数字信号以配置与振幅及/ 或频率（其在此情形中包含频率合成器16)相关的各种参数，但在另一情形中，调制解调器 14可能呈现通过数/模转换处理的数字信号，且接着向配置为频率上变频器的混频器提供 模拟重建滤波器以产生RF信号。
[0072] 参考图3,电路40包含芯片上LNA3及芯片外阻抗匹配网络4的示意图。LNA3包 含芯片上LC振荡电路3A，芯片上LC振荡电路3A包含电感器L s及电容器CP。LNA3包含耦 合于接地与导体13之间的N沟道尾电流晶体管。晶体管Μα的栅极来自由功率管理电 路22控制的电流镜。导体13连接到尾电流晶体管I的漏极以及"可编程" N沟道输入晶 体管M1A及M1B的源极。输入晶体管M1A的栅极连接到电感器Ls的一个端子。电感器1^ 的另一端子连接到天线5及电容器CP的一个端子，电容器CP的另一端子连接到接地。
[0073] 输入晶体管M1A的漏极通过导体12A连接到N沟道栅-阴晶体管M2A的源极，N 沟道栅-阴晶体管M2A的栅极连接到VDD。类似地，输入晶体管M1B的漏极通过导体12B连 接到N沟道栅-阴晶体管M2B的源极，N沟道栅-阴晶体管M2B的栅极连接到V DD。栅-阴 晶体管M2A的漏极通过接口导体7A连接到LC振荡电路3A。振荡电路或谐振器3A包含耦 合于导体7A与V DD之间的第-电感器Lp及稱合于导体7B与VDD之间的第二电感器Lp。在 完全差分实施方案的情形中，单个差分电感器（即，耦合于载运差分信号的两个导体之间 的电感器）可连接于两个漏极端子7A与7B之间，其中中间点连接到V DD。先前所提及的可 编程电容器阵列C(电容C的可编程电容器阵列C)耦合于LNA输出导体7A与7B之间。如 图3A中所展示，可编程电容器阵列C包含耦合于LNA输出导体7A与分别具有沟道宽度Wv、 2Wv、4Wv及8Wv的多个经二进制加权N沟道开关晶体管Μ6-0、Μ6-1、Μ6-2及M6-3的漏极之 间的电容Cv、2Cv、4Cv及8Cv的多个经二进制加权电容器。可编程电容器阵列C还包含分 别耦合于LNA输出导体7B与经二进制加权N沟道开关晶体管Wv、2W V、4WV、8Wv等的源极之 间的多个经二进制加权电容器Cv、2Cv、4Cv、8Cv等。开关晶体管M6-0、M6-1、M6-2及M6-3 的栅极耦合到由调制解调器14根据对分别经由选择导体X0、XI、X2及X3 (参见图2)通过 接收器下变频获得的对应于LNA/混频器接口节点7A处的经注入音调的振幅的响应产生的 选择信号。
[0074] 在图3中，存在两个不同谐振匹配电路，一个由晶体管M1A及芯片外匹配网络谐振 器4形成，且一个由晶体管M2A及芯片上谐振器3A形成。修整或调整振荡电路3A的电容C 不涉及仅用于调整导体6与芯片外匹配网络4上的输入接口匹配的"可编程"晶体管M1A。 两个谐振与接口为分离的。
[0075] 如图3B中所展示，可编程或可修整输入晶体管M1A及M1B中的每一者包含分别 为沟道宽度Ws、2Ws、4Ws及8Ws的4个经并联连接经二进制加权N沟道晶体管M1-0、M1-1、 M1-2及M1-3以及耦合于导体13与导体12A或导体12B中的任一者之间的具有沟道宽度 Wf的另一 N沟道晶体管M8。晶体管Μ1-0、Μ1-1、Μ1-2及M1-3的栅极耦合到由调制解调器 14根据对分别经由选择导体X0、X1、X2及X3通过接收器下变频获得的对应于LNA/匹配网 络接口处的经注入音调的振幅信息的响应产生的选择信号，如先前所提及。或者，在图3B 中，可称为Cs、2CS、4CS、8Cs等的经二进制加权电容器可耦合于导体6与和固定宽度晶体管 M1A并联的接地端子之间以完成输入匹配网络的串联谐振L/C电路的频率调谐。
[0076] 在图3的实例中，LC振荡电路3A包含连接于两个电感器Lp之间的上文所提及的 经二进制加权可编程芯片上电容器阵列C。无论图3中的振荡电路电感器及电容器结构是 用于串联配置还是并联配置中，振荡电路3A的谐振均在由电感与电容的乘积的倒数的平 方根确定的良好界定的中心频率fc下发生。振荡电路3A在其谐振频率fc下的阻抗不引 入相位延迟，且振荡电路3A取决于其是串联LC谐振器还是并联LC谐振器而具有电压增益 或电流增益。谐振器3A的谐振频率fc实质上由于集成电路制造工艺变化而变化，且在谐 振下阻抗实质上相对于特定工艺角下的温度而变化。（应了解，集成电路芯片101可由各种 半导体代工厂制造，且特定工艺参数值及特定范围的变化针对各种代工厂不同。术语"工艺 角"指跨越所有代工厂针对特定技术可存在的最高变化量。工艺角可解释为工艺参数变化 的现实界限。）
[0077] 图2及3中所展示的电路基于无线RF接收器根本上为窄带接收器且为了接收窄 带信号需要最大信号滤波的事实。如果可通过增加振荡电路3A在谐振频率fc下的阻抗而 使图3A中的振荡电路3A的Q因数（其随芯片面积及其它参数而变）充分高，那么可实现低 功率耗散及低噪声接收器操作。这是非常有益的，因为其改进包含于集成电路芯片101 (图 2)中的信号处理块的每单位功率消耗的动态范围。（动态范围为由信号处理块处理的最高 信号的量值与由所述块贡献的噪声之间的差；具有高Q因数的电感器将呈现较低串联电阻 且提供低得多的噪声。）此通过包含以下各项的相对简单自动自测试与自校准系统实现： 框31中所展示的控制逻辑25、代码寄存器27、PLL电路33、PLL频率扫描控制与电容器代 码解码器30、多音调产生与插入电路38、单音调产生/插入电路39以及I及Q通道振幅感 测电路，其全部通常位于与RF前端电路2在相同的收发器芯片101中的调制解调器14内 部，如图2中所展示。
[0078] 在包含功率放大器输出导体21、LNA输入导体6及LNA输出导体7A(还参见图2) 的可选择窄带宽接口节点处，谐振并联或串联LC谐振器可使电压升高或使电流升高。（然 而，谐振器无法提供功率增益，因为其为无源电路。）图2中的音调注入电路38耦合到图3 中的LC谐振器3A的接口导体7A以注入一频率范围的音调以实现LNA3的可编程电容器阵 列Cp到其所要中心频率fc的自校准且借此在校准完成之后提供针对特定可适用工艺角在 其谐振频率fc下具有改进的Q因数的芯片上振荡电路3A。在窄带系统中，音调注入电路 38 (图2)将谐振器3A准确地校准为其所要中心频率以提供集成电路芯片101 (图2)的最 大动态范围为合意的。
[0079] 图3中的栅-阴晶体管M2A及M2B提供输入导体6与LNA输出端子7A及7B之间 的充分RF隔离。因此，可独立地校准与这些节点相关联的窄带谐振器（在导体6的情形中 的串联谐振以及导体7A及7B处的并联谐振）。在将芯片外匹配网络4 (Ls及Cp)耦合到输 入晶体管M1A的栅极的第一接口节点6处，给包含为了最优接收器敏感性自动编程的LNA3 以及混频器8及9的芯片上电路提供从由天线电缆5A呈现的50欧姆的阻抗变换。包含 LNA3以及混频器8及9 (参见图2)的电路提供电压转换增益，且输入晶体管M1A将经放大 电压转换为电流。所述电流流动通过导体12A进入到栅-阴晶体管M2A (其提供单位电流 增益）的源极中且通过接口导体7A进入到并联LC谐振振荡电路3A中。LNA输入节点6处 的接口网络为串联谐振网络。输入晶体管M1A接收栅极电压且将其转换为流动通过栅-阴 晶体管M2A到达谐振振荡电路3A(借助于振荡电路电感L p及振荡电路电容C在其谐振频 率下的高阻抗）的电流。LNA输出节点7A处的另一接口网络为并联谐振网络且完成电流到 电流转换增益。
[0080] 在自校准过程期间，PLL电路33操作以致使产生在搜索振荡电路电容器阵列C以 及LNA输入晶体管M1A及M1B的最优校准的过程中注入到接口导体6及7A中的一范围的 音调频率。振幅感测电路42操作以同时检测同相信号I的所得最大电压振幅及正交相位 信号Q的最小电压振幅，其指示谐振器何时被准确地校准。
[0081] 图3的电路用于提供用于执行连接于LNA3的差分输出节点7A与7B之间的振荡 电路3A的准确校准以"调谐"可编程电容器阵列C以便调整振荡电路电容C且因此调整其 谐振频率的芯片上机构。图3C中的图形表不接收器电路在览频率沮围内的输入回波损耗 且来自由匹配网络4以及可调谐芯片上晶体管Μ1-0、Μ1-1、Μ1-2及Ml-3(图3B)及/或电 容器Cv、2Cv、4Cv及8Cv (图3A)产生的在LNA输入导体6处的串联谐振电路。图3D表示 LNA的总体电压增益（从输入天线端口到导体7A及7B上的差分信号），其中"G"表示在宽 频率范围内的增益变化的量，其中增益变化由在宽频率范围内的频率相依Q因数引起。
[0082] 在图3中，LNA3为RF收发器芯片101的主要前端放大器。图2中的单音调注入 电路39类似于随后所描述的图4中所展示的内容。图2中的随后所描述的单音调电路39 与多音调注入电路38的操作在两者均使用斩波机制来获得信号电流域中的其振幅与在随 后所描述的图4中由1^表示的DC电流成比例的RF信号的意义上为类似的。在单音调注 入的情形中，可消除随后所描述的图4中的晶体管M4A、M4B、M4C及M4D且可相对于主要RF 信号对DC信号进行斩波。在双注入的情形中，给图4中的晶体管M4A、M4B、M4C及M4D提供 基带信号且结果为频率混频。
[0083] 图4展示包含音调注入电路43的低功率RF前端接收器38A。接收器（RX)区段 38A可包含多个窄带放大器以实现宽带频率覆盖范围。总体接收器前端38A使用多个串联 或并联谐振来实现高动态范围。借助音调注入电路43的帮助将谐振振荡电路3A及4 (图 3)准确地校准为其最大可实现Q因数。音调注入电路43经由导体7A及7B在由PLL电路 33 (图2)产生的RF频率下将RF信号注入到谐振振荡电路中。经注入RF信号的振幅与DC 电流成比例。经注入RF信号的音调在导体7A、7B及6上的RF信号的最低可能负载的 情况下施加到芯片上谐振器振荡电路3A及芯片外匹配网络4。
[0084] 音调产生器电路43可经配置以用于单频率RF信号、AM调制的RF信号或分离开 窄频率跨度的两个RF音调的和的音调注入。前述音调可分别用于：（1)调谐窄带谐振以实 现最大可实现质量因数Q ;(2)通过使施加到结构的RF及基带频率变化而进行RF及基带校 准；及/或（3)对RF放大器进行双音调测试以获得互调制信息。
[0085] 音调注入电路43可用于多个位置处的RF收发器芯片101的发射器及/或接收器 区段中且耗费非常小的集成电路芯片面积开销。音调注入电路43还可经配置以用于测试 其中收发器电路可经配置以用于零与低IF之间的频率（中间频率）的可重新配置的收发 器架构。
[0086] 在图4中，音调产生电路38A(其可用作图2中的音调产生电路38)与LNA3共享 振荡电路3A(如在图3中）。LNA3(图2及3)的输出通过导体7A及7B连接到振荡电路 3A、音调产生电路43及接收混频器电路44。音调产生器电路38A还包含信号斩波音调产生 电路43、接收器（RX)混频器44、可调整增益放大器481及48Q以及低通基带滤波器501及 50Q。斩波器或音调注入电路43包含尾电流晶体管以及N沟道斩波晶体管M3A、M3B、 Μ4Α、Μ4Β、M4C及M4D。（在此特定说明中，已使用Ν沟道晶体管，但使用Ρ沟道晶体管的实 施方案也是可能的。）尾电流源晶体管的源极连接到接地且其漏极通过导体13连接到 RF斩波晶体管Μ3Α及Μ3Β的源极。晶体管中的电流1^为DC电流。斩波形成与1^成 比例的RF电流信号且由开关晶体管M3A及M3B及M4A、M4B、M4C及M4D执行。晶体管M3A 的栅极接收为由晶体管M3B的栅极接收的基于本机振荡器的高频率信号cos (ω wt)的相位 的反向相位的基于本机振荡器的高频率信号-〇〇8(ω^+180° ) ;ωω表示以弧度为单位的 本机振荡器角频率。斩波晶体管Μ3Α的漏极通过导体12Α连接到斩波晶体管Μ4Α及Μ4Β的 源极。输入晶体管Μ3Β的漏极通过导体12Β连接到斩波晶体管M4C及M4D的源极。
[0087] 应理解，取决于特定内置自校准方法，可以不同方式设计音调注入电路。针对单音 调产生，仅以高频率L0(本机振荡器）差分相位进行斩波为充分的且仅晶体管M3A及M3B为 必要的。针对其中L0(本机振荡器）作为载波器的经AM调制RF信号产生，晶体管M4A及 M4B与晶体管M3A及M3B为必要的。针对双音调产生，使用L0及低频率信号两者的正交相 位的单边带组合为必要的。
[0088] 在图4的音调注入电路38A经配置以提供经AM调制信号的情况下，晶体管以 及斩波晶体管M3A、M3B、M4A、M4B、M4C及M4D从由PLL电路33 (图2)产生的PLL信号的-个 相位操作，以便产生注入到谐振器接口节点7A及7B中的音调的正弦电流波形。斩波晶体管 M4A及M4D的栅极接收基于低频率本机振荡器的基带（BB)斩波信号C〇s(c〇BBt)，且斩波晶 体管M4B及M4C的栅极接收对应低频率斩波信号-cos (ω BBt)，低频率斩波信号-cos (ω BBt) 也可通过以某一整数比对其频率进行下分频而从芯片上晶体振荡器取得。斩波晶体管M4A 及M4C的漏极通过接口导体7A连接到图3A的振荡电路3A的一个端子及RX混频器44的 输入。斩波晶体管M4B及M4D的漏极通过接口导体7B连接到振荡电路3A的另一端子及RX 辅助混频器44的另一输入。（常规RF混频器44以及基带滤波器501及50Q通常用于大多 数现代基础收发器系统中。）
[0089] 图4中所展示的结构可校准L/C振荡电路以及低频率基带信号两者。两种情境为 可能的。首先，在校准L/C振荡电路3A时，特定无线标准从低RF频率4横跨到高RF频率 fH。使基带频率ωΒΒ保持固定。将PLL电路33预编程以产生频率fH。将电容器阵列编程位 从低电容值扫掠到高电容值以允许观察分别在双导体总线171及17Q的一个通道上的同时 最大振幅下变频信号与另一通道上的最小下变频信号）。下变频音调将在由ω ΒΒ界定的频 率下，且由于其为低频率音调，因此其量值可由调制解调器14使用快速傅里叶变换（FFT) 检测。接下来，将PLL电路33重新编程以产生载波频率4。随后，将电容器阵列编程位代 码或字从低电容值扫掠到高电容值以观察同时最大振幅与最小振幅信号。以此方式，获得 将L/C振荡电路定中心于两个极值频率4及f H附近所需的最优电容器阵列位。4与fH之 间的任一频率将不需要单独校准，因为此中间频率的必要电容器设定可通过以几何平均方 式内插而获得。
[0090] 在另一情境中，在基带滤波器的校准期间，使本机振荡器频率保持固定，其中在上 文所描述的第一情境下获得适当电容器阵列设定以确保L/C振荡电路谐振定中心于所要 RF频率下，且扫掠 ωΒΒ以获得基带滤波器带宽（或RC时间常数）。在将L/C振荡电路谐振 频率定中心之后，注入低频率带内音调ω ΒΒ1。此音调的振幅比滤波器的3dB带宽低得多，且 存储在频率ωΒΒ1下的对应下变频信号振幅。接下来，注入在等于滤波器的所要截止频率的 频率ω ΒΒ2下的音调，且扫掠基带滤波器501及50Q(其两者使用同一电容器结构及同一数 目的修整位）中的电容器阵列位代码或字的值直到调制解调器14处的频率ω ΒΒ2的新下变 频音调的振幅比在ωΒΒ1的情形中获得的振幅低3dB为止。
[0091] RX混频器44接收两个高频率信号cos 及-COS 作为输入且产生导 体461之间的差分同相通道信号Γ及导体46Q之间的差分正交相位通道信号Q'。借助 于可调整增益放大器481适当地调整同相信号Γ的振幅且由低通基带滤波器501对其进 行滤波以产生导体171之间的同相"I信号"，且借助于可调整增益放大器48Q适当地调整 正交相位信号V的振幅且由低通基带滤波器50Q对其进行滤波以产生导体17Q之间的正 交相位"Q信号"。通过使用调制解调器14内部的所接收信号强度指示器（RSSI) 42检测所 接收信号的振幅并对其进行调整以将适当增益控制输入数据提供到滤波器481及48Q而执 行增益调整。从接口导体7A及7B窥视振荡电路3A的阻抗函数由Ζτ (ω)表示，Ζτ (ω)的 图形包含于图4中。
[0092] 以下方程式（1)及（2)分别提供导体461之间的差分Γ信号及导体46Q之间的 差分信号Q'的表达式：
[0093] 方程式⑴ I' （t) = leal {cos(c〇L。t)cos(c〇BBt)}ZT(c〇L〇)mix cos(c〇L〇 t)
[0094] 方程式（2)Q' （t) = leal {cos(c〇Lq t)cos(c〇BBt)ZT(co ω〇)η?χ cos(c〇Lq t+90)
[0095] 尽管收发器系统100(图2)处于其主要操作模式中，但用于执行上文所提及的音 调注入的小的斩波开关M4A到M4D在斩波晶体管关断时仅导致主要收发器电路上的最小负 载。因此，其在主要收发器操作模式期间具有可忽略的负载效应。收发器系统100(图2) 的校准可在其寿命期间的任一时间自动执行。并且，在RF收发器芯片101的延长的操作期 间，其温度可缓慢地变化，且使用上文所描述的自校准，可基本上消除由先前所提及的参数 变化中的任一者引起的电路操作效应。
[0096] 由于由谐振器阻抗Ζτ(ω)在谐振下引起的相位延迟为零，因此注入到接口节点7A 中的正弦电流与节点7Α上的相关联电压同相。一旦节点7Α上的电压的频率由Rx混频器 44相对于包含LNA3以及混频器8及9的接收信号电路链中的正交相位信号I及Q的频率 下变频，一个相位（举例来说，I相位）便具有最大输出电压振幅而其它相位（即，正交相 位或Q相位）具有零或最小输出电压振幅。
[0097] 在校准相位中，可在所需RF带宽内扫掠 PLL频率且可执行振荡电路电容器阵列C 的调谐或调整以便总是"将"谐振器"定中心"，且借此最大化收发器的动态范围。（在两个 前述频率极值内，4与fH通常足以减小校准时间。）举例来说，可以非常精确方式借助于 PLL频率扫描控制电路30及PLL电路33在所要范围内"扫掠"在自校准过程期间接口导体 7A上的经注入电流波形及相关联电压波形的频率以便调整振荡电路谐振频率fc。因此，可 通过调整可编程振荡电路电容器阵列C的电容而在收发器系统100的寿命期间的任一时间 迅速且准确地自动执行对所要值fc的精细谐振频率调整。可在集成电路芯片的加电期间 且在接收数据之前执行对振荡电路谐振的校准。
[0098]自校准过程包含搜索电容器阵列的确定来自PLL电路33在特定可编程分频器值 下的输出频率的适合数字代码，如随后所描述的图6A到6C的流程图中所指示。为完成此 情况，在可编程振荡电路电容器阵列C的电容范围的中间范围设定下对其进行初始化，且 存储I及Q通道在基带频率下的输出。接着，在所扫掠的PLL频率范围内以递增方式继续 振荡电路电容阵列代码搜索直到由振幅感测电路42针对I信号通道（假设从PLL输出信 号的I相位操作斩波电路43)检测到最大电压振幅（表示经注入音调的目前值）为止。将 对应于最大经检测电压振幅的电容器代码存储于寄存器27(图2)中且接着利用其来调整 可编程电容器阵列C(图3A)的电容。
[0099] 前述过程基于对应于由PLL电路33产生的I及Q信号的正交向量为常规现代接 收器的固有传送功能能力的结果的事实。举例来说，如果将I信号或音调注入到接口节点 7A中，那么其最大振幅在振荡电路被调谐为谐振时出现在I信号通道中且其最小振幅同时 出现在Q信号通道中。I信号及Q信号中的一者或两者的振幅由调制解调器14(图2)内部 的框42中的接收信号强度指示器检测，如果检测到I信号的同时最大振幅及/或Q信号的 空值振幅，那么所述接收信号强度指示器有效地停用自校准系统/将其断开连接。当所述 情况发生时，存在由振荡电路3A引起的零相移，且那时，已实现振荡电路3A的谐振且因此 已完成收发器芯片101的自校准。
[0100] 检测同相通道处的最大信号振幅及正交相位通道处的最小信号振幅的所描述方 法允许确定何时谐振，且因此已实现振荡电路3A的校准。可使斩波晶体管的大小非常小以 避免与各种校准晶体管相关联的负载。在自校准完成之后，自动停用斩波电路43,且LNA输 入及LNA输出上的最小负载导致相对于各种集成电路制造工艺变化最大化收发器系统100 的动态范围。
[0101] 应注意，可提供相对于基带频率ωΒΒ的斩波以便还校准基带滤波器频率响应。精 确地校准基带滤波器为合意的，因为现代无线标准需要承受需要在所要信号的解调制之前 显著滤出的强邻近通道阻挡器信号。类似地，可在沿收发器架构的各种其它谐振接口处注 入其它校准音调（在此被视为有利的情况下）。此情况的实例将包含混频器/ΡΑ接口处的 谐振振荡电路。在基于I/Q调制器的架构中，需要L/C基带滤波器将宽带宽IF信号进行滤 波。
[0102] 图5包含可有助于理解自校准电路及图2的RF收发器电路101的工艺的上文所提 及的音调注入电路的框图。图5中的音调注入电路102包含图2的单音调产生电路39 (举 例来说，以提供LNA输入节点6处的单音调注入）及图2的多音调产生电路38 (其提供LNA/ 混频器接口节点7A处的多音调注入）两者以校准振荡电路3A且校准基带滤波器481及48Q 的特性。天线5接收具有宽范围的频率的信号，包含具有频率Π 的一个信号及具有频率f2 的另一信号。谐振匹配网络4的输出通过导体6耦合到单音调注入电路39,单音调注入电 路39将音调注入到LNA输入导体6中（如还在图2中图解说明）。LNA3的输出通过导体 7A及7B耦合到芯片上LC振荡电路3A且还耦合到无源RX混频器44 (意味着RX混频器44 使用晶体管作为开关，因此输出电流为输入电流的经比例缩减版本且因此不提供增益），此 与如图4中所展示相同。RX混频器44的由元件符号8A指示的同相部件由可调整增益放大 器481及基带滤波器501耦合以产生同相I信号。RX混频器44的由元件符号9A指示的正 交相位部件由可调整增益放大器48Q及基带滤波器50Q耦合以便产生正交相位Q信号，如 在图4中。
[0103] 图5图解说明其中两个斩波器放置于两个窄带接口处（包含在匹配网络4接口处 以及在LNA/混频器接口处）的情况。为了维持两个相位上的类似负载，可使用一个相位 (在此情形中，同相信号I的相位）来校准匹配网络/LNA接口导体6处的谐振，同时可使用 另一相位（正交相位信号I)来校准LNA/混频器接口导体7A及7B处的谐振。为了促进两 种校准，放置两次且以不同方式配置音调产生电路43(图4)中所展示的斩波电路，因为由 于两个谐振器振荡电路可使用不同电感器类型且两个谐振器应单独定中心以实现其个别 最优性能而需要独立校准。
[0104] 针对在RF频率下的单音调产生，可消除来自斩波堆叠的基带低频率信号，且以经 指定相位（同相或正交相位）对DC电流（由Idcl指定）进行斩波以提供RF信号。在通 过RX混频器44下变频之后，所产生信号具有一个通道中的最大振幅及另一通道中的最小 振幅。然而，在此特定情形中，在斩波期间不提供低频率偏移，因此所得基带信号降到DC。 在此情形中，应在测试之前执行DC偏移校准。为了避免由于DC基带信号引起的损害，可使 用在IF基带频率下下变频的低频率（ωΒΒ)偏移，且调制解调器14可执行FFT(快速傅里叶 变换）函数以获得信号振幅。
[0105] 由于通过将PLL电路33 (图2)编程而使RF信号频率变化，因此获得振荡电路 3A (图4)的谐振频率作为在其下发生下变频信号强度的最大值的频率。因此，斩波器39 (还 参见图2)可配置为单音调斩波器或多音调斩波器，但在两种情形中，仅改变高频率RF信号 且低频率信号保持固定。
[0106] 在双斩波器54的情形中，其可响应于通过基于本机振荡器的信号L0Q进行斩波而 校准L/C谐振频率且可响应于通过基于本机振荡器的斩波信号BBQ进行斩波而校准使用同 一结构的基带带宽。当将优化L/C谐振时，通过PLL电路33将RF信号编程，且当将优化基 带带宽时，接着设定来自高频率校准的最优电容器阵列结果且将低频率（ω ΒΒ)音调设定为 某一低带内频率（例如，100kHz)。由调制解调器14存储下变频信号在基带频率下的量值。 接着，将ω ΒΒ设定为所要3dB频率值，且改变基带滤波器的电容器代码直到调制解调器14 检测到下变频音调在3dB较低值下的信号量值为止。
[0107] 图5中的音调注入电路38B包含斩波电路54(类似于图4中的斩波电路43)且对 DC尾电流Idc2(其与图4中的相同）进行双斩波以在本机振荡器信号L0I的频率下产 生一个音调以供注入到LNA输出导体7A及7B中以校准振荡电路3A，且还在基于本机振荡 器的基带信号BBQ的频率下注入基带音调以调整基带滤波器501及50Q的特性。图5中的 框44的底部处的双向箭头表示由PLL电路33提供到下变频混频器8A及9A的L0信号的 两个相位。L0〈0指示同相信号，且"0"表示"0"度的相移，且L0〈90指示正交相位信号及 90度的相移。
[0108] 因此，图5图解说明两个放大器谐振节点接口处的音调注入。首先，在节点7A及 7B处执行音调注入，节点7A及7B在构成RF收发器架构中的一个谐振接口的LNA/混频器 接口 7A、7B处。接着，在适合范围内扫掠 PLL频率直到找到致使匹配网络4的振荡电路在所 要中心频率fc下谐振且产生导体7A上的最大振幅信号（此时，已实现谐振峰值）的正确 代码为止。由I及Q通道振幅感测电路42 (图2)检测到最大振幅，此致使代码搜索停止。 可添加上文所提及的额外斩波堆叠以便还注入低频率音调以校准基带频率响应，且可通过 扫掠此音调的频率而校准基带滤波器501及50Q。（如果多个注入点为必要的，那么可通过 在高频率下使负载电容均衡化而执行负载平衡。）此暗示，对音调进行任何斩波以在RF频 率下注入信号以校准L/C振荡电路将需要RF信号。由于存在两个可用相位（S卩，同相信号 及正交相位信号），因此不同斩波器可使用不同相对相位。举例来说，如果存在将校准的两 个L/C谐振，那么一者可使用"同相" RF信号且另一者可使用"正交相位"。因此，两个所述 相位经历几乎相等负载，且此对避免对从所测试的电路产生的主要PLL的任何串音也为有 益的。
[0109] 借助于单音调产生电路39 (也展示于图2中）使用非常小的斩波器晶体管完成到 LNA3的输入导体6的单音调注入以便避免RF信号上的明显负载。噪声并不是非常相关的， 因为校准音调已为高振幅，因此可使用小的晶体管。由于可在芯片加电期间准确地校准由 功率管理电路22产生的电流，因此可在已执行L/C谐振及带宽校准之后获得LNA3及混频 器-基带滤波器组合的电压增益的准确估计。此估计可为对接收操作的非常有用信息。 [0110] 应了解，如果不执行所描述的校准，那么存在由于不在振荡电路谐振频率下操作 引起的减小的电压增益的损失。典型"安全""设计"方法将为减小Q因数，但如果设计不 具备较低Q因数（较低Q还暗示宽带），那么电流消耗将较高。相比来说，根据本发明的校 准避免此较高电流消耗。
[0111] 图6A到6C共同构成指示图2的收发器芯片101的操作中所涉及的为了使用来自 先前所描述的音调产生电路的单个经注入音调校准/调整振荡电路3A(图3及4)的中心 频率fc的步骤的流程图。图6A展示用于校准芯片上振荡电路（例如3A)的中心频率fc 的操作过程。在框60中，将收发器芯片101加电。在框61中，相对于常规集成电路制造测 试系统的精确电流及电压参考校准由芯片上功率管理电路22(图2)产生的电流及电压参 考。如框62中所指示，此涉及测量芯片上金属迹线（例如用于提供振荡电路3A的两个电 感器、的一个芯片上金属迹线）的电阻。（知晓一些电阻器的值是什么为重要的，因为电 感器由金属形成且为了确定谐振器的初始Q因数，知晓金属电阻的DC值为重要的。所述情 况使得自校准程序能够通过指示振荡电路3A的Q因数值的工艺变化而根据半导体制造工 艺变化（如随后所解释）进行补偿。）
[0112] 接着，中心频率校准算法进行到框63且基于可供在自校准过程中使用的精确晶 体振荡器输出晶体频率校准包含于PLL电路中的晶体振荡器。接下来，根据框64A，算法将 L/C振荡电路3A编程到在电容器代码寄存器27中的电容器代码处于对应于根据表达式fc =l/Sqrt(LpC)的中心频率的最大值时获得的所要最小频率。收发器101(图2)经设计为 在从f MIN到fMx的频率范围内操作，因此自校准算法产生收发器需要被调谐到的最低频率 fL〇w。
[0113] 接着，根据框65A，算法校准整个RX (接收器）链的DC偏移电压。DC偏移来自基 带模拟信号处理块（即，放大器）中的静态不匹配以及来自L0(本机振荡器）与混频器中 的RF频率之间的有限反向隔离（其为动态分量）。需要在执行中心频率fc的动态校准之 前校准RX链的DC偏移以避免随自校准算法的执行继续的后续计算误差。根据框66A及 67A，由音调产生/注入电路38 (图2)将校准音调注入到节点7A及7B中。接着，算法监视 两个通道基带滤波器输出（图4)中的信号量值，且接着，根据框68A，确定同相信号I的量 值是否处于最大值及正交相位信号Q的量值是否处于最小值。如果决策框68A的确定为否 定的，那么算法执行同相信号I的模/数转换（如框69A中所指示）、使电容器代码寄存器 27中的电容器代码递增且重复循环直到决策框68A确定同相信号I的量值处于最大值且因 此正交相位信号Q的量值处于最小值为止。接着，自校准算法将目前电容器代码值存储为 表示f MIN的值Cmax，如框70A中所指示。
[0114] 以基本上相同的方式，重复框64B到70B中所指示的步骤以获得表示最大频率值 '的电容值Cmin且接着存储f Mx，如框70B中所指示。此时，知晓充分信息以根据图6B的 流程图计算质量因数Q。当收发器需要在中间频率中的任一者下操作时，通过内插获得最优 电容器代码。
[0115] 参考图6B，框72指示先前已执行用于校准芯片上振荡电路（例如3A)的质量因 数Q的图6A的操作过程。如框73A中所指示，针对先前根据图6A确定的所要中心频率值 fc将电容器代码寄存器27(图2)中的电容器代码编程。如框74A中所指示，已根据图6A 的中心频率校准过程将DC偏移移除校准结果（参见图6A的框65A)编程到LNA3中。在框 75A中，算法确定目前同相信号I的电压。（注意，所述电压的平方与功率成比例。）此时， 已根据图6A的决策框68A确定同相信号I处于最大值且正交相位信号Q同时处于最小值。 在图6B的决策框76A中，算法确定同相信号I的振幅是否比其先前确定的最大值低3dB， 且如果所述确定为否定的，那么自校准算法进行到框77A且使电容器代码递增1并重复框 75A的过程以再次监视同相信号I的振幅。重复此循环直到同相信号I的所观察信号振幅 比其最大振幅低3dB为止。如图6B中所包含的图形中所指示，此提供阻抗对频率曲线上的 较低侧频率f MIN。接着存储较低3DB值fMIN，如框78A中所指示。
[0116] 作为步骤73B到78B重复步骤73A到78A以获得并存储较高侧3dB频率fMx。如 框79中所指示，将振荡电路3A的质量因数Q计算为(f Mx-fMIN)。此提供振荡电路阻抗 的指示且允许自校准以优化电路的电流消耗。
[0117] 可在不同芯片温度下重复图6A及6B的过程以观察振荡电路3A在一温度范围内 的Q因数变化。此为有用信息以帮助功率管理电路22(图2)提供所需参考电压/电流以 便致使收发器芯片101具有最优动态范围。参考包含于图6B上的Ζ τ (ω)图形，其展示谐振 器阻抗Ζτ(ω)对频率。Ζτ(ω)的最大振幅在中心频率f c下发生。取决于振荡电路3Α的Q 因数，所述曲线的斜坡可较陡或较不陡。
[0118] 图6C展示指示用于使用双音调注入校准基带滤波器带宽的程序的流程图。将已 作为图6B的步骤72、73A及74A执行图6C中的步骤81、82及83。接着，如框84中所指示， 注入具有在fc〈〈f 3db的范围内（其中f3db为基带滤波器的在其下预期同相信号I振幅比其 最大值低3dB的截止频率）的频率f bb的低频率音调。接着，确定同相信号I的电压并将其 存储为值AbbO。接下来，如框86中所指示，将具有在fc = fbb的范围内（其中fbb为在其 下同相信号振幅距其最大值3dB的基带频率）的频率f bb的低频率音调编程。接着，确定同 相信号I的电压并将其存储为值Abbl。接着，决策框88确定是否Abbl=Abb〇-3dB。如果 所述确定为否定的，那么算法执行同相信号I的电压的模/数转换并返回到框87且重复循 环直到达到肯定决策为止。接着，如框90中所指示，算法接着将对应电容器代码值存储为 对应于基带值的最优值，所述基带值对应于f bb的最优值。
[0119] 图7是针对互调制校准应用使用双斩波执行双音调注入的电路的示意图。图7中 的音调注入电路38B类似于图4中的音调注入电路38A且进一步包含音调注入电路43A。 音调注入电路43B包含晶体管M CAU以及从由PLL电路33 (图2)产生的PLL信号的一个相 位操作以便产生注入到谐振器接口节点7A及7B中的音调的正弦电流波形的斩波晶体管 M1A、M1B、M2A、M2B、M2C及M2D。斩波晶体管M2A及M2D的栅极接收基于低频率本机振荡器 的基带（BB)斩波信号 C〇s(c〇BB1t)，且斩波晶体管M2B及M2C的栅极接收对应低频率斩波信 号-cos(c〇 BB1t)，其中ωΒΒ1?(ωΒΒ2-ωΒΒ1)。所述信号还可通过以某一整数比对其频率进行 下分频而从芯片上晶体振荡器取得。斩波晶体管Μ2Α及M2C的漏极通过接口导体7Α连接到 振荡电路3Α的一个端子及RX混频器44的输入。斩波晶体管Μ2Β及M2D的漏极通过接口 导体7Β连接到振荡电路3Α的另一端子及RX辅助混频器44的另一输入。在图7的音调产 生电路43中，斩波晶体管Μ4Α及M4D的栅极接收基于低频率本机振荡器的基带（ΒΒ)斩波 信号cos (ω BB2t)，且斩波晶体管Μ4Β及M4C的栅极接收对应低频率斩波信号-cos (ω BB2t)。 所述信号还可通过以某一其它整数比对其频率进行下分频而从芯片上晶体振荡器取得。此 电路在高频率下注入两个音调以实现互调制的自校准。
[0120] 图8是执行用于发射器振荡电路校准的音调注入的电路的示意图。图8中的音调 注入电路38C在结构上类似于图7中的音调注入电路38B，只有导体7A及7B连接到功率放 大器20(图2)的输入而非LNA3的输出除外。音调产生电路43A中的斩波晶体管M1A、M1B、 M2A、M2B、M2C及M2D从由PLL电路33 (图2)产生的信号的一个相位操作，以便产生注入到 谐振器接口节点7A及7B中的音调的正弦电流波形。斩波晶体管M2A及M2D的栅极接收基 于本机振荡器的斩波信号cos (ω Mt)，且斩波晶体管M2B及M2C的栅极接收对应低频率斩 波信号_〇〇8(ω^)。在图8的音调产生电路43中，斩波晶体管M4A及M4D的栅极接收基 于低频率本机振荡器的基带（ΒΒ)斩波信号cos (ω BBt)，且斩波晶体管Μ4Β及M4C的栅极接 收对应低频率斩波信号-cos (〇BBt)。所述信号可通过以某一其它整数比对其频率进行下分 频而从芯片上晶体振荡器取得。此电路在高频率下注入两个音调以实现功率放大器20的 输入与存在于ΤΧ(发射器）混频器输出处的谐振电路3Α之间的谐振电路的自校准。此情 况与图4中所展示的LNA/混频器接口相同，但具有物理上单独的谐振器。电容器阵列具有 与图3中所展示的基础结构相同的基础结构。
[0121] 因此，图8展示核心发射器-混频器接口，且音调注入电路38C在所述接口处注入 音调。基带端子处的值由虚线52表示，虚线52指示在其中在发射器-混频器接口处注入 经调制音调且接着在基带处感测信号的自校准过程期间的基带信号，但替代使用一组单独 混频器，出于此目的而使用核心发射混频器自身的部件。
[0122] 注意，应一次一个地执行在谐振接口处的所有上文所描述的音调注入及自校准过 程，因为系统的性能实际上为接口节点中的每一者的多种信号以优化系统的总体校准。
[0123] 本文中所描述的各种音调注入电路可执行各种功能，包含在各种高频率接口处的 偏移混频及音调注入以校准L/C谐振及Q因数修整。所揭示电路中的一些电路可在不同时 间均产生校准音调以校准L/C谐振及R/C角频率。一种所揭示音调注入电路耦合到可重新 配置发射器混频器以便执行偏离发射器混频器/功率放大器接口的校准。另一所揭示音调 注入电路提供音调产生能力以校准前端放大器的互调制。
[0124] 本发明的所描述实施例允许RF收发器经设计以具有带较高Q因数的谐振电路以 便在不减小动态范围的情况下减小电流/功率消耗。需要最小额外电路来实现此情况，因 为自校准过程中所需的电路中的许多电路已包含于现代RF收发器中。这些优点主要由通 常用于产生RF收发器中所使用的各种芯片上频率参考信号的晶体的老化限制，且相对独 立于在收发器寿命内的集成电路工艺参数的老化及变化，因为其可在需要时容易地且自动 地校准。
[0125] 使用可与任一谐振振荡电路灵活地并联放置的廉价斩波器而显著负载不促进各 种注入音调的产生。在已执行LC谐振修整之后，可修整并最大化谐振器的Q因数。可针对 收发器的发射器及接收器区段两者修整谐振频率。相对于由图2中的功率产生单元22产 生的精确DC电流及精确晶体广生的参考频率精确参考经斩波电流。特定斩波器可用于一 个以上地方中（举例来说）以产生用于本机振荡器及基带两者的两种音调以基本上校准多 个独立谐振点处的谐振，一种音调为高频率音调且一种音调为低频率音调，或产生用于校 准应用互调制的两种音调。在每一情形中，此情况是使用具有其单个VC0(电压控制的振荡 器）的仅单个PLL(锁相环路）完成的。
[0126] 所描述自校准集成电路芯片可避免对在过去已用于产生测试可比较未校准的集 成电路芯片所需的高频率音调（单个音调、多个音调、经调制音调）的昂贵测试设备的需 要。所描述自校准的高频率收发器芯片具有在高频率下操作的内部电路节点，所述内部电 路节点无法连接到封装引脚，因为此将形成同相I及正交相位信号路径上的显著负载且还 可产生实质不合意的信号串音并可引起设计用于先前未校准的集成电路收发器芯片的集 成电路封装中的困难。所描述自校准收发器芯片的大多数特性可使用稳定参考电流及晶体 测试，其两者均可由非常低成本集成电路测试器提供，且此可实质上减小在自校准收发器 芯片的制造期间的产品测试的成本。自校准收发器芯片的生产测试时间是使用标准RF生 产测试技术的收发器芯片的1/10到1/100。
[0127] 所描述收发器芯片的自校准能力可在其寿命期间的任一时间利用（此对用于植 入式医疗装置、用于轨道卫星中的装置及各种其它应用中的收发器可为至关重要的）。自校 准能力可帮助识别各种参数中的一些参数是否不在所需规范内且可起始一些参数的重新 配置以使自校准收发器在预定规范内。此可帮助提供每单位电流消耗的最大动态范围，且 可产生产品制造合格率的显著改进。
[0128] 尽管已参考本发明的数个特定实施例描述了本发明，但所属领域的技术人员将能 够在不背离本发明的真正精神及范围的情况下对本发明的所描述实施例做出各种修改。打 算非实质上不同于权利要求书中所陈述的元件及步骤但分别以实质上相同方式执行实质 上相同功能以实现与所主张的内容相同的结果的所有元件或步骤在本发明的范围内。所描 述技术并非高级CMOS技术特有的，且可（举例来说）应用于使用双极晶体管的电路及系 统。
【权利要求】
1. 一种具有减小的功率消耗及1?动态范围的集成电路芯片上收发器电路，其包括： (a) 第一谐振电路，其耦合到第一放大器与介接电路之间的窄带接口，所述第一谐振电 路包含共同确定所述第一谐振电路的谐振频率的可编程第一电抗元件及第二电抗元件； (b) 其中所述收发器电路包含同相信号通道及正交相位信号通道以及用于感测同相信 号及正交相位信号中的一者的最大振幅的振幅感测电路；及 (c) 芯片上第一音调产生电路，其产生用于注入到所述同相信号通道及所述正交相位 信号通道中的音调且响应于频率扫描电路而操作且还响应于所述振幅感测电路而操作以 通过将电抗子元件选择性地耦合成与所述可编程第一电抗元件的操作关系来调整所述可 编程第一电抗元件以将所述第一谐振电路的所述谐振频率从非所要值校准到所要谐振频 率。
2. 根据权利要求1所述的收发器电路，其中所述窄带接口为包含以下各项的群组中的 一者：匹配谐振网络与低噪声放大器之间的接口、所述匹配谐振网络与功率放大器之间的 接口、所述低噪声放大器与混频器电路之间的接口及所述功率放大器与所述混频器电路之 间的接口。
3. 根据权利要求1所述的收发器电路，其中所述第二电抗元件包含电感器，且所述电 抗子元件为经选择性地耦合以形成所述可编程第一电抗元件的电容器的阵列。
4. 根据权利要求3所述的收发器电路，其中所述阵列的所述电容器被二进制加权。
5. 根据权利要求4所述的收发器电路，其中所述电容阵列包含用于响应于控制电路及 所述振幅感测电路而将所述阵列的电容器分别选择性地耦合于所述第一谐振电路的第一 端子与第二端子之间的第一开关群组。
6. 根据权利要求5所述的收发器电路，其中所述第一放大器为包含输入电路的低噪声 放大器，所述输入电路包含可编程第一输入晶体管阵列，所述可编程第一输入晶体管阵列 包含具有分别耦合到所述控制电路的控制电极的第一经并联连接经二进制加权晶体管群 组，以用于调整所述可编程第一晶体管阵列的电导来改进耦合于所述可编程第一晶体管阵 列的控制电极与RF信号源之间的第二谐振电路之间的匹配，且其中所述输入电路还包含 可编程第二输入晶体管阵列，所述可编程第二输入晶体管阵列包含具有分别耦合到所述控 制电路的控制电极的第二经并联连接经二进制加权晶体管群组，以用于调整所述可编程第 二晶体管阵列的电导来匹配所述可编程第一输入晶体管阵列的所述电导。
7. 根据权利要求6所述的收发器电路，其中所述控制电路与所述振幅感测电路协作以 搜索二进制输入晶体管选择代码，所述二进制输入晶体管选择代码致使选择所述第一群组 的各种开关以便将第二谐振电路的谐振频率校准为等于所述所要谐振频率的。
8. 根据权利要求5所述的收发器电路，其包含用于产生所述同相信号及所述正交相位 信号的混频器电路，所述第一音调产生电路包含双斩波电路，所述双斩波电路包含响应于 第一斩波信号而对校准电流进行斩波的第一斩波电路且还包含响应于第二斩 波信号c 〇s(c〇BBt)而对所述第一斩波电路的输出进行斩波的第二斩波电路，其中所述第二 斩波电路的输出被注入到低噪声放大器与所述混频器电路之间的接口中。
9. 根据权利要求8所述的收发器电路，其中所述双斩波电路包含耦合于第一参考电 压与第一斩波器晶体管及第二斩波器晶体管的源极之间的电流源晶体管，所述双斩波电 路还包含：第三斩波器晶体管，其具有耦合到所述第一斩波器晶体管的漏极的源极及耦合 到所述第一谐振电路的所述第一端子的漏极；第四斩波器晶体管，其具有耦合到所述第一 斩波器晶体管的所述漏极的源极及耦合到所述第一谐振电路的所述第二端子的漏极；第 五斩波器晶体管，其具有耦合到所述第二斩波器晶体管的漏极的源极及耦合到所述第一 谐振电路的所述第一端子的漏极；及第六斩波器晶体管，其具有耦合到所述第二斩波器晶 体管的所述漏极的源极及耦合到所述第一谐振电路的所述第二端子的漏极，第一斩波信 号cos 耦合到所述混频器电路的输入及所述第二斩波器晶体管的栅极，第二斩波信 号_(3〇8(ωω〇耦合到所述混频器电路的另一输入及所述第二斩波器晶体管的栅极，第三 斩波信号cos (c〇BBt)耦合到所述第三斩波器晶体管及所述第六斩波器晶体管的栅极，且第 四斩波信号-c〇s(? BBt)耦合到所述第四斩波器晶体管及所述第五斩波器晶体管的栅极， 其中为所述第一斩波信号的角频率且ωΒΒ为所述第三斩波信号 cos(c〇BBt) 的角频率。
10. 根据权利要求5所述的收发器电路，其包含用于产生所述同相信号及所述正交相 位信号的混频器电路，所述第一音调产生电路包含第一双斩波电路，所述第一双斩波电路 包含响应于第一斩波信号而对第一校准电流进行斩波的第一斩波电路且还包 含响应于第二斩波信号c〇s(? BBt)而对所述第一斩波电路的输出进行斩波的第二斩波电 路，其中所述第二斩波电路的输出被注入到低噪声放大器与所述混频器电路之间的接口 中， 所述第一音调产生电路还包含第二双斩波电路，所述第二双斩波电路包含响应于第一 斩波信号而对第二校准电流进行斩波的第一斩波电路且还包含响应于第二斩 波信号c〇s(c〇BBt)而对所述第一斩波电路的输出进行斩波的第二斩波电路，其中所述第 二斩波电路的输出被注入到所述低噪声放大器与所述混频器电路之间的所述接口中，其中 ωΒΒ为基带角频率且ωω为本机振荡器角频率。
11. 根据权利要求10所述的收发器电路，其中所述第一双斩波电路包含耦合于第一参 考电压与第一斩波器晶体管及第二斩波器晶体管的源极之间的第一电流源晶体管，所述第 一双斩波电路还包含：第三斩波器晶体管，其具有耦合到所述第一斩波器晶体管的漏极的 源极及耦合到所述第一谐振电路的所述第一端子的漏极；第四斩波器晶体管，其具有耦合 到所述第一斩波器晶体管的所述漏极的源极及耦合到所述第一谐振电路的所述第二端子 的漏极；第五斩波器晶体管，其具有耦合到所述第二斩波器晶体管的漏极的源极及耦合到 所述第一谐振电路的所述第一端子的漏极；及第六斩波器晶体管，其具有耦合到所述第二 斩波器晶体管的所述漏极的源极及耦合到所述第一谐振电路的所述第二端子的漏极，所述 第一斩波信号耦合到所述混频器电路的输入及所述第二斩波器晶体管的栅极， 第三斩波信号耦合到所述混频器电路的另一输入及所述第一斩波器晶体管的 栅极，第四斩波信号cos ( ω BB2t)耦合到所述第三斩波器晶体管及所述第六斩波器晶体管的 栅极，且第五斩波信号-c〇s(? BB2t)耦合到所述第四斩波器晶体管及所述第五斩波器晶体 管的栅极， 且其中所述第二双斩波电路包含耦合于所述第一参考电压与第七斩波器晶体管及第 八斩波器晶体管的源极之间的第二电流源晶体管，第二音调注入器电路还包含：第九斩波 器晶体管，其具有耦合到所述第一斩波器晶体管的漏极的源极及耦合到所述第一谐振电路 的所述第一端子的漏极；第十斩波器晶体管，其具有耦合到所述第一斩波器晶体管的所述 漏极的源极及耦合到所述第一谐振电路的所述第二端子的漏极；第十一斩波器晶体管，其 具有耦合到所述第二斩波器晶体管的漏极的源极及耦合到所述第一谐振电路的所述第一 端子的漏极；及第十二斩波器晶体管，其具有耦合到所述第二斩波器晶体管的所述漏极的 源极及耦合到所述第一谐振电路的所述第二端子的漏极，所述第一斩波信号还 耦合到所述第八斩波器晶体管的栅极，所述第二斩波信号-cos ( ω wt)还耦合到所述第七 斩波器晶体管的栅极，第六斩波信号c〇s(c〇BB1t)耦合到所述第九斩波器晶体管及所述第 十二斩波器晶体管的栅极，且第七斩波信号-cos(? BB1t)耦合到所述第十斩波器晶体管及 所述第十一斩波器晶体管的栅极，其中ωΒΒ1?(ω ΒΒ2-ωΒΒ1)，其中为所述第一斩波信号 (308(0^1：)的所述角频率，ωΒΒ1为所述第六斩波信号 cos(c〇BB1t)的角频率，且ωΒΒ2为第四 斩波信号cos(c〇 BB2t)的角频率。
12. 根据权利要求10所述的收发器电路，其中所述第一音调产生电路操作以校准所述 收发器电路中的互调制。
13. 根据权利要求5所述的收发器电路，其包含具有耦合到所述第一谐振电路的所述 第一端子及所述第二端子的输入的功率放大器且还包含用于产生所述同相信号及所述正 交相位信号的混频器电路，所述第一音调产生电路包含第一双斩波电路，所述第一双斩波 电路包含响应于第一斩波信号sin(c〇 BBt)而对校准电流进行斩波的第一斩波电路且还包 含响应于第二斩波信号而对所述第一斩波电路的输出进行斩波的第二斩波电 路，其中所述第二斩波电路的输出被注入到所述功率放大器与所述混频器电路之间的接口 中， 所述第一音调产生电路还包含第二双斩波电路，所述第二双斩波电路包含响应于第三 斩波信号c〇s(c〇BBt)而对第二校准电流进行斩波的第一斩波电路且还包含响应于第四斩 波信号而对所述第一斩波电路的输出进行斩波的第二斩波电路，其中所述第二 斩波电路的输出被注入到所述功率放大器与所述混频器电路之间的所述接口中，其中ω ΒΒ 为基带角频率且ωω为本机振荡器角频率。
14. 根据权利要求13所述的收发器电路，其中所述第一双斩波电路包含耦合于第一参 考电压与第一斩波器晶体管及第二斩波器晶体管的源极之间的第一电流源晶体管，所述第 一双斩波电路还包含：第三斩波器晶体管，其具有耦合到所述第一斩波器晶体管的漏极的 源极及耦合到所述第一谐振电路的所述第一端子的漏极；第四斩波器晶体管，其具有耦合 到所述第一斩波器晶体管的所述漏极的源极及耦合到所述第一谐振电路的所述第二端子 的漏极；第五斩波器晶体管，其具有耦合到所述第二斩波器晶体管的漏极的源极及耦合到 所述第一谐振电路的所述第一端子的漏极；及第六斩波器晶体管，其具有耦合到所述第二 斩波器晶体管的所述漏极的源极及耦合到所述第一谐振电路的所述第二端子的漏极，所述 第四斩波信号耦合到所述混频器电路的输入，所述第一斩波信号sin(c〇 BBt)施 加到所述第二斩波器晶体管的栅极，第五斩波信号_(3〇8(ωω〇耦合到所述混频器电路的 另一输入，第六斩波信号_sin(? BBt)耦合到所述第一斩波器晶体管的栅极，所述第二斩波 信号sin 耦合到所述第三斩波器晶体管及所述第六斩波器晶体管的栅极，且第七斩 波信号耦合到所述第四斩波器晶体管及所述第五斩波器晶体管的栅极， 且其中所述第二双斩波电路包含耦合于所述第一参考电压与第七斩波器晶体管及第 八斩波器晶体管的源极之间的第二电流源晶体管，所述第二音调注入器电路还包含：第九 斩波器晶体管，其具有耦合到所述第一斩波器晶体管的漏极的源极及耦合到所述第一谐 振电路的所述第一端子的漏极；第十斩波器晶体管，其具有耦合到所述第一斩波器晶体管 的所述漏极的源极及耦合到所述第一谐振电路的所述第二端子的漏极；第十一斩波器晶 体管，其具有耦合到所述第二斩波器晶体管的漏极的源极及耦合到所述第一谐振电路的 所述第一端子的漏极；及第十二斩波器晶体管，其具有耦合到所述第二斩波器晶体管的 所述漏极的源极及耦合到所述第一谐振电路的所述第二端子的漏极，所述第三斩波信号 C〇S(?BBt)还耦合到所述第八斩波器晶体管的栅极，第八斩波信号-C〇S(C〇 BBt)还耦合到所 述第七斩波器晶体管的栅极，所述第四斩波信号cos 耦合到所述第九斩波器晶体管 及所述第十二斩波器晶体管的栅极，且第九斩波信号_(3〇8(ωω〇耦合到所述第十斩波器 晶体管及所述第十一斩波器晶体管的栅极。
15. -种用于减小包含同相信号及正交相位信号的集成电路收发器电路的功率消耗且 改进其动态范围的方法，所述方法包括： (a) 提供耦合到第一放大器与介接电路之间的窄带接口的第一谐振电路，所述第一谐 振电路包含共同确定所述第一谐振电路的谐振频率的可编程第一电抗元件及第二电抗元 件； (b) 将在一频率范围内的音调注入到所述第一谐振器电路中且感测所述同相信号及所 述正交相位信号中的一者的最大振幅；及 (c) 响应于所述振幅感测的结果而调整所述可编程第一电抗元件的电容以便将所述第 一谐振电路的所述谐振频率从错误值移位到所要谐振频率。
16. 根据权利要求15所述的方法，其包含提供所述窄带接口作为包含以下各项的群组 中的一者：匹配谐振网络与低噪声放大器之间的接口、所述匹配谐振网络与功率放大器之 间的接口、所述低噪声放大器与混频器电路之间的接口及所述功率放大器与所述混频器电 路之间的接口。
17. 根据权利要求15所述的方法，其中所述第一放大器为包含输入电路的低噪声放大 器，所述输入电路包含可编程输入晶体管阵列，所述可编程输入晶体管阵列包含经并联连 接经二进制加权晶体管群组，所述方法包含控制所述可编程输入晶体管阵列的晶体管以调 整所述可编程晶体管阵列的电导来改进耦合于所述可编程晶体管阵列的控制电极与RF信 号源之间的第二谐振电路之间的匹配。
18. 根据权利要求15所述的方法，其包含操作控制电路及振幅感测电路以搜索选择代 码，以用于调整所述可编程第一电抗元件的所述电容及所述可编程第一晶体管阵列的所述 电导，以便将所述第一谐振电路的所述谐振频率及第二谐振电路的谐振频率分别校准为所 要谐振频率。
19. 根据权利要求15所述的方法，其中步骤（b)包含操作混频器电路以产生所述 同相信号及所述正交相位信号及操作双斩波电路，所述双斩波电路包含响应于第一斩波 信号而对校准电流进行斩波的第一斩波电路且还包含响应于第二斩波信号 cos (ω BBt)而对所述第一斩波电路的输出进行斩波的第二斩波电路，所述方法包含将所述 第二斩波电路的输出信号注入到所述窄带接口中。
20. -种用于减小包含同相信号通道及正交相位信号通道的集成电路收发器电路的功 率消耗且改进其动态范围的系统，所述系统包括： (a) 第一谐振电路，其耦合到第一放大器与介接电路之间的窄带接口，所述第一谐振电 路包含共同确定所述第一谐振电路的谐振频率的可编程第一电抗元件及第二电抗元件； (b) 用于将在一频率范围内的音调注入到所述第一谐振器电路中的构件及用于感测所 述同相信号及所述正交相位信号中的一者的最大振幅的构件；及 (c) 用于响应于所述振幅感测的结果而调整所述可编程第一电抗元件的电容以便将所 述第一谐振电路的所述谐振频率从错误值移位到所要谐振频率的构件。
【文档编号】H04B1/40GK104218970SQ201410242891
【公开日】2014年12月17日 申请日期:2014年6月3日 优先权日:2013年6月3日
【发明者】苏迪普托·查克拉博蒂 申请人:德州仪器公司