1.一种加/解密电路，其特征在于，包括：第一选择器、加/解密运算器、分配器、比较器及控制器，其中，
所述第一选择器的输入端分别与数据输入端及所述分配器的第一输出端连接，适于在所述控制器的控制下，选择相应的输入进行输出；
所述加/解密运算器的输入端与所述第一选择器的输出端连接，适于在所述控制器的控制下，对输入的数据执行加密运算或解密运算；所述加/解密运算器包括n个轮变换单元，适于在所述控制器的控制下，对所述第一选择器的输出执行N轮的轮变换加密/解密运算，n为自然数，且1≤n＜N，N为所述加/解密运算器对所述第一选择器的输出执行轮变换加密/解密运算的总次数；
所述分配器的输入端与所述加/解密运算器的输出端连接，适于在所述控制器的控制下，将所述加/解密运算器最终运算结果或中间运算结果通过对应的输出端进行输出，其中，所述分配器的第一输出端及第二输出端分别用于输出执行回旋校验所需的运算结果；
所述比较器的输入端分别与所述分配器的第一输出端及第二输出端连接，适于对所述第一输出端输出的数据与第二输出端输出的数据进行比较，并输出比较结果；
所述控制器适于控制所述第一选择器的输出，控制加/解密运算器对所述第一选择器的输出执行加密运算或解密运算，以及控制所述分配器将所述加/解密运算器的最终运算结果或中间运算结果通过对应的输出端进行输出。
2.如权利要求1所述的加/解密电路，其特征在于，所述加/解密运算器由一个轮变换单元组成，所述轮变换单元适于在所述控制器的控制下，对所述第一选择器的输出执行N轮的轮变换加密及解密运算。
3.如权利要求1所述的加/解密电路，其特征在于，所述加/解密运算单元由两个轮变换单元组成，所述两个轮变换单元适于在所述控制器的控制下，分别对所述第一选择器的输出执行N轮的轮变换加密或解密运算。
4.如权利要求1所述的加/解密电路，其特征在于，在2≤n＜N时，所述加/解密电路还包括：第二选择器，所述第二选择器的输入端分别与各个轮变换 单元的输出端连接，适于在所述控制器的控制下，选择相应轮变换单元的运算结果进行输出。
5.如权利要求1-4任一项所述的加/解密电路，其特征在于，当所述第一选择器输出为所述加/解密运算器第j轮轮变换运算结果时，所述加/解密运算器适于在所述控制器的控制下，对所述第j轮轮变换运算结果执行j-i轮的轮变换逆运算，其中，1≤i＜j≤N；
所述分配器适于在所述控制器的控制下，将所述第i轮轮变换运算的结果及对所述第j轮轮变换运算结果执行j-i轮的轮变换逆运算后的结果，通过对应的输出端输入至所述比较器进行比较。
6.如权利要求1-4任一项所述的加/解密电路，其特征在于，还包括：第三选择器，所述第三选择器的输入端分别与预设数据输出端及所述分配器的第三输出端连接，适于根据所述比较器的比较结果选择相应的输入进行输出，所述分配器的第三输出端适于输出第N轮轮变换加密运算或解密运算的结果，所述预设数据与所述分配器的第三输出端输出的数据不同。