技术总结
一种加/解密电路。所述加/解密电路包括：第一选择器、加/解密运算器、分配器、比较器及控制器，其中，所述分配器适于在所述控制器的控制下，将所述加/解密运算器最终运算结果或中间运算结果通过对应的输出端进行输出；所述比较器适于对所述第一输出端输出的数据与第二输出端输出的数据进行比较，并输出比较结果；所述控制器适于控制所述第一选择器的输出，控制加/解密运算器对所述第一选择器的输出执行加密运算或解密运算，以及控制所述分配器将所述加/解密运算器的最终运算结果或中间运算结果通过对应的输出端进行输出。应用所述加/解密电路减小电路面积。
技术研发人员：单伟君;刘丹;姜琨;李清;张纲;俞军;刘枫
受保护的技术使用者：上海复旦微电子集团股份有限公司
文档号码：201510753002
技术研发日：2015.11.07
技术公布日：2017.05.17