技术总结
本发明提供一种基于FPGA的HDLC收发控制器。该HDLC收发控制器包括：处理器接口模块、HDLC发送模块和HDLC接收模块。处理器接口模块用于为处理器提供接口，与处理器进行数据交换，控制HDLC发送模块和HDLC接收模块。HDLC发送模块用于接收处理器写入的数据并编码成HDLC帧，向与处理器通信的装置发送编码后的HDLC帧，HDLC接收模块用于接收与处理器通信的装置发送的HDLC帧并进行解码，存储解码后的数据，并向处理器发送中断信号以使处理器读取解码后的数据。本发明提供的基于FPGA的HDLC收发控制器，可兼容不同时序的处理器进行HDLC帧收发控制，不占用处理器的资源，通用性好。
技术研发人员：刘晨曦;杜振环;陈玉飞
受保护的技术使用者：中车大连电力牵引研发中心有限公司
文档号码：201510757573
技术研发日：2015.11.09
技术公布日：2017.05.17