一种ASK解调器的制作方法

本发明涉及信号处理领域，具体涉及一种ASK解调器。

背景技术：

随着集成电路技术的提升以及生物电子交叉学科的飞速发展，用于诊断与治疗各类疾病的生物器件不断涌现，如人工耳蜗、心脏起博器、深脑电刺激器、视网膜刺激假体、脊髓刺激器、脑电心电监视仪等。为保证植入设备的安全性，大多数采用可长期植入的生物医疗植入式芯片，其能量与数据的传输常常采用穿皮的电磁偶合方式。ASK调制方式具有简单易用的特点，因而被广泛应用于植入生物医疗设备的数据传输当中。

在诸多植入式芯片应用实例中，用于数据传输线圈对由眼内植入线圈与眼外线圈组成。在电刺激过程中，患者体位的改变将会引起两线圈对距离与平面夹角发生变化，从而引起两者偶合因子的极大的改变。线圈偶合因子的剧烈变化最终将导致接收端ASK信号幅度的极大变化。

一般的ASK解调器分为三个模块，包括放大模块、包络检测模块、比较模块，其中放大模块的输入端接收ASK调制信号，将ASK调制信号进行放大；包络检测模块的输入端与放大器模块的输出端连接，将放大后的ASK调制信号转换成包络信号；比较模块的第一输入端与包络检测模块的输出端连接，比较模块的第二输入端接收参考电平，将包络检测模块输出的包络信号与参考信号进行对比并输出数字信号。

当ASK信号幅度变化较大时，ASK信号经过包络检测以后有小幅度的包络信号出现，同时检测出的包络信号具有较大的直流偏移电压，该偏移电压会导致处理过程中的包络信号整体向上或向下平移，而比较模块的参考电平是一定的，这将导致幅度较小的包络信号整体出现在参考电平上端或者下端，最终使得ASK解调器无法从ASK信号中恢复数据。所以一般的ASK解调器只能对输入幅度变化较小的ASK信号进行解调。

因此，亟待一个具有宽输入幅度的ASK解调器，来克服上述缺陷。

技术实现要素：

本发明的目的是，提供一种具有宽输入幅度的ASK解调器，能够对无线数据传输中幅度剧烈变化的ASK信号进行解调与数据恢复。

为了达到上述目的，本发明的实施例采用如下技术方案：

提供一种ASK解调器，包括包络检测模块、低通滤波模块与比较模块；

所述包络检测模块用于对输入的ASK调制信号进行包络检测以得到包络信号；

所述低通滤波模块的输入端与所述包络检测模块的输出端连接，所述低通滤波模块用于对所述包络检测信号进行低通滤波以生成直流电平信号；

所述比较模块的第一输入端与所述包络检测模块的输出端连接，所述比较模块的第二输入端与所述低通滤波模块的输出端连接；所述比较模块用于将所述包络检测信号与所述直流电平信号进行对比，生成数字信号。

较佳的，所述ASK解调器还包括电压缓冲模块；所述电压缓冲模块的输入端与所述包络检测模块的输出端连接、所述电压缓冲模块的输出端分别与所述比较模块的第一输入端和所述低通滤波模块的输入端连接。

优选的，所述包络检测模块包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第一电阻、第二电阻、第一电容和第二电容；所述第一NMOS管的栅极与所述包络检测模块的输入端连接，所述第一NMOS管的漏极分别于所述第一PMOS管的漏极、所述第三PMOS管的栅极、所述第三PMOS管的漏极和所述第四PMOS管的栅极连接，所述第一NMOS管的源极分别与所述第二NMOS管的源极和所述第三NMOS管的漏极连接；所述第一PMOS管的源极分别与所述第二PMOS管的源极、所述第三PMOS管的源极、所述第四PMOS管的源极和电源正端连接，所述第一PMOS管的栅极分别与所述第二PMOS管的栅极、所述第二PMOS管的漏极和第二NMOS管的漏极连接；所述第二NMOS管的栅极分别与所述第一电阻的第二端、所述第一电容的第二端、所述第二电阻的第一端和所述第二电容的第一端连接；所述第三NMOS管的源极分别与所述第二电阻的第二端、所述第二电容的第二端和公共地连接，所述第三NMOS管的栅极与外界电流源连接；所述第四PMOS管的漏极分别与所述第一电阻的第一端、所述第一电容的第一端和所述包络检测模块的输出端连接。

较佳的，所述比较模块包括前级放大单元、裁决单元和输出缓冲单元；

所述前级放大单元的第一输入端与比较模块的第一输入端连接，所述前级放大单元的第二输入端与所述比较模块的第二输入端连接，所述前级放大单元的第一输出端与所述裁决单元的第一输入端连接，所述前级放大单元的第二输出端与所述裁决单元的第二输入端连接，所述裁决单元的第一输出端与所述输出缓冲单元的第一输入端连接，所述裁决单元的第二输出端与所述输出缓冲单元的第二输入端连接，所述输出缓冲单元的输出端与比较模块的输出端连接。

优选的，所述前级放大单元包括第五PMOS管、第六PMOS管、第四NMOS管、第五NMOS管、第六NMOS管；

所述第四NMOS管的栅极与所述前级放大单元的第二输入端连接，所述第四NMOS管的漏极分别与所述第五PMOS管的漏极、所述第五PMOS管的栅极和所述前级放大单元的第二输出端连接，所述第四NMOS管的源极分别与所述第五NMOS管的源极和所述第六NMOS管的漏极连接；所述第五NMOS管的栅极与所述前级放大单元的第一输入端连接，所述第五NMOS管的漏极分别与所述第六PMOS管的漏极、第六PMOS管的栅极和所述前级放大单元的第一输出端连接；所述第五PMOS管的源极分别与所述第六PMOS管的源极和电源正端连接；所述第六NMOS管的栅极与外界电流源连接，所述第六NMOS管的源极与公共地连接。

优选的，所述裁决单元包括第七PMOS管、第八PMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管；

所述第七PMOS管的栅极与所述裁决单元的第二输入端连接，所述第七PMOS管的源极分别与所述第八PMOS管的源极和电源正端连接，所述第七PMOS管的漏极分别与所述第七NMOS管的漏极、所述第八NMOS管的栅极、所述第九NMOS管的栅极、所述第九NMOS管的漏极和所述裁决单元的第二输出端连接；所述第八PMOS管的栅极与所述裁决单元的第一输入端连接，所述第八PMOS管的漏极分别与所述第八NMOS管的漏极、所述第十NMOS管的漏极、所述第十NMOS管的栅极、所述第七NMOS管的栅极和所述裁决单元的第一输出端连接；所述第十一NMOS管的栅极分别与所述第十一NMOS管的漏极、所述第七NMOS管的源极、所述第八NMOS管的源极、所述第九NMOS管的源极、所述第十NMOS管的源极连接，所述第十一NMOS管的源极与公共地连接。

优选的，所述输出缓冲单元包括第九PMOS管、第十PMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管和数字反向器；

所述第九PMOS管的源极分别与所述第十PMOS管的源极和电源正端连接，所述第九PMOS管的栅极分别与所述第十PMOS管的栅极、所述第九PMOS管的漏极、所述第十二NMOS管的漏极和所述第十三NMOS管的栅极连接；所述第十PMOS管的漏极分别与所述第十四NMOS管的漏极和所述数字反向器的输入端连接；所述第十二NMOS管的栅极与所述输出缓冲单元的第一输入端连接，所述第十二NMOS管的源极分别与所述第十三NMOS管的漏极和所述第十四NMOS管源极连接；所述第十三NMOS管的源极与公共地连接；所述第十四NMOS管的栅极与所述输出缓冲单元的第二输入端连接；所述数字反向器的输出端与所述输出缓冲单元的输出端连接。

较佳的，所述低通滤波模块为无源滤波型的低通滤波模块。

优选的，所述低通滤波模块包括第三电阻和第三电容；

所述第三电阻的第一端与所述低通滤波模块的输入端连接，所述第三电阻的第二端分别与所述低通滤波模块的输出端和所述第三电容的第一端连接，所述第三电容的第二端与公共地连接。

较佳的，所述电压缓冲模块包括集成运算放大器；所述集成运算放大器的同相输入端与所述电压缓冲模块的输入端，所述集成运算放大器的反相输入端分别与所述集成运算放大器的输出端和所述电压缓冲模块的输出端连接。

相比于现有技术，本发明的一种ASK解调器的有益效果在于：所述ASK解调器，包括包络检测模块、低通滤波模块与比较模块；所述包络检测模块用于对输入的ASK调制信号进行包络检测以得到包络检测信号；所述低通滤波模块的输入端与所述包络检测模块的输出端连接，所述低通滤波模块用于对所述包络检测信号进行低通滤波以生成直流电平信号；所述比较模块的第一输入端与所述包络检测模块的输出端连接，所述比较模块的第二输入端与所述低通滤波模块的输出端连接；所述比较模块用于将所述包络检测信号与所述直流电平信号进行对比，生成数字信号。通过在比较模块前增加低通滤波模块，使比较模块的参考电平能够跟随载波信号的幅度变化，使得ASK解调器能够在输入幅度剧烈变化的条件下还原出ASK信号的数据。

附图说明

图1是本发明实施例提供的一种ASK解调器的整体结构示意图；

图2是本发明实施例提供的包络检测模块的结构示意图；

图3是本发明实施例提供的比较模块的结构示意图；

图4是本发明实施例提供的低通滤波模块和电压缓冲模块的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1所示，其是本发明实施例提供的一种ASK解调器的整体结构示意图；所述ASK解调器，包括包络检测模块100、低通滤波模块200与比较模块300；

所述包络检测模块100用于对输入的ASK调制信号进行包络检测以得到包络检测信号；

所述低通滤波模块的输入端21与所述包络检测模块的输出端12连接，所述低通滤波模块200用于对所述包络检测信号进行低通滤波以生成直流电平信号；

所述比较模块的第一输入端31与所述包络检测模块的输出端12连接，所述比较模块的第二输入端32与所述低通滤波模块的输出端22连接；所述比较模块300用于将所述包络检测信号与所述直流电平信号进行对比，生成数字信号。

通过增加了低通滤波模块200使得后续比较器模块300的参考电平能够跟随包络信号的幅度变化而改变，让所述比较模块300的参考电平始终在包络信号的中心，避免了因为失调电压使得较小幅度的信号整体出现在参考电平一侧而使得ASK信号中的数字信号提取失败。

较佳的，所述ASK解调器还包括电压缓冲模块400；所述电压缓冲模块的输入端41与所述包络检测模块的输出端12连接、所述电压缓冲模块的输出端42分别与所述比较模块的第一输入端31和所述低通滤波模块的输入端21连接。增加所述电压缓冲模块400防止由包络检测模块传输的包络信号因为后级电路而被影响、改变，同时增加信号对后级电路的驱动能力。

如图2所示，其是本发明实施例提供的包络检测模块的结构示意图；所述包络检测模块100包括第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM3、第四PMOS管PM4、第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3、第一电阻R1、第二电阻R2、第一电容C1和第二电容C2；所述第一NMOS管NM1的栅极与所述包络检测模块的输入端11连接，所述第一NMOS管NM1的漏极分别于所述第一PMOS管PM1的漏极、所述第三PMOS管PM3的栅极、所述第三PMOS管PM3的漏极和所述第四PMOS管PM4的栅极连接，所述第一NMOS管NM1的源极分别与所述第二NMOS管NM2的源极和所述第三NMOS管NM3的漏极连接；所述第一PMOS管PM1的源极分别与所述第二PMOS管PM2的源极、所述第三PMOS管PM3的源极、所述第四PMOS管PM4的源极和电源正端VCC连接，所述第一PMOS管PM1的栅极分别与所述第二PMOS管PM2的栅极、所述第二PMOS管PM2的漏极和第二NMOS管NM2的漏极连接；所述第二NMOS管NM2的栅极分别与所述第一电阻R1的第二端、所述第一电容C1的第二端、所述第二电阻R2的第一端和所述第二电容C2的第一端连接；所述第三NMOS管NM3的源极分别与所述第二电阻R2的第二端、所述第二电容C2的第二端和公共地GND连接，所述第三NMOS管NM3的栅极与外界电流源连接；所述第四PMOS管PM4的漏极分别与所述第一电阻R1的第一端、所述第一电容C1的第一端和所述包络检测模块的输出端12连接。

本实施例的包络检测模块中的第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3、第一PMOS管PM1和第二PMOS管PM2组成了一个基本的差分放大器，电流镜第三PMOS管PM3和第四PMOS管PM4组成基本电流镜，第一电阻R1、第二电阻R2、第一电容C1、第二电容C2组成为低通滤波器。整个电路引入一个负反馈回路，第一电阻R1、第二电阻R2、第一电容C1、第二电容C2为反馈信号的检测电路，输出电压能够有效地跟踪输入信号中包络的变化。通过调节反馈网络中第一电阻R1、第二电阻R2、第一电容C1、第二电容C2的比值，可方便地改变电路的增益，并将该电路分别用于包络检测以及信号放大。

包络检测模块工作时具体为：当第一电阻R1的第二端没有被充电时，输出为0。如果包络检测模块的输入端电压大于第一电阻R1的第二端的电压，流经第一PMOS管PM1、第二PMOS管PM2的两支漏电流不再平衡，因而在第三PMOS管PM3上产生一个电流脉冲，并通过第四PMOS管PM4镜像并向第一电容C1的第一端的充电。当第一电阻R1的第二端的电压接近包络检测模块的输入端电压时，第一PMOS管PM1、第二PMOS管PM2的电流达到平衡，流经第三PMOS管PM3与第四PMOS管PM4的电流减少到0,这时第一电阻R1的第二端的电压将保持该值不变。当包络检测模块的输入端电压小于第一电阻R1的第二端的电压时，第三PMOS管PM3、第四PMOS管PM4电流镜电流为0，第一电容C1的第一端通过电阻向地放电。由第一电阻R1、第二电阻R2、第一电容C1、第二电容C2组成的低通滤波网络，将第一电阻R1的第二端的充放电速度限制在与信号包络的变化速率上，这样，第一电阻R1的第二端的电压就能很好地跟踪包络检测模块的输入端电压包络的缓变，而滤除载波信号。第一电阻R1、第二电阻R2、第一电容C1、第二电容C2的比值则决定了包络检测模块的输出端信号的幅度与第一电阻R1的第二端信号的幅度的比值，适当调节这些器件的参数可改变电路的放大倍数。

本实施例中的包络检测模块100拥有放大信号的功能，而且本实施例的包络检测模块100是先将包络信号从ASK信号中提取出来，再将包络信号进行放大，采取这种方法可以采用更大的放大倍数用于放大包络信号，这样对于解调较小幅度的ASK信号有利。对于较大幅度的ASK信号，由于在相同调制深度下大幅度信号的包络差值会更大，即使顶部包络饱和也能有很大的余度解调出来。

相比于普通的ASK解调电路，本实施例取消了单独的放大模块，能够较为明显的减少电路功率。

如图3所示，其是本发明实施例提供的比较模块的结构示意图；所述比较模块300包括前级放大单元310、裁决单元320和输出缓冲单元330；所述前级放大单元的第一输入端311与比较模块的第一输入端31连接，所述前级放大单元的第二输入端312与所述比较模块的第二输入端32连接，所述前级放大单元的第一输出端313与所述裁决单元的第一输入端321连接，所述前级放大单元的第二输出端314与所述裁决单元的第二输入端322连接，所述裁决单元的第一输出端323与所述输出缓冲单元的第一输入端331连接，所述裁决单元的第二输出端324与所述输出缓冲单元的第二输入端332连接，所述输出缓冲单元的输出端333与比较模块的输出端33连接。

比较器模块包括前级放大单元310、裁决单元320和输出缓冲单元330，其中前级放大单元310将输入的包络信号进行预放大；裁决单元320将放大过后的包络信号和参考电平引入，通过正反馈来判断输入信号的高低；输出缓冲单元330能够将所述裁决单元320的输出信号恢复成数字信号。

优选的，所述前级放大单元310包括第五PMOS管PM5、第六PMOS管PM6、第四NMOS管NM4、第五NMOS管NM5、第六NMOS管NM6；

所述第四NMOS管NM4的栅极与所述前级放大单元的第二输入端312连接，所述第四NMOS管NM4的漏极分别与所述第五PMOS管PM5的漏极、所述第五PMOS管PM5的栅极和所述前级放大单元的第二输出端314连接，所述第四NMOS管NM4的源极分别与所述第五NMOS管NM5的源极和所述第六NMOS管NM6的漏极连接；所述第五NMOS管NM5的栅极与所述前级放大单元的第一输入端311连接，所述第五NMOS管NM5的漏极分别与所述第六PMOS管PM6的漏极、第六PMOS管PM6的栅极和所述前级放大单元的第一输出端313连接；所述第五PMOS管PM5的源极分别与所述第六PMOS管PM6的源极和电源正端VCC连接；所述第六NMOS管NM6的栅极与外界电流源连接，所述第六NMOS管NM6的源极与公共地GND连接。

所述前级放大单元310将输入的包络信号进行预放大，因包络检波模块输出的包络信号叠加有与输入ASK信号幅度相关的直流电压偏移，如果对其直接比较，将会降低解调器的精度，为减小这种会导致精度降低的可能性，本实施例采取在所述前级放大单元接入包络检波模块输出的包络信号的同时也应该接入低通滤波模块输出的直流电平，使之减小对解调精度的影响。本实施例中所述前级放大单元的第一输入端311接收电压缓冲模块400输出的包络信号，所述前级放大单元的第二输入端312接收低通滤波模块200输出的参考电平信号，所述前级放大单元的第一输出端313输出经过放大处理后的包络信号，所述前级放大单元的第二输出端314输出经过相同放大处理后的参考电平信号。

优选的，所述裁决单元320包括第七PMOS管PM7、第八PMOS管PM8、第七NMOS管NM7、第八NMOS管NM8、第九NMOS管NM9、第十NMOS管NM10、第十一NMOS管NM11；

所述第七PMOS管PM7的栅极与所述裁决单元的第二输入端322连接，所述第七PMOS管PM7的源极分别与所述第八PMOS管PM8的源极和电源正端VCC连接，所述第七PMOS管PM7的漏极分别与所述第七NMOS管NM7的漏极、所述第八NMOS管NM8的栅极、所述第九NMOS管NM9的栅极、所述第九NMOS管NM9的漏极和所述裁决单元的第二输出端324连接；所述第八PMOS管PM8的栅极与所述裁决单元的第一输入端321连接，所述第八PMOS管PM8的漏极分别与所述第八NMOS管NM8的漏极、所述第十NMOS管NM10的漏极、所述第十NMOS管NM10的栅极、所述第七NMOS管NM7的栅极和所述裁决单元的第一输出端连接323；所述第十一NMOS管NM11的栅极分别与所述第十一NMOS管NM11的的漏极、所述第七NMOS管NM7的源极、所述第八NMOS管NM8的源极、所述第九NMOS管NM9的源极、所述第十NMOS管NM10的源极连接，所述第十一NMOS管NM11的源极与公共地GND连接。

所述裁决单元320将放大过后的包络信号和参考电平引入，通过正反馈来判断输入信号之间的电压高低，同时把信号的电压范围控制在输出缓冲单元330的输入共模电压范围内，这一处理相当于输出缓冲单元的预处理，增加输出缓冲单元330输出的数字信号的可读性。所述裁决单元的第一输入端321接收所述前级放大单元的第一输出端313输出经过放大处理后的包络信号，所述裁决单元的第二输入端322接收所述前级放大单元的第二输出端314输出经过放大处理后的参考电平信号，所述裁决单元的第一输出端323输出经过比较预处理后的包络信号，所述裁决单元的第二输出端324输出经过比较预处理后的参考电平信号。

优选的，所述输出缓冲单元330包括第九PMOS管PM9、第十PMOS管PM10、第十二NMOS管NM12、第十三NMOS管NM13、第十四NMOS管NM14和数字反向器Z；

所述第九PMOS管PM9的源极分别与所述第十PMOS管PM10的源极和电源正端VCC连接，所述第九PMOS管PM9的栅极分别与所述第十PMOS管PM10的栅极、所述第九PMOS管PM9的漏极、所述第十二NMOS管NM12的漏极和所述第十三NMOS管NM13的栅极连接；所述第十PMOS管PM10的漏极分别与所述第十四NMOS管NM14的漏极和所述数字反向器Z的输入端335连接；所述第十二NMOS管NM12的栅极与所述输出缓冲单元的第一输入端331连接，所述第十二NMOS管NM12的源极分别与所述第十三NMOS管NM13的漏极和所述第十四NMOS管NM14源极连接；所述第十三NMOS管NM13的源极与公共地GND连接；所述第十四NMOS管NM14的栅极与所述输出缓冲单元的第二输入端332连接；所述数字反向器的输出端336与所述输出缓冲单元的输出端333连接。

所述输出缓冲单元包括采用自偏置的差分放大器和数字反向器Z，其中所述采用自偏置的差分放大器将所述裁决单元的两端信号转换成单端信号，所述数字反向器将所述单端信号恢复成数字信号形式缓冲输出，并且能对输出的信号进行进一步的整形，以得到更完美的数字信号。所述输出缓冲单元330的第一输入端331接收所述裁决单元的第一输出端323输出经过比较预处理后的包络信号，所述输出缓冲单元的第二输入端331接收所述裁决单元的第二输出端324输出经过比较预处理后的参考电平信号，所述输出缓冲单元的输出端333输出ASK信号包含信息的数字信号。

如图4所示，其是本发明实施例提供的低通滤波模块和电压缓冲模块的结构示意图；所述低通滤波模块200为无源滤波型的低通滤波模块。相对于有源滤波型的低通滤波器拥有成本低、运行可靠性高、功耗低的优点。

优选的，所述低通滤波模块300包括第三电阻和第三电容；

所述第三电阻的第一端与所述低通滤波模块的输入端21连接，所述第三电阻的第二端分别与所述低通滤波模块的输出端22和所述第三电容的第一端连接，所述第三电容的第二端与公共地GND连接。本实施例采用RC无源滤波器，所述低通滤波模块的输入端接收电压缓冲模块输出的包络信号，所述低通滤波模块的输出端输出随ASK信号的幅度变化而改变的参考电平。必须注意的是，本低通滤波器模块必须具有较低的截止频率从而实现稳定的直流电平。

较佳的，所述电压缓冲模块包括集成运算放大器；所述集成运算放大器的同相输入端与所述电压缓冲模块的输入端41，所述集成运算放大器的反相输入端分别与所述集成运算放大器的输出端42和所述电压缓冲模块的输出端连接。采用集成运算放大器能够有效减小输入端和输出端之间信号发生变化的可能，同时能有效增加信号对后级电路的驱动能力。

相比于现有技术，本发明的一种ASK解调器的有益效果在于：所述ASK解调器，包括包络检测模块、低通滤波模块与比较模块；所述包络检测模块用于对输入的ASK调制信号进行包络检测以得到包络检测信号；所述低通滤波模块的输入端与所述包络检测模块的输出端连接，所述低通滤波模块用于对所述包络检测信号进行低通滤波以生成直流电平信号；所述比较模块的第一输入端与所述包络检测模块的输出端连接，所述比较模块的第二输入端与所述低通滤波模块的输出端连接；所述比较模块用于将所述包络检测信号与所述直流电平信号进行对比，生成数字信号。通过在比较模块前增加低通滤波模块，使比较模块的参考电平能够跟随载波信号的幅度变化，使得ASK解调器能够在输入幅度剧烈变化的条件下还原出ASK信号的数据。

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。