1.一种ASK解调器，其特征在于，包括包络检测模块、低通滤波模块与比较模块；
所述包络检测模块用于对输入的ASK调制信号进行包络检测以得到包络检测信号；
所述低通滤波模块的输入端与所述包络检测模块的输出端连接，所述低通滤波模块用于对所述包络检测信号进行低通滤波以生成直流电平信号；
所述比较模块的第一输入端与所述包络检测模块的输出端连接，所述比较模块的第二输入端与所述低通滤波模块的输出端连接；所述比较模块用于将所述包络检测信号与所述直流电平信号进行对比，生成数字信号。
2.如权利要求1所述的ASK解调器，其特征在于，所述ASK解调器还包括电压缓冲模块；所述电压缓冲模块的输入端与所述包络检测模块的输出端连接、所述电压缓冲模块的输出端分别与所述比较模块的第一输入端和所述低通滤波模块的输入端连接。
3.如权利要求2所述的ASK解调器，其特征在于，所述包络检测模块包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第一电阻、第二电阻、第一电容和第二电容；所述第一NMOS管的栅极与所述包络检测模块的输入端连接，所述第一NMOS管的漏极分别于所述第一PMOS管的漏极、所述第三PMOS管的栅极、所述第三PMOS管的漏极和所述第四PMOS管的栅极连接，所述第一NMOS管的源极分别与所述第二NMOS管的源极和所述第三NMOS管的漏极连接；所述第一PMOS管的源极分别与所述第二PMOS管的源极、所述第三PMOS管的源极、所述第四PMOS管的源极和电源正端连接，所述第一PMOS管的栅极分别与所述第二PMOS管的栅极、所述第二PMOS管的漏极和第二NMOS管的漏极连接；所述第二NMOS管的栅极分别与所述第一电阻的第二端、所述第一电容的第二端、所述第二电阻的第一端和所述第二电容的第一端连接；所述第三NMOS管的源极分别与所述第二电阻的第二端、所述第二电容的第二端和公共地连接，所述第三NMOS管的栅极与外界电流源连接；所述第四PMOS管的漏极分别与所述第一电阻的第一端、所述第一电容的第一端和所述包络检测模块的输出端连接。
4.如权利要求2所述的ASK解调器，其特征在于，所述比较模块包括前级放大单元、裁决单元和输出缓冲单元；
所述前级放大单元的第一输入端与比较模块的第一输入端连接，所述前级放大单元的第二输入端与所述比较模块的第二输入端连接，所述前级放大单元的第一输出端与所述裁决单元的第一输入端连接，所述前级放大单元的第二输出端与所述裁决单元的第二输入端连接，所述裁决单元的第一输出端与所述输出缓冲单元的第一输入端连接，所述裁决单元的第二输出端与所述输出缓冲单元的第二输入端连接，所述输出缓冲单元的输出端与比较模块的输出端连接。
5.如权利要求4所述的ASK解调器，其特征在于，所述前级放大单元包括第五PMOS管、第六PMOS管、第四NMOS管、第五NMOS管、第六NMOS管；
所述第四NMOS管的栅极与所述前级放大单元的第二输入端连接，所述第四NMOS管的漏极分别与所述第五PMOS管的漏极、所述第五PMOS管的栅极和所述前级放大单元的第二输出端连接，所述第四NMOS管的源极分别与所述第五NMOS管的源极和所述第六NMOS管的漏极连接；所述第五NMOS管的栅极与所述前级放大单元的第一输入端连接，所述第五NMOS管的漏极分别与所述第六PMOS管的漏极、第六PMOS管的栅极和所述前级放大单元的第一输出端连接；所述第五PMOS管的源极分别与所述第六PMOS管的源极和电源正端连接；所述第六NMOS管的栅极与外界电流源连接，所述第六NMOS管的源极与公共地连接。
6.如权利要求4所述的ASK解调器，其特征在于，所述裁决单元包括第七PMOS管、第八PMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管；
所述第七PMOS管的栅极与所述裁决单元的第二输入端连接，所述第七PMOS管的源极分别与所述第八PMOS管的源极和电源正端连接，所述第七PMOS管的漏极分别与所述第七NMOS管的漏极、所述第八NMOS管的栅极、所述第九NMOS管的栅极、所述第九NMOS管的漏极和所述裁决单元的第二输出端连接；所述第八PMOS管的栅极与所述裁决单元的第一输入端连接，所述第八PMOS管的漏极分别与所述第八NMOS管的漏极、所述第十NMOS管的漏极、所述第十NMOS管的栅极、所述第七NMOS管的栅极和所述裁决单元的第一输出端连接；所述第十一NMOS管的栅极分别与所述第十一NMOS管的的漏极、所述第七NMOS管的源极、所述第八NMOS管的源极、所述第九NMOS管的源极、所述第十NMOS管的源极连接，所述第十一NMOS管的源极与公共地连接。
7.如权利要求4所述的ASK解调器，其特征在于，所述输出缓冲单元包括第九PMOS管、第十PMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管和数字反向器；
所述第九PMOS管的源极分别与所述第十PMOS管的源极和电源正端连接，所述第九PMOS管的栅极分别与所述第十PMOS管的栅极、所述第九PMOS管的漏极、所述第十二NMOS管的漏极和所述第十三NMOS管的栅极连接；所述第十PMOS管的漏极分别与所述第十四NMOS管的漏极和所述数字反向器的输入端连接；所述第十二NMOS管的栅极与所述输出缓冲单元的第一输入端连接，所述第十二NMOS管的源极分别与所述第十三NMOS管的漏极和所述第十四NMOS管源极连接；所述第十三NMOS管的源极与公共地连接；所述第十四NMOS管的栅极与所述输出缓冲单元的第二输入端连接；所述数字反向器的输出端与所述输出缓冲单元的输出端连接。
8.如权利要求2所述的ASK解调器，其特征在于，所述低通滤波模块为无源滤波型的低通滤波模块。
9.如权利要求8所述的ASK解调器，其特征在于，所述低通滤波模块包括第三电阻和第三电容；
所述第三电阻的第一端与所述低通滤波模块的输入端连接，所述第三电阻的第二端分别与所述低通滤波模块的输出端和所述第三电容的第一端连接，所述第三电容的第二端与公共地连接。
10.如权利要求2所述的ASK解调器，其特征在于，所述电压缓冲模块包括集成运算放大器；所述集成运算放大器的同相输入端与所述电压缓冲模块的输入端，所述集成运算放大器的反相输入端分别与所述集成运算放大器的输出端和所述电压缓冲模块的输出端连接。