本实用新型涉及通信领域，特别是一种基于PCMCIA接口的1553B总线测试系统。
背景技术：
1553B总线是当前主流的航电总线协议标准，其广泛应用于航空航天、武器装备等领域中。在1553B航电总线的测试设备中，并存多种物理接口的总线测试模块，诸如PCI、CPCI、PC104、PCMCIA等。其中PCMCIA接口模块因体积小巧，便于携带而广泛应用于便携式测试设备中。
但当前多数基于PCMCIA接口设计的1553B总线测试模块均存在设备散热性不好，导致工作过程中容易出现模块停止工作的情况，以及在部分操作系统中，如Windows2000下不能分配到足够系统资源，从而无法使用模块等现象的出现。
技术实现要素：
本实用新型的发明目的在于：针对上述存在的问题，提供一种新的测试系统，妥善解决在部分操作系统中无法获取足够资源的问题，同时有效降低模块发热量，从而具备更宽的温度适应范围。
一种基于PCMCIA接口的1553B总线测试系统，其特征在于，所述系统包括：FPGA、SRAM、DSP处理器、PCMCIA接口和1553B接口芯片；所述FPGA分别信号连接于SRAM、DSP处理器、PCMCIA接口和1553B接口芯片。
进一步的，所述FPGA包括：1553IP核和总线仲裁器；所述1553IP核分别信号连接于DSP处理器和1553B接口芯片；所述总线仲裁器分别信号连接于SRAM和PCMCIA接口。
采用上述技术方案，本实用新型采用了16位数据线，在保证了32位的操作系统能够获取足够资源的情况下，同时保证了的老的16位操作系统同样能够获取足够的系统资源。
进一步的，所述PCMCIA的数据总线、地址总线和控制总线均分别与FPGA连接；所述PCMCIA接口的数据总线、地址总线和控制总线均分别与FPGA连接；所述DSP的数据总线、地址总线和控制总线均分别与FPGA连接。
采用上述技术方案，FPGA负责1553B接口芯片的数据收发和SRAM总线访问仲裁；DSP负责1553B接口芯片的功能控制，并通过SRAM与上位机进行数据交互。
进一步的，所述FPGA的型号为：XC6SLX45(T)-3CSG324I。
进一步的，所述DSP处理器的型号选型为：TMS320F2812GHHA。
进一步的，所述SRAM由两片IS61WV102416BLL-10MI构成，容量共4MB。
采用上述技术方案，SRAM实行分页访问，每16KB作为一页，DSP要访问SRAM时，需要先通知FPGA要访问哪一个分页。
进一步的，所述SRAM作为共享存储器，用于DSP和上位机共同访问；所述上位机通过PCMCIA接口访问SRAM；DSP通过XINTF接口访问SRAM。
本实用新型采用的技术方案如下：
综上所述，由于采用了上述技术方案，本实用新型的有益效果是：
1、功耗较低：整体设计方案功耗较低，同时器件选型充分考虑发热量，从而具备更宽的温度适应范围。
2、支持性好：设计采用16位数据线方式，对当前主流操作系统和老旧操作系统均能很好的支持。
3、具备高效的总线访问仲裁：DSP的总线仲裁器实现主机端和DSP端对SRAM的有效访问。
4、可并行访问运行：通过PCMCIA接口可能存在的并行访问转化为串行访问，保证SRAM访问的正确性。
附图说明
图1是本实用新型的一种基于PCMCIA接口的1553B总线测试系统的系统结构示意图。
具体实施方式
下面结合附图，对本实用新型作详细的说明。
为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
如图1所示，一种基于PCMCIA接口的1553B总线测试系统，其特征在于，所述系统包括：FPGA、SRAM、DSP处理器、PCMCIA接口和1553B接口芯片；所述FPGA分别信号连接于SRAM、DSP处理器、PCMCIA接口和1553B接口芯片。
进一步的，所述FPGA包括：1553IP核和总线仲裁器；所述1553IP核分别信号连接于DSP处理器和1553B接口芯片；所述总线仲裁器分别信号连接于SRAM和PCMCIA接口。
采用上述技术方案，本实用新型采用了16位数据线，在保证了32位新的操作系统能够获取足够资源的情况下，同时保证了的老的16位操作系统同样能够获取足够的系统资源。
进一步的，所述PCMCIA的数据总线、地址总线和控制总线均分别与FPGA连接；所述PCMCIA接口的数据总线、地址总线和控制总线均分别与FPGA连接；所述DSP的数据总线、地址总线和控制总线均分别与FPGA连接。
采用上述技术方案，FPGA负责1553B接口芯片的数据收发和SRAM总线访问仲裁；DSP负责1553B接口芯片的功能控制，并通过SRAM与上位机进行数据交互。
进一步的，所述FPGA的型号为：XC6SLX45(T)-3CSG324I。
进一步的，所述DSP处理器的型号选型为：TMS320F2812GHHA。
进一步的，所述SRAM由两片IS61WV102416BLL-10MI构成，容量共4MB。
采用上述技术方案，SRAM实行分页访问，每16KB作为一页，DSP要访问SRAM时，需要先通知FPGA要访问哪一个分页。
进一步的，所述SRAM作为共享存储器，用于DSP和上位机共同访问；所述上位机通过PCMCIA接口访问SRAM；DSP通过XINTF接口访问SRAM。
以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。