本发明涉及视频传输领域，特别涉及一种接收器及信号传输方法。
背景技术：
：：随着液晶电视、平板电脑、手机等显示设备的屏幕向大尺寸发展，显示设备呈现的视频图像也需要发生一系列的改变，比如视频图像由低分辨率改变为高分辨率，由低色域改变为高色域，由低帧频改变为高帧频等，这一系列的改变导致需要传输的视频图像的像素率大幅提升，视频图像信号的数据量也越来越庞大，因此vbo(v-by-one，图像传输数字接口标准)接收器应运而生。vbo接收器使用差分线传输视频图像信号，一组差分线对应一lane(通道)，最高数据传输速率达到4gbps，解决了视频图像信号传输过程中的带宽问题，传输的视频图像信号的差分线对数减少，因此传输视频图像信号的连接线及接口的数量也相应减少，达到了降低视频图像信号传输过程成本的目的。vbo接收器包括vborxphy(v-by-onereceivexphysicallayer，vbo接收端物理层)及vbo接收数字控制器，其中vborxphy用于将视频图像信号由串行信号转变为并行信号，并从串行信号中恢复出恢复时钟，vbo接收数字控制器实现确定byte(字节)边界、8b/10b(8bit/10bit)解码、解扰以及unpacker(解包)，最终得到视频图像。vborxphy将转变得到的并行信号发送至vbo接收数字控制器中时，由于ssc(spreadspectrumclocking，扩频时钟)、pcb(printedcircuitboard，印制电路板)布线长度差异以及前端发送的视频图像信号中数据的差别，导致并行信号的多lane之间存在数据偏差。为了将数据偏差对齐，现有vbo接收控制器不区分导致lane之间数据偏差的原因，使用一组异步fifo(firstinfirstout，先进先出)来同步lane与lane之间的数据偏差，由于异步fifo从数据半满的时候才开始读取数据，也即异步fifo内数据存储至一半时，才开始读取多lane中的数据进行数据对齐，因此数据偏差对齐最大只能对齐多lane中一半数量的lane与lane之间的数据偏差，使设计不够灵活，造成资源浪费。而且在进行数据对齐时，使用多个lane中任一lane的恢复时钟进行数据对齐，为了避免数据采样错误，需要保证多个lane的恢复时钟之间的数据偏差很小，增加了时做时序收敛的难度。技术实现要素：为克服相关技术中存在的问题，本发明提供一种接收器及信号传输方法。根据本发明实施例的第一方面，提供一种接收器，所述接收器包括：物理层模块、至少一个vbo协议数据通路模块、通道对齐模块及视频数据对齐模块；所述物理层模块用于接收发送器发送的vbo信号，将所述vbo信号转换为并行数据，并从所述vbo信号中恢复出链接时钟，将所述并行数据发送至所述至少一个vbo协议数据通路模块；所述vbo协议数据通路模块用于接收所述并行数据，将所述并行数据同步至像素时钟域，将所述并行数据进行协议解析，将所述至少一个vbo协议数据通路模块解析的并行数据进行对齐处理；所述通道对齐模块用于对所述至少一个vbo协议数据通路模块中传输的并行数据和控制字d/k信号进行对齐处理，并将对齐处理后的并行数据和d/k信号返回给所述至少一个vbo协议数据通路模块，并由所述至少一个vbo协议数据通路模块进行处理，得到多路视频数据；所述视频数据对齐模块用于对所述多路视频数据进行对齐处理，得到有效对齐视频数据。在另一个实施例中，所述接收器还包括：复位管理模块、时钟频率统计模块、通道交换模块、3d逻辑模块；所述复位管理模块与所述接收端链接监测模块、所述物理层模块相连，所述时钟频率统计模块与所述至少一个vbo协议数据通路模块中每一个vbo协议数据通路模块相连，所述通道交换模块与所述视频数据对齐模块相连，所述3d逻辑模块与所述通道交换模块相连；所述复位管理模块用于在工作过程中发生异常时，生成控制所述物理层模块进入时钟数据恢复cdr阶段的控制信号；所述时钟频率统计模块用于以所述接收器配置时钟域的基准脉冲为参考，统计链接时钟域与像素时钟域的频率；所述通道交换模块用于对所述视频数据对齐模块输出的所述对齐视频数据中的多路视频数据进行位置交换，得到输出视频数据，保证所述输出视频数据与所述vbo信号包括的视频数据的一致；所述3d逻辑模块用于接收所述通道交换模块发送的所述输出视频数据，并从所述输出视频数据中抽取出3den信号与3dlr信号。在另一个实施例中，每一个所述vbo协议数据通路模块均包括：字节边界单元、8b/10b解码单元、解扰单元、字节转换单元、通道对齐时钟同步单元、解包单元、cdr检测单元、链接时钟检测单元；所述字节边界单元与所述物理层模块、所述8b/10b解码单元相连，所述解扰单元与所述8b/10b解码单元相连，所述字节转换单元与所述解扰单元相连，所述通道对齐时钟同步单元与所述字节转换单元、所述通道对齐模块相连，所述解包单元与所述通道对齐时钟同步单元相连，所述cdr检测单元与所述物理层模块、所述接收端链接检测模块相连，所述链接时钟监测单元与所述接收端链接监测模块相连；所述字节边界单元用于接收所述物理层模块发送的所述并行数据，并确定所述并行数据的码流中的字节边界，根据所述字节边界从所述码流中抽取出正确的10bit并行数据，将所述10bit并行数据发送至所述8b/10b解码单元；所述8b/10b解码单元用于接收所述字节边界单元发送的所述10bit并行数据，根据8b/10b编码标准进行解码，将所述10bit并行数据转换为8bit并行数据，并生成d/k信号，将所述8bit并行数据和所述d/k信号发送至解扰单元；所述解扰单元用于接收所述8b/10b解码单元发送的所述8bit并行数据和所述d/k信号，将所述8bit并行数据进行解扰生成字节流，并将所述字节流和所述d/k信号发送至所述字节转换单元；所述字节转换单元用于接收所述解扰单元发送的所述字节流，检测接收到的所述并行数据的字节模式，根据所述字节模式对所述字节流做串行转并行处理，生成目标并行数据，将所述目标并行数据和所述d/k信号发送至所述通道对齐时钟同步单元；所述通道对齐时钟同步单元用于接收所述字节转换单元发送的所述目标并行数据，将所述目标并行数据同步到像素时钟域，以及将所述目标并行数据和所述d/k信号发送至所述通道对齐模块，由所述通道对齐模块对至少一个vbo协议数据通路模块中的所述目标并行数据和所述d/k信号进行对齐处理，并将所述对齐处理后的所述d/k信号返回给所述通道对齐时钟同步单元，得到目标字节数据；所述解包单元用于将所述目标字节数据解码为所述视频数据，所述视频数据至少包括像素数据、控制数据及同步信号；所述cdr检测单元用于检测接收到的cdr数据是否符合vbo协议要求的序列，得到序列检测结果，将所述序列检测结果发送至所述接收端链接监测模块，以使所述接收端链接监测模块根据所述序列检测结果生成所述lockn信号及所述htpdn信号；所述链接时钟检测单元用于检测所述链路时钟是否稳定，基于所述链路时钟的状态确定是否可以进入正常的vbo信号解码工作模式。根据本发明实施例的第二方面，提供一种信号传输方法，所述方法应用于接收器，所述接收器包括：物理层模块、至少一个vbo协议数据通路模块、接收端链接监测模块、通道对齐模块及视频数据对齐模块；其中，所述物理层模块与所述至少一个vbo协议数据通路模块和接收端链接监测模块相连，所述至少一个vbo协议数据通路模块中的每一个vbo协议数据通路模块均与所述接收端链接监测模块、所述通道对齐模块及所述视频数据对齐模块相连；所述方法包括：物理层模块接收发送器发送的vbo信号，将所述vbo信号转换为并行数据，并从所述vbo信号中恢复出链接时钟，将所述并行数据发送至至少一个vbo协议数据通路模块中的每一个vbo协议数据通路模块进行协议解析；所述至少一个vbo协议数据通路模块和接收端链接监测模块将所述并行数据同步至像素时钟域，将所述并行数据进行协议解析，并将协议解析后的并行数据进行对齐处理；所述至少一个vbo协议数据通路模块和通道对齐模块对所述并行数据进行对齐处理，并将对齐处理后的并行数据进行解码处理，得到多路视频数据；视频数据对齐模块对所述多路视频数据进行对齐处理，得到有效对齐视频数据。在另一个实施例中，所述物理层模块接收所述发送器发送的vbo信号，将所述vbo信号转换为并行数据，并从所述vbo信号中恢复出链接时钟，将所述并行数据发送至至少一个vbo协议数据通路模块中的每一个vbo协议数据通路模块之后，所述方法还包括：接收发送器发送的cdr数据，检测所述cdr数据是否符合vbo协议要求的序列，得到序列检测结果；对所述链接时钟域进行时钟频率及稳定性检测，得出链接时钟检测结果；对所述像素时钟域进行时钟频率及稳定性检测，得到像素时钟检测结果；将所述序列检测结果、所述链接时钟检测结果和所述像素时钟检测结果发送至接收端链接监测模块，以使所述接收端链接监测模块对接收到的所述序列检测结果、所述链接时钟检测结果和所述像素时钟检测结果进行统计，判断所述接收器能否进入正常的解码工作模式。在另一个实施例中，所述将所述序列检测结果、所述链接时钟检测结果和所述像素时钟检测结果发送至接收端链接监测模块，以使所述接收端链接监测模块对接收到的所述序列检测结果、所述链接时钟检测结果和所述像素时钟检测结果进行统计，判断所述接收器能否进入正常的解码工作模式包括：所述接收端链接监测模块生成lockn信号及htpdn信号；当所述接收器进入复位状态时，所述接收端链接监测模块进入第一工作状态，其中，所述lockn信号及所述htpdn信号的取值均为第一数值；当所述接收端链接监测模块的所述第一工作状态结束时，所述接收端链接监测模块进入第二工作状态，将所述htpdn信号的取值置为第二数值；当所述接收端链接监测模块的所述第二工作状态结束时，将所述lockn信号的取值置为第二数值，所述接收端链接监测模块进入第三工作状态；当所述接收端链接监测模块的所述第三工作状态结束，所述接收端链接监测模块进入第四工作状态，若工作过程中所述接收器未出现工作异常，则所述接收端链接监测模块将保持第四工作状态；其中所述第四工作状态为正常的解码工作模式。在另一个实施例中，所述当所述接收端链接监测模块的所述第一工作状态结束时，所述接收端链接监测模块进入第二工作状态，将所述htpdn信号的取值置为第二数值包括：所述接收端链接监测模块将所述htpdn信号发送至发送器；所述发送器接收所述接收端链接监测模块发送的所述htpdn信号，并向所述接收器发送cdr数据；所述接收器接收所述发送器发送的cdr数据，检测所述cdr数据是否符合vbo协议要求的序列，得到所述序列检测结果；当所述检测完毕时，所述接收端链接监测模块的所述第二工作状态结束。在另一个实施例中，所述当所述接收端链接监测模块的所述第二工作状态结束时，将所述lockn信号的取值置为第二数值，所述接收端链接监测模块进入第三工作状态包括：若所述序列检测结果为稳定状态，则所述接收端链接监测模块将所述lockn信号的取值置为第二数值，并将所述lockn信号发送至所述发送器；所述发送器接收所述接收端链接监测模块发送的取值为第二数值的所述lockn信号后，向所述vbo协议数据通路模块发送对齐数据，所述vbo协议数据通路模块根据所述对齐数据进行至少一个所述vbo协议数据通路模块的所述多路并行数据之间的第一数据偏差进行对齐处理，得到目标字节数据；当至少一个所述vbo协议数据通路模块的并行数据之间的第一数据偏差对齐结束时，所述接收端链接监测模块的第三工作状态结束。在另一个实施例中，所述当所述接收端链接监测模块的所述第二工作状态结束时，将所述lockn信号的取值置为第二数值，所述接收端链接监测模块进入第三工作状态还包括：若所述序列检测结果为非稳定状态，则所述lockn信号的取值保持为第一数值，所述接收端链接监测模块将所述lockn信号发送至所述发送器；所述发送器接收所述接收端链接监测模块发送的取值为第一数值的lockn信号后，重新向所述接收器发送所述cdr数据，由所述接收端链接监测模块根据所述cdr数据重新对所述cdr数据进行检测，得到序列检测结果。在另一个实施例中，所述当所述接收端链接监测模块的所述第三工作状态结束，所述接收端链接监测模块进入第四工作状态，若工作过程中所述接收器未出现工作异常，则所述接收端链接监测模块将保持第四工作状态包括：当所述接收端链接监测模块检测到所述接收器出现异常时，所述接收端链接监测模块结束第四工作状态，进入第二工作状态；其中，所述接收器出现的异常至少包括所述链接时钟域不稳定、所述8b/10b解码单元检测到接收数据异常、所述像素时钟域不稳定及所述通道对齐时钟同步单元工作异常。在另一个实施例中，所述至少一个vbo协议数据通路模块和所述通道对齐模块对所述并行数据进行对齐处理，并将对齐处理后的并行数据进行处理，得到多路视频数据包括：所述至少一个vbo协议数据通路模块中的至少一个所述通道对齐时钟同步单元将至少一个所述d/k信号发送至所述通道对齐模块，每一个所述d/k信号均存在至少一个上升沿；基于至少一个所述d/k信号的第一个上升沿，所述通道对齐模块对齐至少一个所述第一个上升沿，选择接收次序排在末位的第一个上升沿对应的d/k信号作为对齐d/k信号，将至少一个所述d/k信号与所述对齐d/k信号进行对齐输出，输出对齐后的d/k信号，并将所述对齐后的d/k信号发送至所述通道对齐时钟同步单元；所述通道对齐时钟同步单元根据所述对齐后的d/k信号生成读数据使能信号；根据所述读数据使能信号，所述通道对齐时钟同步单元对所述并行数据进行存储读取，完成所述vbo协议数据通路模块的所述并行数据的第一数据偏差进行对齐处理，得到多路视频数据。在另一个实施例中，所述视频数据对齐模块对所述视频数据进行对齐处理，得到有效对齐视频数据包括：所述视频数据对齐模块选择一组同步fifo，其中，至少一个所述vbo协议数据通路模块中的每一个vbo协议数据通路模块使用一个所述同步fifo；至少一个所述多路视频数据中的每一个视频数据均存在至少一个上升沿；基于少一个所述多路视频数据的第一个上升沿，所述视频数据对齐模块对齐所述至少一个第一个上升沿，选择接收次序排在末位的第一个上升沿对应的视频数据作为视频数据读信号；所述同步fifo根据所述视频数据读信号对至少一个所述多路视频数据进行存储读取，完成至少一个所述vbo协议数据通路模块的所述多路视频数据的第二数据偏差的对齐处理，得到有效对齐视频数据。本发明的实施例提供的技术方案可以包括以下有益效果：通过使用vbo协议数据通路模块和通道对齐模块对多路并行数据进行对齐，之后将vbo协议数据通路模块协议解析得到的视频数据通过视频对齐模块完成多路视频数据对齐操作，将对齐操作分两个阶段进行，使得对齐操作更加灵活，避免了对信号资源的浪费。应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。附图说明此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。图1是根据一示例性实施例示出的一种接收器的结构示意图；图2是根据一示例性实施例示出的一种接收器的结构示意图；图3a是根据一示例性实施例示出的一种信号传输方法的流程图；图3b是根据一示例性实施例示出的一种信号传输方法的流程图；图3c是根据一示例性实施例示出的一种接收器工作状态跳转图；图3d是根据一示例性实施例示出的一种接收器数据传输示意图；图3e是根据一示例性实施例示出的一种接收器数据传输示意图。具体实施方式这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本发明相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本发明的一些方面相一致的装置和方法的例子。图1是根据一示例性实施例示出的一种接收器的结构示意图，如图1所示，该接收器包括：物理层模块101、至少一个vbo协议数据通路模块102、接收端链接监测模块103、通道对齐模块104、视频数据对齐模块105、复位管理模块106、时钟频率统计模块107、通道交换模块108、3d逻辑模块109。其中，物理层模块与至少一个vbo协议数据通路模块和接收端链接监测模块相连，至少一个vbo协议数据通路模块中的每一个vbo协议数据通路模块均与接收端链接监测模块、通道对齐模块及视频数据对齐模块相连，复位管理模块与接收端链接监测模块、物理层模块相连，时钟频率统计模块与至少一个vbo协议数据通路模块中每一个vbo协议数据通路模块相连，通道交换模块与视频数据对齐模块相连，3d逻辑模块与通道交换模块相连。物理层模块101物理层模块101也即为vborxphy，用于接收发送器发送的vbo信号，将vbo信号转换为并行数据，并从vbo信号中恢复出链接时钟，将并行数据发送至至少一个vbo协议数据通路模块中的每一个vbo协议数据通路模块。vbo协议数据通路模块102参见图2，vbo协议数据通路模块102也即为vborxch，包括字节边界单元1021、8b/10b解码单元1022、解扰单元1023、字节转换单元1024、通道对齐时钟同步单元1025、解包单元1026、cdr检测单元1027、链接时钟检测单元1028，vbo协议数据通路模块用于接收物理层模块发送的并行数据，将并行数据同步至像素时钟域，将并行数据进行协议解析，将至少一个vbo协议数据通路模块解析的并行数据进行对齐处理。其中，在每一个vbo协议数据通路模块中，字节边界单元与物理层模块、8b/10b解码单元相连，解扰单元与8b/10b解码单元相连，字节转换单元与解扰单元相连，通道对齐时钟同步单元与字节转换单元、通道对齐模块相连，解包单元与通道对齐时钟同步单元相连，cdr检测单元与物理层模块、接收端链接检测模块相连，链接时钟监测单元与接收端链接监测模块相连。字节边界单元1021也即为byte_bndry，用于接收物理层模块发送的并行数据，并确定并行数据的码流中的字节边界，根据字节边界从码流中抽取出正确的10bit并行数据，将10bit并行数据发送至8b/10b解码单元。8b/10b解码单元1022也即为8b/10bdecoder，用于接收字节边界单元发送的10bit并行数据，根据8b/10b编码标准进行解码，将10bit并行数据转换为8bit并行数据，并生成d/k信号，将8bit并行数据和d/k信号发送至解扰单元。解扰单元1023也即为descrambler，用于接收8b/10b解码单元发送8bit并行数据和d/k信号，将8bit并行数据进行解扰生成字节流，并将字节流和d/k信号发送至字节转换单元。字节转换单元1024也即为mds2p，用于接收解扰单元发送的字节流，检测接收到的并行数据的字节模式，根据字节模式对字节流做串行转并行处理，生成目标并行数据，将目标并行数据和d/k信号发送至通道对齐时钟同步单元。通道对齐时钟同步单元1025也即为lane_alsscafifo，用于接收字节转换单元发送的同步于链接时钟域的目标并行数据，将目标并行数据同步到像素时钟域，以及将目标并行数据和d/k信号发送至通道对齐模块，由通道对齐模块对至少一个vbo协议数据通路模块中的目标并行数据和d/k信号进行对齐处理，并将对齐处理后的d/k信号返回给通道对齐时钟同步单元，控制此模块送出对齐的数据，完成多通道之间数据对齐工作，得到目标字节数据。解包单元1026也即为unpacker，用于将目标字节数据解码为一路视频数据，一路视频数据至少包括像素数据、控制数据及同步信号。cdr检测单元1027也即为cdr_det，用于检测cdrtraining阶段接收到的cdr数据是否为vbo协议要求的序列，得到序列检测结果，将序列检测结果发送至接收端链接监测模块，以使接收端链接监测模块根据序列检测结果生成lockn信号及htpdn信号。链接时钟检测单元1028也即为clock_stable_det，用于检测输入的链路时钟是否稳定，当输入的链路时钟稳定时才可以进入正常的vbo信号解码工作模式。接收端链接监测模块103接收端链接监测模块103也即为rxlinkmonitor，该模块为整个vbo接收控制器的控制中心，用于生成锁检测信号lockn信号及热检测信号htpdn信号，lockn信号及htpdn信号用于接收端链接监测模块与发送器进行交互，并控制接收器内部工作状态的跳转。通道对齐模块104通道对齐模块104也即为lane_aln，用于将至少一个vbo协议数据通路模块中解析的并行数据和d/k信号进行对齐处理，并将对齐处理后的并行数据和d/k信号返回给至少一个vbo协议数据通路的通道对齐时钟同步单元，以使vbo接收控制器输出通道间对齐的目标字节数据。视频数据对齐模块105视频数据对齐模块105也即为videoalign，用于对至少一个vbo协议数据通路模块输出的多路视频数据进行对齐处理，得到有效对齐视频数据。复位管理模块106复位管理模块106也即为rst_mgr，用于在工作过程中发生异常时，生成控制物理层模块进入时钟数据恢复cdr阶段的控制信号。时钟频率统计模块107时钟频率统计模块107也即为clk_freq_unit，用于以所述接收器配置时钟的基准脉冲为参考，统计链接时钟与像素时钟的频率。通道交换模块108通道交换模块108也即为sw，用于对视频数据对齐模块输出的对齐视频数据中的多路视频数据进行位置交换，实现多通道任意交换。3d逻辑模块1093d逻辑模块109也即为3dlogic，用于接收通道交换模块发送的输出视频数据，并从输出视频数据中抽取出3den信号与3dlr信号。本发明实施例提供的接收器，通过使用vbo协议数据通路模块和通道对齐模块对多路并行数据进行对齐，之后将vbo协议数据通路模块协议解析得到的视频数据通过视频对齐模块完成多路视频数据对齐操作，将对齐操作分两个阶段进行，使得对齐操作更加灵活，避免了对信号资源的浪费。图3a是根据一示例性实施例示出的一种信号传输方法的流程图。参照图3a，该方法应用于接收器，该方法包括以下步骤。在步骤301中，物理层模块接收发送器发送的vbo信号，将vbo信号转换为并行数据，并从vbo信号中恢复出链路时钟，将并行数据发送至至少一个vbo协议数据通路模块中的每一个vbo协议数据通路模块。在步骤302中，cdr检测单元在cdrtraining阶段接收发送器发送的cdr数据，检测接收到的cdr数据是否为vbo协议要求的序列，得到序列检测结果，将序列检测结果发送至接收端链接监测模块。在步骤303中，接收端链接监测模块基于链接时钟域，控制至少一个vbo协议数据通路模块将并行数据由链接时钟域同步至像素时钟域，并由至少一个vbo协议数据通路模块与通道对齐模块将并行数据进行对齐处理。在本发明实施例中，参见图3b，将并行数据进行对齐处理时，可以通过执行下述步骤3031至步骤3039实现。在步骤3031中，每一个vbo协议数据通路模块中的字节边界单元接收物理层模块发送的并行数据，字节边界单元确定并行数据的码流中的字节边界，根据字节边界从码流中抽取出正确的10bit并行数据，将10bit并行数据发送至8b/10b解码单元。在步骤3032中，接收端链接监测模块对接收到的序列检测结果进行统计，判断接收器能否进入正常的解码工作模式。在本发明实施例中，在判断接收器能否进入正常的解码工作模式时，可以通过执行下述步骤一至步骤五实现。步骤一、接收端链接监测模块生成lockn信号及htpdn信号。步骤二、当接收器进入复位状态时，接收端链接监测模块进入第一工作状态，其中，lockn信号及htpdn信号的取值均为第一数值。步骤三、当接收端链接监测模块的第一工作状态结束时，接收端链接监测模块进入第二工作状态，将htpdn信号的取值置为第二数值。在本发明实施例中，接收端链接监测模块将htpdn信号发送至发送器，发送器接收接收端链接监测模块发送的htpdn信号，并向接收器接口发送cdr数据，接收器接收发送器发送的cdr数据，由cdr检测单元检测接收到的cdr数据是否为vbo协议要求的序列，得到序列检测结果，将序列检测结果发送至接收端链接监测模块，由接收端链接监测模块根据序列检测结果进行工作状态跳转；当接收到的序列检测结果指示当前工作环境稳定时，接收端链接监测模块的第二工作状态结束。其中，vbo协议要求的序列可为d10.2(0101010101序列或1010101010序列)。步骤四、当接收端链接监测模块的第二工作状态结束时，将lockn信号的取值置为第二数值，接收端链接监测模块进入第三工作状态。在本发明实施例中，若序列检测结果为稳定状态，则接收端链接监测模块将lockn信号的取值置为第二数值，并将lockn信号发送至发送器；发送器接收接收端链接监测模块发送的取值为第二数值的lockn信号后，向vbo协议数据通路模块发送对齐数据，vbo协议数据通路模块根据对齐数据进行至少一个vbo协议数据通路模块的并行数据的第一数据偏差进行对齐处理，得到目标字节数据；当至少一个vbo协议数据通路模块的并行数据的第一数据偏差对齐结束时，接收端链接监测模块的第三工作状态结束。若序列检测结果为非稳定状态，则lockn信号的取值保持为第一数值，接收端链接监测模块将lockn信号发送至发送器；发送器接收接收端链接监测模块发送的取值为第一数值的lockn信号后，重新向接收器发送cdr数据，由cdr检测单元重新对cdr数据进行检测，得到序列检测结果。步骤五、当接收端链接监测模块的第三工作状态结束，接收端链接监测模块进入第四工作状态，若工作过程中接收器未出现工作异常，则接收端链接监测模块将保持第四工作状态；其中第四工作状态为正常的解码工作模式。在本发明实施例中，当接收端链接监测模块检测到接收器出现异常时，接收端链接监测模块结束第四工作状态，进入第二工作状态；其中，接收器出现的异常至少包括链接时钟域不稳定、8b/10b解码单元检测到接收数据异常、像素时钟域不稳定及通道对齐时钟同步单元工作异常。在判断接收器能否进入正常的解码工作模式时，第一工作状态至第四工作状态之间的跳转过程如图3c所示，当接收器解复位之后，也即！reset_n＝0时，接收器进入第一工作状态rx#0shutdown，同时当外部电源掉电之后，也即power_down_i＝1时，接收器会从其他任何工作状态(rx#1～rx#3)跳转至第一工作状态。在rx#0状态下，接收端链接监测模块将htpdn信号变为0，通知发送器此时接收器已经处于准备工作模式，lockn信号保持高电平(例如1)。当检测到上电之后(power_down_i＝0)，从rx#0状态跳转到第二工作状态rx#1cdrtraining，开始准备接收发送器发送的cdr数据，检测cdr数据是否符合vbo协议要求的序列，也即cdr数据是否为d10.2(0101010101序列或1010101010序列)。cdrtraining结束之后，接收端链接监测模块将lockn信号变为低电平(例如0)，通知发送器此时接收器已经正常恢复时钟能够接收正常的数据了。同时，当接收端链接监测模块检测到物理层模块通知时钟不稳定(cdr_lock＝0)；或者进行8b/10b解码时检测到错误(ansi_error＝1)；或者接收端链接监测模块检测到内部工作时钟(包括link时钟和pixel时钟)不稳定(clk_stable＝0)；或者通道对齐时钟同步单元出现上溢或者下溢的错误(afifoexception)时，会从其他工作状态跳转到rx#1状态，通过将lockn信号变为高电平来通知发送器重新发送cdr数据重新进行检测，由于出现上述问题而强制接收端链接监测模块进入rx#1状态有很可能是物理层模块工作异常造成的，所以在重新进入rx#1状态时同时会复位物理层模块(这个功能可以根据使用情况选择性的开启和关闭)。在rx#1状态下，当完成对物理层模块的复位(rst_phy_done＝1)并且检测到时钟稳定(clk_stable＝1)以及检测cdr数据符合pattern(cdr_det_ok＝1)时，接收端链接监测模块跳转到第三状态rx#2alntraining。在这个状态下，发送器发送aligntrainingpattern(一串固定格式的数据)来进行并行数据的对齐。当alntraining结束之后，接收端链接监测模块进入第四状态rx#3normal，此时进入正常信号传输阶段。如果工作过程未出现异常，接收端链接监测模块将保持在这个状态下工作。在步骤3033中，若序列检测结果稳定，接收器能够进入正常的解码工作模式，则执行下述步骤3034至步骤3038；若序列检测结果不稳定，接收器未能进入正常的解码工作模式，则执行下述步骤3039。在步骤3034中，若序列检测结果稳定，接收器能够进入正常的解码工作模式，则8b/10b解码单元接收字节边界单元发送的10bit并行数据，根据8b/10b编码标准进行解码，将10bit并行数据转换为8bit并行数据，并生成d/k信号，将8bit并行数据及d/k信号发送至解扰单元。在步骤3035中，解扰单元接收8b/10b解码单元发送的8bit并行数据及d/k信号，对8bit并行数据执行解扰操作，生成字节流，并将字节流及d/k信号发送至字节转换单元。在步骤3036中，字节转换单元接收解扰单元发送的字节流及d/k信号；检测接收到的并行数据的字节模式，根据字节模式对字节流做串行转并行处理，生成并行数据，并将并行数据及d/k信号发送至通道对齐时钟同步单元。在步骤3037中，通道对齐时钟同步单元接收字节转换单元发送的同步于链接时钟域的并行数据，将并行数据同步到像素时钟域，以及将并行数据和d/k信号发送至通道对齐模块。在步骤3038中，根据d/k信号，通道对齐模块及通道对齐时钟同步单元对至少一个vbo协议数据通路模块中每一个vbo协议数据通路模块的并行数据的第一数据偏差进行对齐处理，得到目标字节数据，通道对齐时钟同步单元将目标字节数据发送至解包单元。在本发明实施例中，通道对齐时钟同步单元在进行工作时，其内部的数据传输如图3d所示，其中，r为随机存取存储器，通道对齐时钟同步单元分两部分，一个afifo用来传递携带数据信息的d/k，采用afifo_param_srst(存储逻辑为复位值为0的寄存器搭建)来实现；另一个用来传递经过字节转换单元串并转换的byte0～byte4数据，采用afifo_ram_srst(存储逻辑为ram)来实现。通道对齐时钟同步单元用来同步链接时钟域与像素时钟域，同时用作通道对齐模块和发送器的连接时钟开启ssc功能时的缓存器。为了保证集成使用时的灵活性，通道对齐时钟同步单元的深度要用parameter(参数)可配。由于发送器链接时钟通常会开启ssc功能，为了保证链接时钟域的数据能够正确的被像素时钟域取到，需要在传递d/k的通道对齐时钟同步单元的数据满一半时开始取数据，其中，通道对齐时钟同步单元有半满标志hflvl_pop，如图3d所示。通道对齐模块对齐输入的n路d_k的第一个上升沿，选择上升沿最晚到达的d_k作为对齐d_k输出。对齐d/k后，通道对齐时钟同步单元使用对齐后的d/k产生pop(afifo读数据使能信号)信号，读取通道对齐时钟同步单元中的数据。对通道对齐时钟同步单元的srst复位操作，需要在刚进入cdr状态时进行。之所以选择在最开始阶段，是因为复位需要时间才能完成，而在进行数据对齐时，数据很快就会来。所以，为了避免出现丢数据的问题，需要在cdr的初始阶段复位通道对齐时钟同步单元。为了防止ram到ram路径中出现不确定的数据，以及当通道对齐时钟同步单元为空时，通道对齐时钟同步单元的读写指针指向相同的地址，写数据会直接影响读数据,使用～empty(非空)来锁存data_pop，也即通道对齐时钟同步单元读出来的数据。通道对齐模块对vbo协议数据通路模块中的多路并行数据对齐只做一次。如果对齐有问题的话，可以通过设置字节转换单元中whichdeisselected，来选择使用第几次之后的d/k，开启此功能后，要注意设置解包单元中判断对齐状态结束相关的bs(8/10编码中的k28.1序列即0x1c)的个数。在步骤3039中，若序列检测结果不稳定，接收器未能进入正常的解码工作模式，则请求发送器重新发送cdr数据，并再次执行上述步骤3031至步骤3033，直至序列检测结果稳定，接收器能够进入正常的解码工作模式。在本发明实施例中，参见图3e，通道对齐时钟同步单元将至少一个d/k信号发送至通道对齐模块，每一个d/k信号均存在至少一个上升沿；基于至少一个d/k信号的第一个上升沿，通道对齐模块对齐至少一个第一个上升沿，选择接收次序排在末位的第一个上升沿对应的d/k信号作为对齐d/k信号，将至少一个d/k信号与对齐d/k信号进行对齐输出，输出对齐后的d/k信号，并将对齐后的d/k信号发送至通道对齐时钟同步单元；通道对齐时钟同步单元根据对齐后的d/k信号生成读数据使能信号；根据读数据使能信号，通道对齐时钟同步单元对多路并行数据进行存储读取，完成vbo协议数据通路模块的多路并行数据之间的第一数据偏差进行对齐处理。需要说明的是，为了保证接收器可以处于正常的解码工作模式，接收器内部一直持续对链接时钟域和像素时钟域进行检测，检测链接时钟域和像素时钟域是否稳定，保证当链接时钟域和像素时钟域稳定时接收器才可以处于正常的解码工作。在步骤304中，解包单元接收通道对齐时钟同步单元发送的目标字节数据，并将目标字节数据最终解码为多路视频数据，并将多路视频数据发送至视频数据对齐模块；其中，多路视频数据至少包括像素数据、控制数据及同步信号。在步骤305中，视频数据对齐模块接收至少一个vbo协议数据通路模块中的解包单元发送的至少一个多路视频数据，对至少一个vbo协议数据通路模块的多路视频数据的第二数据偏差进行对齐处理，并将处理得到的有效对齐视频数据发送至通道交换模块。在本发明实施例中，视频数据对齐模块选择一组同步fifo，其中，至少一个vbo协议数据通路模块中的每一个vbo协议数据通路模块使用一个同步fifo；至少一个多路视频数据中的每一个多路视频数据均存在至少一个上升沿；基于少一个多路视频数据的第一个上升沿，视频数据对齐模块对齐至少一个第一个上升沿，选择接收次序排在末位的第一个上升沿对应的多路视频数据作为视频数据读信号；同步fifo根据视频数据读信号对多路视频数据进行存储读取，完成至少一个vbo协议数据通路模块的多路视频数据的第二数据偏差的对齐处理。其中，视频数据对齐模块使用一组同步fifo做至少一个vbo协议数据通路模块输出的多路视频数据进行对齐处理。通道对齐时钟同步单元已经将链接时钟域同步到像素时钟域，在做多路视频数据对齐时只需要同步fifo来做视频数据对齐模块的数据缓存即可。至少一个vbo协议数据通路模块输出的多路视频数据，每一个vbo协议数据通路模块使用一个同步fifo。视频数据对齐模块通过实时搜寻至少一个vbo协议数据通路模块上de上升沿最晚的de作为缓存像素fifo的读信号，搜寻过程的要求参见图3e所示，t_period(de之间的间隔时间)>t_search_win(搜寻时间)>t_skew(de之间的最大差距)在步骤306中，通道交换模块接收视频数据对齐模块发送的有效对齐视频数据，对视频数据对齐模块输出的有效对齐视频数据中的多路视频数据进行位置交换，得到输出视频，并将输出视频发送至3d逻辑模块。在步骤307中，3d逻辑模块接收通道交换模块发送的输出视频，从输出视频中抽取出3den信号与3dlr信号。本发明实施例提供的方法，通过使用vbo协议数据通路模块和通道对齐模块对多路并行数据进行对齐，之后将vbo协议数据通路模块协议解析得到的视频数据通过视频对齐模块完成多路视频数据对齐操作，将对齐操作分两个阶段进行，使得对齐操作更加灵活，避免了对信号资源的浪费。上述所有可选技术方案，可以采用任意结合形成本发明的可选实施例，在此不再一一赘述。本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本发明的其它实施方案。本申请旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本公开未公开的本
技术领域：
：中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本发明的真正范围和精神由下面的权利要求指出。应当理解的是，本发明并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。当前第1页12当前第1页12